KR100842907B1 - 멀티 칩 패키지 - Google Patents

멀티 칩 패키지 Download PDF

Info

Publication number
KR100842907B1
KR100842907B1 KR1020060086447A KR20060086447A KR100842907B1 KR 100842907 B1 KR100842907 B1 KR 100842907B1 KR 1020060086447 A KR1020060086447 A KR 1020060086447A KR 20060086447 A KR20060086447 A KR 20060086447A KR 100842907 B1 KR100842907 B1 KR 100842907B1
Authority
KR
South Korea
Prior art keywords
semiconductor chips
pads
electrically connected
substrate
power pads
Prior art date
Application number
KR1020060086447A
Other languages
English (en)
Other versions
KR20080022814A (ko
Inventor
송호욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060086447A priority Critical patent/KR100842907B1/ko
Publication of KR20080022814A publication Critical patent/KR20080022814A/ko
Application granted granted Critical
Publication of KR100842907B1 publication Critical patent/KR100842907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 하나의 기판에 다수의 칩을 적층한 멀티 칩 패키지에 관한 것으로서, 금속 와이어(250,350)를 통해 반도체 칩들(200,300)의 외부 전원 패드들(210,310)과 기판(100)의 본딩 핑거(110) 간을 서로 연결하고, 아울러, 금속 와이어(450)를 통하여 각 반도체 칩(200,300)의 동일한 전원 패드끼리 전기적으로 연결함으로써, 반도체 칩들(200,300)이 외부 전원 및 내부 전원을 서로 공유하여 안정적으로 동작할 수 있다.

Description

멀티 칩 패키지{MULTI CHIP PACKAGE}
도 1은 종래 기술에 따른 멀티 칩 패키지를 나타내는 측면도.
도 2는 도 1의 하부 반도체 칩(20)을 나타내는 평면도.
도 3은 도 1의 기판(10)과 각 반도체 칩(20,30) 간의 와이어 본딩을 설명하기 위한 도면.
도 4는 본 발명의 실시 예에 따른 멀티 칩 패키지를 나타내는 측면도.
도 5는 도 4의 하부 반도체 칩(200)을 나타내는 평면도.
도 6은 도 4의 기판(100)과 각 반도체 칩(200,300) 간의 와이어 본딩을 설명하기 위한 도면.
도 7은 본 발명의 실시 예에 따른 멀티 칩 패키지에서 외부 전원 전압 VDD 라인을 설명하기 위한 도면.
도 8은 본 발명의 실시 예에 따른 멀티 칩 패키지에서 내부 승압 전압 VPP 라인을 설명하기 위한 도면.
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는, 하나의 기 판에 다수의 칩을 적층한 멀티 칩 패키지에 관한 것이다.
주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔다. 그 예로, 패키지의 전체 크기에 대하여 반도체 칩의 크기가 80% 정도를 차지하는 칩 스케일 패키지(Chip Scale Package)에 대한 연구가 활발하게 진행되어 왔으며, 최근에는, 패키지의 전체 크기가 반도체 칩의 크기와 유사한 웨이퍼 레벨 패키지에 대한 연구가 진행되고 있다.
그러나, 칩 스케일 패키지 및 웨이퍼 레벨 패키지는 그 크기를 줄일 수 있다는 이점이 있는 반면, 전형적인 반도체 패키지와 마찬가지로 하나의 반도체 칩이 탑제되기 때문에, 그 용량 증대에는 한계가 있다. 따라서, 패키지의 용량 증대 측면을 고려하여, 2~3개의 반도체 칩들을 탑재시키는 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근 들어 활발하게 진행되고 있다.
종래의 멀티 칩 패키지는, 도 1에 도시된 바와 같이, 기판(10)과, 기판(10)상에 적층된 다수의 반도체 칩(20,30)을 포함하며, 각 반도체 칩(20,30)은 금속 와이어(25,35)를 통해 기판(10)과 전기적으로 연결된다.
구체적으로, 하부 반도체 칩(20)은, 도 2와 같이, 전원 전압 패드(VDD_P0)와 접지 전압 패드(VSS_P0) 등으로 구성된 외부 전원 패드들(21)과, 승압 전압 패드(VPP_P0)와 코어 전압 패드(VCORE_P0) 등으로 구성된 내부 전원 패드들(22)이 일측 가장자리에 배치된 구조를 가지며, 상부 반도체 칩(30)도 하부 반도체 칩(20)과 동일한 구조를 갖는다. 이때, 승압 전압 VPP은 메모리 셀 전압인 코어 전압 VCORE 보다 높은 레벨을 갖는다.
그리고, 도 2와 같이 전원 패드들(21,22,31,32)이 배치되는 반도체 칩들(20,30)은, 도 3에 도시된 바와 같이, 외부 전원 패드들(21)과 기판(10)의 본딩 핑거(11) 간을 연결하는 금속 와이어(25,35)를 통해 기판(10)으로부터 외부 전원을 공급받는다.
이와 같이, 기판(10)의 본딩 핑거(11)와 각 반도체 칩(20,30)의 전원 패드들(21,22,31,32)이 와이어 본딩(Wire Bonding)된 멀티 칩 패키지는 기판에 적층되는 반도체 칩의 개수가 많을수록 더욱 많은 전원을 사용하며, 이로 인해, 저전력으로 갈수록 전원이 불안정할 수 있는 문제점이 있다.
또한, 종래의 멀티 칩 패키지에 탑재된 각 반도체 칩들은 각각 독립적으로 내부 전원을 생성하여 사용하므로, 특정 반도체 칩의 내부 전원이 다른 반도체 칩의 내부 전원보다 불안정할 수 있다. 이 경우, 멀티 칩 패키지의 전체 동작 특성이 나빠질 수 있는 문제점이 있다.
따라서, 본 발명의 목적은 기판으로부터 제공되는 외부 전압을 각 반도체 칩에 안정적으로 공급하고자 함에 있다.
또한, 본 발명의 다른 목적은 각 반도체 칩에서 내부적으로 생성되는 내부 전압의 특성을 안정적으로 유지하고자 함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 멀티 칩 패키지는, 가장자리에 본드 핑거가 배치되는 기판; 상기 기판상에 적층되며, 일측 가장자리에 내부 전원 패드와 상기 본드 핑거와 전기적으로 연결되는 외부 전원 패드가 배치되는 다수의 반도체 칩;을 구비하며, 상기 각 반도체 칩의 외부 전원 패드 간이 전기적으로 연결되고, 상기 각 반도체 칩의 내부 전원 패드 간이 전기적으로 연결됨을 특징으로 한다.
여기서, 상기 내부 전원 패드와 상기 외부 전원 패드는 최소한 두 개의 본딩이 이루어질 정도의 면적을 가지는 것이 바람직하다.
그리고, 상기 각 반도체 칩은 다수의 제 1 금속 와이어를 통해 동일 외부 전원 패드 간을 전기적으로 연결하며, 상기 다수의 제 1 금속 와이어 중 일부는 상기 각 반도체 칩의 전원 전압 패드끼리 전기적으로 연결하고, 상기 다수의 제 1 금속 와이어 중 나머지 일부는 상기 각 반도체 칩의 접지 전압 패드끼리 전기적으로 연결함이 바람직하다.
또한, 상기 각 반도체 칩은 다수의 제 2 금속 와이어를 통해 동일 내부 전원 패드 간을 전기적으로 연결하며, 상기 다수의 제 2 금속 와이어 중 일부는 상기 각 반도체 칩의 승압 전압 패드끼리 전기적으로 연결하고, 상기 다수의 제 2 금속 와이어 중 나머지 일부는 상기 각 반도체 칩의 코어 전압 패드끼리 전기적으로 연결함이 바람직하다.
아울러, 상기 다수의 반도체 칩은 상기 외부 및 내부 전원 패드가 노출되도록 상기 기판상에 계단 형상으로 적층됨이 바람직하다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 멀티 칩 패키지는, 기판상에 적층되고, 일측 가장자리에 전원 패드들이 각각 배치되는 다수의 반도체 칩을 구비하며, 상기 각 반도체 칩 간의 동일 레벨의 전압이 입출력되는 동일 전원 패드들끼리 서로 전기적으로 연결됨을 특징으로 한다.
여기서, 상기 각 반도체 칩 간에 서로 전기적으로 연결되는 상기 동일 전원 패드들은 최소한 두 개의 본딩이 이루어질 정도의 면적을 가짐이 바람직하다.
그리고, 상기 각 반도체 칩의 전원 패드들에는 내부 전원 패드들이 포함되며, 상기 각 반도체 칩 간의 동일 내부 전원 패드들은 금속 와이어를 통해 각각 전기적으로 연결됨이 바람직하며, 상기 각 반도체 칩 간에 서로 전기적으로 연결되는 상기 동일 내부 전원 패드들에는 승압 전압 패드들과 코어 전압 패드들이 각각 포함됨이 바람직하다.
또한, 상기 각 반도체 칩의 전원 패드들에는 외부 전원 패드들이 포함되며, 상기 각 반도체 칩 간의 동일 외부 전원 패드들은 금속 와이어를 통해 각각 전기적으로 연결됨이 바람직하며, 상기 각 반도체 칩 간에 서로 전기적으로 연결되는 상기 동일 외부 전원 패드들에는 전원 전압 패드들과 접지 전압 패드들이 각각 포함됨이 바람직하다.
아울러, 상기 각 반도체 칩의 외부 전원 패드들은 상기 기판과 전기적으로 연결되며, 상기 다수의 반도체 칩은 서로 전기적으로 연결되는 상기 공통 전원 패드들이 각각 노출되도록 상기 기판상에 적층됨이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명 하기로 한다.
본 발명의 실시 예로서 도 4의 구조가 개시되며, 본 발명의 실시 예는 금속 와이어(250,350)를 통해 반도체 칩들(200,300)의 외부 전원 패드들(210,310)과 기판(100)의 본딩 핑거(110) 간을 서로 연결하고, 아울러, 금속 와이어(450)를 통하여 각 반도체 칩(200,300)의 동일한 전원 패드끼리 전기적으로 연결함으로써, 반도체 칩들(200,300)이 외부 전원 및 내부 전원을 서로 공유하여 안정적으로 동작할 수 있다.
구체적으로, 도 4의 실시 예는 기판(100)과, 기판(100) 상에 적층된 반도체 칩들(200,300)을 포함한다. 그리고, 각 반도체 칩(200,300)은 금속 와이어(250,350)를 통해 기판(100)으로부터 외부 전원을 공급받으며, 각 반도체 칩(200,300)은 금속 와이어(450)를 통해 외부 전원 및 내부 전원을 공유한다. 또한, 각 반도체 칩(200,300)은 각 반도체 칩(200,300)의 전원 패드들(210,220,310,320) 사이를 연결하기 위한 금속 와이어(450)가 설치될 수 있도록 전원 패드들(210,220,310,320)이 노출된 계단 형상으로 적층되는 것이 바람직하다.
여기서, 본 발명의 실시 예에서는 두 개 이상의 반도체 칩이 동일한 방법으로 기판(100)상에 적층될 수 있으나, 편의상 두 개의 반도체 칩(200,300)을 포함하는 멀티 칩 패키지에 관하여 설명하기로 한다.
이러한 구성을 갖는 본 발명의 실시 예에서 하부 반도체 칩(200)은, 도 5에 도시된 바와 같이, 전원 전압 패드(VDD_P1)와 접지 전압 패드(VSS_P1) 등으로 구성된 외부 전원 패드들(210)과, 승압 전압 패드(VPP_P1)와 코어 전압 패드(VCORE_P1) 등으로 구성된 내부 전원 패드들(220)이 일측 가장자리에 배치된 구조를 가지며, 각 전원 패드(210,220)는 최소한 두 개의 본딩이 이루어질 정도의 면적을 가진다. 그리고, 상부 반도체 칩(300)은 하부 반도체 칩(200)과 동일한 구조를 가진다.
그리고, 각 반도체 칩(200,300)의 외부 전원 패드들(210,310)과 기판(100)의 본드 핑거(110)는, 도 6과 같이, 금속 와이어(250,350)를 통해 전기적으로 연결되며, 하부 반도체 칩(200)의 전원 패드(예컨대, VDD_P1)와 상부 반도체 칩(300)의 전원 패드(예컨대, VDD_P2)도 금속 와이어(450)를 통하여 전기적으로 연결된다.
즉, 도 6에 도시된 바와 같이, 기판(100)의 본딩 핑거(110)는 하부 반도체 칩(200)의 외부 전원 패드들(210) 및 상부 반도체 칩(300)의 외부 전원 패드들(310)과 와이어 본딩된다.
그리고, 하부 반도체 칩(200)의 외부 전원 패드들(210)은 상부 반도체 칩(300)의 외부 전원 패드들(310)과 와이어 본딩되고, 하부 반도체 칩(200)의 내부 전원 패드들(220)은 상부 반도체 칩(300)의 내부 전원 패드들(320)과 와이어 본딩된다.
이때, 하부 반도체 칩(200)의 전원 패드들(210,220)과 상부 반도체 칩(300)의 전원 패드들(310,320)은 서로 동일한 전원끼리 와이어 본딩된다. 예를 들어, 하부 반도체 칩(200)의 전원 전압 패드(VDD_P1)는 상부 반도체 칩(300)의 전원 전압 패드(VDD_P2)와 와이어 본딩되고, 하부 반도체 칩(200)의 접지 전압 패드(VSS_P1)는 상부 반도체 칩(300)의 접지 전압 패드(VSS_P2)와 와이어 본딩된다. 그리고, 하부 반도체 칩(200)의 승압 전압 패드(VPP_P1)는 상부 반도체 칩(300)의 승압 전압 패드(VPP_P2)와 와이어 본딩되고, 하부 반도체 칩(200)의 코어 전압 패드(VCORE_P1)는 상부 반도체 칩(300)의 코어 전압 패드(VCORE_P2)와 와이어 본딩된다.
이와 같이, 본 발명의 실시 예는 각 반도체 칩(200,300)의 외부 전원 패드(210,310) 간을 금속 와이어(250,350)로 전기적으로 연결함으로써, 기판(100)으로부터 제공되는 외부 전원들을 서로 공유한다.
일 예로, 도 7에 도시된 바와 같이, 기판(100)은 금속 와이어(250,350)를 통해 외부 전원 전압 VDD을 각 반도체 칩(200,300)으로 전달한다. 그리고, 각 반도체 칩(200,300)은 금속 와이어(450)를 통해 기판(100)으로부터 제공되는 외부 전원 전압 VDD을 서로 공유한다.
따라서, 외부 전원 전압 VDD이 공급되는 노드의 인덕터 성분(L1), 저항 성분(R1), 및 캐패시터 성분(C1,C2)이 각 반도체 칩(200,300)에 모두 동일하게 적용되며, 이로 인해, 외부 전원 전압 VDD이 안정적으로 각 반도체 칩(200,300)에 사용될 수 있다.
마찬가지로, 본 발명의 실시 예는 각 반도체 칩(200,300)의 내부 전원 패드(220,320) 간을 금속 와이어(450)로 전기적으로 연결함으로써, 각 반도체 칩(200,300)의 내부적으로 생성되는 내부 전원을 서로 공유한다.
일 예로, 도 8에 도시된 바와 같이, 승압 전압 VPP을 생성하는 승압 전압 생성부(201,301)가 각 반도체 칩(200,300)에 구비되고, 이러한 승압 전압 생성부(201,301)에서 생성된 승압 전압 VPP이 금속 와이어(450)를 통해 각 반도체 칩에 공유된다.
따라서, 승압 전압 VPP이 공급되는 노드의 인덕터 성분(L2), 저항 성분(R2), 및 캐패시터 성분(C3,C4)이 각 반도체 칩(200,300)에 모두 동일하게 적용되며, 이로 인해, 승압 전압 VPP이 안정적으로 각 반도체 칩(200,300)에 사용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시 예는 기판(100)에 적층되는 반도체 칩(200,300)이 기판(100)으로부터 제공되는 외부 전압을 공유하도록 각 반도체 칩(200,300)의 외부 전원 패드들(210,310) 간을 서로 연결함으로써, 외부 전압을 안정적으로 각 반도체 칩(200,300)에 공급할 수 있는 효과가 있다.
또한, 본 발명의 실시 예는 기판(100)에 적층되는 반도체 칩(200,300)이 내부적으로 생성되는 내부 전압을 공유하도록 각 반도체 칩(200,300)의 내부 전원 패드들(220,320) 간을 서로 연결함으로써, 각 반도체 칩(200,300)에서 내부 전압 특성을 서로 보완하여 내부 전압을 안정적으로 유지할 수 있는 효과가 있다.
이와 같이, 본 발명은 멀티 칩 패키지에 탑재되는 반도체 칩들에 공급되는 외부 전원이 서로 공유되도록 각 반도체 칩의 외부 전원 패드 간을 서로 연결함으로써, 외부 전원을 안정적으로 사용할 수 있는 효과가 있다.
또한, 본 발명은 멀티 칩 패키지에 탑재되는 반도체 칩들에서 생성되는 내부 전원이 서로 공유되도록 각 반도체 칩의 내부 전원 패드 간을 서로 연결함으로써, 각 반도체 칩의 내부 전원 특성을 동일하게 유지시킬 수 있는 효과가 있다.
본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (15)

  1. 가장자리에 본드 핑거가 배치되는 기판;
    상기 기판상에 적층되며, 일측 가장자리에 내부 전원 패드와 상기 본드 핑거와 전기적으로 연결되는 외부 전원 패드가 배치되는 다수의 반도체 칩;을 구비하며,
    상기 각 반도체 칩의 외부 전원 패드 간이 전기적으로 연결되고, 상기 각 반도체 칩의 내부 전원 패드 간이 전기적으로 연결됨을 특징으로 하는 멀티 칩 패키지.
  2. 제 1 항에 있어서,
    상기 내부 전원 패드와 상기 외부 전원 패드는 최소한 두 개의 본딩이 이루어질 정도의 면적을 가짐을 특징으로 하는 멀티 칩 패키지.
  3. 제 1 항에 있어서,
    상기 각 반도체 칩은 다수의 제 1 금속 와이어를 통해 동일 외부 전원 패드 간을 전기적으로 연결함을 특징으로 하는 멀티 칩 패키지.
  4. 제 3 항에 있어서,
    상기 다수의 제 1 금속 와이어 중 일부는 상기 각 반도체 칩의 전원 전압 패드끼리 전기적으로 연결하고, 상기 다수의 제 1 금속 와이어 중 나머지 일부는 상기 각 반도체 칩의 접지 전압 패드끼리 전기적으로 연결함을 특징으로 하는 멀티 칩 패키지.
  5. 제 1 항에 있어서,
    상기 각 반도체 칩은 다수의 제 2 금속 와이어를 통해 동일 내부 전원 패드 간을 전기적으로 연결함을 특징으로 하는 멀티 칩 패키지.
  6. 제 5 항에 있어서,
    상기 다수의 제 2 금속 와이어 중 일부는 상기 각 반도체 칩의 승압 전압 패드끼리 전기적으로 연결하고, 상기 다수의 제 2 금속 와이어 중 나머지 일부는 상기 각 반도체 칩의 코어 전압 패드끼리 전기적으로 연결함을 특징으로 하는 멀티 칩 패키지.
  7. 제 1 항에 있어서,
    상기 다수의 반도체 칩은 상기 외부 및 내부 전원 패드가 노출되도록 상기 기판상에 계단 형상으로 적층됨을 특징으로 하는 멀티 칩 패키지.
  8. 기판상에 적층되고, 일측 가장자리에 전원 패드들이 각각 배치되는 다수의 반도체 칩을 구비하며,
    상기 각 반도체 칩 간의 동일 레벨의 전압이 입출력되는 동일 전원 패드들끼리 서로 전기적으로 연결됨을 특징으로 하는 멀티 칩 패키지.
  9. 제 8 항에 있어서,
    상기 각 반도체 칩 간에 서로 전기적으로 연결되는 상기 동일 전원 패드들은 최소한 두 개의 본딩이 이루어질 정도의 면적을 가짐을 특징으로 하는 멀티 칩 패키지.
  10. 제 8 항에 있어서,
    상기 각 반도체 칩의 전원 패드들에는 내부 전원 패드들이 포함되며, 상기 각 반도체 칩 간의 동일 내부 전원 패드들은 금속 와이어를 통해 각각 전기적으로 연결됨을 특징으로 하는 멀티 칩 패키지.
  11. 제 10 항에 있어서,
    상기 각 반도체 칩 간에 서로 전기적으로 연결되는 상기 동일 내부 전원 패드들에는 승압 전압 패드들과 코어 전압 패드들이 각각 포함됨을 특징으로 하는 멀티 칩 패키지.
  12. 제 8 항에 있어서,
    상기 각 반도체 칩의 전원 패드들에는 외부 전원 패드들이 포함되며, 상기 각 반도체 칩 간의 동일 외부 전원 패드들은 금속 와이어를 통해 각각 전기적으로 연결됨을 특징으로 하는 멀티 칩 패키지.
  13. 제 12 항에 있어서,
    상기 각 반도체 칩 간에 서로 전기적으로 연결되는 상기 동일 외부 전원 패드들에는 전원 전압 패드들과 접지 전압 패드들이 각각 포함됨을 특징으로 하는 멀티 칩 패키지.
  14. 제 12 항에 있어서,
    상기 각 반도체 칩의 외부 전원 패드들은 상기 기판과 전기적으로 연결됨을 특징으로 하는 멀티 칩 패키지.
  15. 제 8 항에 있어서,
    상기 다수의 반도체 칩은 서로 전기적으로 연결되는 상기 공통 전원 패드들이 각각 노출되도록 상기 기판상에 적층됨을 특징으로 하는 멀티 칩 패키지.
KR1020060086447A 2006-09-07 2006-09-07 멀티 칩 패키지 KR100842907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060086447A KR100842907B1 (ko) 2006-09-07 2006-09-07 멀티 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086447A KR100842907B1 (ko) 2006-09-07 2006-09-07 멀티 칩 패키지

Publications (2)

Publication Number Publication Date
KR20080022814A KR20080022814A (ko) 2008-03-12
KR100842907B1 true KR100842907B1 (ko) 2008-07-02

Family

ID=39396627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060086447A KR100842907B1 (ko) 2006-09-07 2006-09-07 멀티 칩 패키지

Country Status (1)

Country Link
KR (1) KR100842907B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886717B1 (ko) 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041635A (ko) * 2001-09-28 2004-05-17 모토로라 인코포레이티드 다중 열들의 본드 패드들을 가진 반도체 칩
KR20060039044A (ko) * 2004-10-29 2006-05-08 삼성전기주식회사 스택형 반도체 멀티칩 패키지
KR20060074089A (ko) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 칩 스택 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041635A (ko) * 2001-09-28 2004-05-17 모토로라 인코포레이티드 다중 열들의 본드 패드들을 가진 반도체 칩
KR20060039044A (ko) * 2004-10-29 2006-05-08 삼성전기주식회사 스택형 반도체 멀티칩 패키지
KR20060074089A (ko) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 칩 스택 패키지

Also Published As

Publication number Publication date
KR20080022814A (ko) 2008-03-12

Similar Documents

Publication Publication Date Title
KR100564585B1 (ko) 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
US6414385B1 (en) Quad flat non-lead package of semiconductor
US6198171B1 (en) Thermally enhanced quad flat non-lead package of semiconductor
US6650008B2 (en) Stacked semiconductor packaging device
CN100511672C (zh) 芯片层叠型半导体装置
US6611434B1 (en) Stacked multi-chip package structure with on-chip integration of passive component
US6703713B1 (en) Window-type multi-chip semiconductor package
US20020088633A1 (en) Multi-chip memory devices, modules and control methods including independent control of memory chips
JP5781624B2 (ja) スタック電力変換器を有する半導体装置
US20140141566A1 (en) Multi-chip package with pillar connection
US20110090001A1 (en) Semiconductor integrated circuit device
US7847377B2 (en) Semiconductor device including semiconductor chip with two pad rows
US20060081972A1 (en) Fine pitch grid array type semiconductor device
KR100842907B1 (ko) 멀티 칩 패키지
JP2007149919A (ja) マルチチップモジュール
KR100791003B1 (ko) 반도체 메모리 모듈 및 반도체 메모리 모듈에서의 터미널배치 방법
US6538337B2 (en) Ball grid array package for providing constant internal voltage via a PCB substrate routing configuration
US11876067B2 (en) Semiconductor package and method of manufacturing the same
CN211238250U (zh) 一种采用多基岛引线框架的芯片封装结构
KR100416586B1 (ko) 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
JP2002237567A (ja) 半導体装置
KR20060133800A (ko) 칩 스택 패키지
KR20060128376A (ko) 칩 스택 패키지
KR20060046922A (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
CN116093066A (zh) 电子封装结构及其芯片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee