DE10024376A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents
Halbleiterbauelement und Verfahren zu dessen HerstellungInfo
- Publication number
- DE10024376A1 DE10024376A1 DE10024376A DE10024376A DE10024376A1 DE 10024376 A1 DE10024376 A1 DE 10024376A1 DE 10024376 A DE10024376 A DE 10024376A DE 10024376 A DE10024376 A DE 10024376A DE 10024376 A1 DE10024376 A1 DE 10024376A1
- Authority
- DE
- Germany
- Prior art keywords
- recess
- solder
- solder mask
- template
- contact pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Die Erfindung schlägt ein Halbleiterbauelement mit einem auf seiner ersten Hauptfläche Kontaktpads aufweisenden Halbleiterchip vor, wobei auf der ersten Hauptfläche eine die Kontaktpads aussparende Umverdrahtungsfolie aufgebracht ist, die auf der von der ersten Hauptseite des Halbleiterchips abgewandten Seite eine Leiterzüge bedeckende Lötstoppmaske aufweist, wobei die in der zumindest einen Aussparung liegenden Kontaktpads über Drahtverbindungen mit benachbarten Leiterzugenden der Leiterzüge zur Verbindung der Kontaktpads mit in Aussparungen der Lötstoppmaske gelegenen Lötkontakten verbunden sind und wobei jede Drahtverbindung zusammen mit dem zugehörigen Leiterzugende mit einer Vergussmasse umgeben ist. Hierbei weist die Lötstoppmaske zumindest eine Vertiefung und/oder zumindest eine Erhöhung auf, durch die die Ausbreitung der Vergussmasse beim Aufbringen auf das Halbleiterbauelement gezielt gelenkt werden kann.
Description
Die Erfindung betrifft ein Halbleiterbauelement mit einem auf
seiner ersten Hauptfläche Kontaktpads aufweisenden Halblei
terchip, wobei auf der ersten Hauptfläche eine die Kontakt
pads aussparende Umverdrahtungsfolie aufgebracht ist, die auf
der von der ersten Hauptseite des Halbleiterchips abgewandten
Seite eine Leiterzüge bedeckende Lötstoppmaske aufweist, wo
bei die in der zumindest einen Aussparung liegenden Kontakt
pads über Drahtverbindungen mit benachbarten Leiterzugenden
der Leiterzüge zur Verbindung der Kontaktpads mit in Ausspa
rungen der Lötstoppmaske gelegenen Lötkontakten verbunden
sind und wobei jede Drahtverbindung zusammen mit dem zugehö
rigen Leiterzugende mit einer Vergußmasse umgeben ist. Die
Erfindung betrifft ferner ein Verfahren zur Herstellung eines
derartigen Halbleiterbauelementes.
Halbleiterbauelemente mit einem sogenannten Board on Chip
(BOC)-Gehäuse werden mittels eines Ball Grid Arrays (BGA) auf
ein Trägersubstrat aufgebracht und mit diesem elektrisch ver
bunden. Kennzeichnendes Merkmal dieser BOC-Gehäuse ist eine
Umverdrahtungsfolie, die auf der von der ersten Hauptseite
des Halbleiterchips abgewandten Seite Leiterzüge aufweist,
die in der Nähe der Aussparungen der Umverdrahtungsfolie en
den. Die zumindest eine Aussparung in der Folie ermöglicht
eine elektrische Verbindung des Leiterbahnendes über einen
Bonddraht mit dem oder den in der Aussparung befindlichen
Kontaktpad(s). Üblicherweise ist auf den Leiterbahnen eine
Lötstoppmaske aufgebracht, die die anderen Enden der Leiter
züge ausspart. Diese freigelegten Enden der Leiterzüge bilden
einen Lötkontakt, der mit einer Lötkugel (Ball) elektrisch
leitend verbunden werden kann. Um eine Beschädigung der
Drahtverbindungen, zum Beispiel beim Aufbringen des Halblei
terbauelementes auf das Trägersubstrat (Board) zu vermeiden,
werden die Aussparung der Kontaktpads sowie die Verbindungsstelle
der Bonddrähte mit den Leiterzugenden vollständig mit
einer Vergußmasse umhüllt. Bei dieser Vergußmasse kann es
sich beispielsweise um eine Epoxyd- oder eine Silikonmasse
handeln. Diese wird in einem flüssigen Zustand gezielt an die
Stellen der Aussparungen der Umverdrahtungsfolie sowie die
Verbindungsbereiche der Leiterzugenden mit der Drahtverbin
dung aufgebracht und anschließend ausgehärtet. Die Verguß
masse dient dem Feuchtigkeitsschutz der aktiven Chipstruktu
ren sowie einem mechanischen Schutz der Drahtverbindungen.
Das Vergießen muß dabei derart erfolgen, daß alle Vertiefun
gen ohne Lufteinschlüsse aufgefüllt werden. Gleichzeitig müs
sen die Bonddrähte, insbesondere an der Verbindungsstelle mit
den Leiterzugenden bedeckt sein. Die Höhe der Vergußmasse
darf dabei den Durchmesser der Lötkugeln nicht überschreiten,
da ansonsten keine elektrische Verbindung des Halbleiterbau
elementes mit dem Trägersubstrat mehr möglich wäre. Das Auf
bringen der Vergußmasse stellt in der Praxis ein großes Pro
blem dar, da sich das viskose Material der Vergußmasse vor
allem auf dem Lötstopplack, welcher auf den Leiterzügen auf
gebracht ist, rasch ausbreitet. Die Vergußmasse könnte somit
in die für die Lötkontakte vorgesehene(n) Aussparung(en)
fließen. Gelangt jedoch die Vergußmasse in diese Aussparun
gen, so kann keine sichere Lötverbindung zwischen dem Lötkon
takt und der Lötkugel hergestellt werden.
Zur Vermeidung dieses Problemes kann der Abstand zwischen den
Aussparungen für die Lötkontakte und der zumindest einen Aus
sparung, in denen sich die Kontaktpads befinden, so groß ge
staltet werden, daß die Vergußmasse genügend "Auslaufweg" bis
zum Erhärten hat. Hierdurch sind jedoch der Miniaturisierung
des Halbleiterbauelementes enge Grenzen gesetzt.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin,
ein Halbleiterbauelement anzugeben, bei dem mit einfachen
Mitteln diese Nachteile überwunden werden können. Ferner soll
ein Herstellungsverfahren für ein derartiges Halbleiterbau
element angegeben werden.
Diese Aufgabe wird mit den Merkmalen des Patentanspruches 1
gelöst. Das Herstellungsverfahren ist im Patentanspruch 10
angegeben.
Zur Vermeidung dieses Problemes schlägt die Erfindung deshalb
vor, die Lötstoppmaske mit zumindest einer Vertiefung
und/oder mit zumindest einer Erhöhung zu versehen, durch die
die Ausbreitung der Vergußmasse beim Aufbringen auf das Halb
leiterbauelement gezielt gelenkt werden kann.
Ein Verlaufen der Vergußmasse wird somit begrenzt durch eine
beziehungsweise mehrere Vertiefungen in der Lötstoppmaske,
die die Funktion eines Kanales für die Vergußmasse überneh
men. Hierdurch kann die Vergußmasse umgeleitet werden, das
heißt an den Aussparungen für die Lötkontakte vorbei geleitet
werden. Stattdessen oder zusätzlich können auch Erhöhungen,
also Barrieren, zum Lenken der Vergußmasse vorgesehen sein.
Die Erfindung ermöglicht es somit, die Abstände zwischen der
zumindest einen Aussparung, in denen die Kontaktpads gelegen
sind, und den Aussparungen, in die die späteren Lötkugeln
eingesetzt werden, gering zu halten. Somit ist eine Miniatu
risierung des Halbleiterbauelementes möglich.
Vorteilhafte Ausgestaltungen ergeben sich aus den untergeord
neten Ansprüchen.
Vorteilhafterweise ist die zumindest eine Vertiefung und/oder
die zumindest eine Erhöhung in einem Bereich der Lötstoppmas
ke gelegen, der sich zwischen der zumindest einen Aussparung
der Umverdrahtungsfolie und den zugeordneten Aussparungen für
die Lötkontakte befindet. In diesem Fall bilden die Vertie
fung und/oder die Erhöhung eine Barriere, die ein Verlaufen
der Vergußmasse in Richtung der Aussparungen für die Lötkon
takte verhindert.
In einer weiteren vorteilhaften Ausgestaltung umgibt die zu
mindest eine Vertiefung und/oder die zumindest eine Erhöhung
die zumindest eine Aussparung der Umverdrahtungsfolie rings
herum. Sind die Kontaktpads des Halbleiterchips beispielswei
se in einer Reihe angeordnet, so ist es möglich, diese in ei
ner einzigen Aussparung der Umverdrahtungsfolie zu plazieren.
In diesem Fall ist es vorteilhaft, die Vertiefung und/oder
die Erhöhung entlang des Umfanges dieser Aussparung verlaufen
zu lassen.
Alternativ oder zusätzlich ist es vorstellbar, daß die zumin
dest eine Vertiefungen und/oder die zumindest eine Erhöhung
jeweils wenigstens um eine Aussparung für die Lötkontakte
herum verläuft. In diesem Fall kann die Lötstoppmaske ein
verzweigtes System von Vertiefungen und/oder Erhöhungen auf
weisen, die die Funktion von Kanälen für die Vergußmasse
übernehmen. Diese Ausgestaltung ermöglicht auch die Aufnahme
einer großen Menge an überschüssiger Vergußmasse.
Besonders vorteilhaft ist es, wenn die Lötstoppmaske photo
chemisch strukturierbar ist. In diesem Fall können die Ver
tiefungen zusammen mit den Aussparungen für die Lötkontakte
hergestellt werden. Es ist deshalb kein zusätzlicher Herstel
lungsschritt notwendig. Weiterhin kann das gleiche Bearbei
tungswerkzeug, wie bisher üblich, verwendet werden. Die Ver
tiefung kann dabei die Lötstoppmaske zumindest teilweise
durchdringen. Besonders vorteilhaft ist es, wenn die Vertie
fung die Lötstoppmaske vollständig durchdringt, da in diesem
Fall der Ätzschritt zur Herstellung der Aussparung für die
Lötkontakte und zur Herstellung der Vertiefungen in nur einem
Schritt möglich ist. Durchdringt die Vertiefung die Lötstopp
maske jedoch nur teilweise, so muß der Ätzprozeß ein erstes
Mal unterbrochen werden, um dann in einem zweiten Schritt die
Aussparungen für die Lötkontakte vollständig auszuätzen.
Eine weitere vorteilhafte Variante besteht darin, daß die
Lötstoppmaske dauerhaft verformbar ist. In diesem Fall können
die Vertiefungen mittels einer Prägung hergestellt werden.
Die Ausgestaltung der Vertiefung ist in diesem Fall beliebig
wählbar, sie hängt lediglich von dem verwendeten Prägewerk
zeug ab.
Eine weitere vorteilhafte Ausgestaltung besteht darin, die
Lötstoppmaske aus einem druckbaren Material herzustellen. In
diesem Fall können die zumindest eine Erhöhung auf einfache
Weise auf die Lötstoppmaske aufgedruckt werden. Alternativ
wäre es auch denkbar, die Erhöhung aus einem mit dem Löt
stopplack kompatiblen Material zu erzeugen. Die Erhöhung
könnte jedoch auch dadurch erzeugt werden, daß an den er
wünschten Stellen der Lötstopplack bereichsweise dicker auf
gebracht wird, zum Beispiel durch Laminierung einer Folie,
durch Printen oder Sprühen, und beim späteren Strukturieren
des Lötstopplackes (der auch die Erzeugung der Aussparung für
die Lötkontakte beinhaltet) durch Belichten, Stanzen, Bohren
oder Fräsen die Endkontur der Erhöhungen zu erzeugen.
Vorteilhafterweise weist die Erhöhung eine geringere Höhe als
die später mit den Lötkontakten verbundenen Lötkugeln auf, um
eine sichere elektrische Verbindung mit einer Leiterplatte
(Board) zu ermöglichen.
Das erfindungsgemäße Verfahren zum Herstellen eines gattungs
gemäßen Halbleiterbauelementes gemäß dem Oberbegriff des Pa
tentanspruches 1 umfaßt die folgenden Schritte:
- a) Aufbringen einer Umverdrahtungsfolie auf einen Halblei terchip, so daß die Kontaktpads in der zumindest einen Aussparung der Umverdrahtungsfolie zum Liegen kommen,
- b) Aufbringen einer Schablone oder einer Gießform auf die Umverdrahtungsfolie,
- c) Einfüllen der Vergußmasse in die Schablone oder die Gießform,
- d) Aushärten der Vergußmasse und
- e) Entfernen der Schablone oder Gießform.
Das erfindungsgemäße Herstellungsverfahren ermöglicht ein
Halbleiterbauelement, bei dem die Abstände zwischen der zu
mindest einen Aussparung, in der die Kontaktpads liegen und
den Aussparungen für die Lötkontakte mit geringem Abstand zu
einander angeordnet sein können. Ein Fließen der Vergußmasse
wird dadurch behindert, daß beim Aufbringen der Vergußmasse
die Seitenwände der Schablone oder die Gießform ein Fließen
in Richtung der Aussparungen für die Lötkontakte verhindert.
Erst nachdem die Vergußmasse ausreichend verfestigt ist, wer
den die Schablone beziehungsweise die Gießform entfernt. Das
erfindungsgemäße Herstellungsverfahren ermöglicht eine über
aus einfache Prozeßführung, da der Abdichtdruck und die Tem
peraturbelastung auf einfache Weise den Anforderungen ange
paßt werden können. Mit einfachsten Mitteln ist ein Ein
schränken des Fließwegs der Vergußmasse möglich. Eine Tempe
raturkontrolle ist entweder durch Aufheizen des Halbleiter
bauelementes, zu diesem Zeitpunkt bestehend aus dem Halblei
terchip und der Umverdrahtungsfolie, oder aber der Gießform
realisierbar. Hierdurch können die genauen Materialeigen
schaften eingestellt werden, das heißt die Viskosität der
Vergußmasse ist einstellbar, so daß eine blasenfreie Auffül
lung der Aussparung möglich ist. Weiterhin ermöglicht die
Temperaturkontrolle, das ein weiteres Ausbreiten beziehungs
weise Fließen der Vergußmasse nach dem Entfernen der Schablo
ne oder der Gießform nicht mehr möglich ist.
Vorteilhafte Ausgestaltungen des Herstellungsverfahrens erge
ben sich aus den untergeordneten Ansprüchen.
Vorteilhafterweise spart die Schablone oder die Gießform die
zumindest eine Aussparung und die zugeordneten Leiterzugenden
aus, wobei jedoch die Aussparungen für die Lötkugeln durch
die Schablone bedeckt werden.
In einer vorteilhaften Ausgestaltung des erfindungsgemäßen
Herstellungsverfahrens wird die Schablone auf die Umverdrah
tungsfolie aufgeklebt. Eine Entfernung ist beispielsweise
durch Waschen, Ätzen oder Abziehen der Schablone von der Um
verdrahtungsfolie möglich.
Die Erfindung der Vorteile werden anhand der nachfolgenden
Figuren weiter erläutert. Es zeigen:
Fig. 1 einen Ausschnitt eines aus dem Stand der Tech
nik bekannten BOC-Halbleiterbauelementes im
Querschnitt, bei dem die Aussparungen noch
nicht mit einer Vergußmasse bedeckt sind,
Fig. 2 ein erstes Ausführungsbeispiel eines erfin
dungsgemäßen Halbleiterbauelementes im Quer
schnitt,
Fig. 3 ein erfindungsgemäßes Halbleiterbauelement in
der Draufsicht,
Fig. 4 ein zweites Ausführungsbeispiel eines erfin
dungsgemäßen Halbleiterbauelementes in der
Draufsicht,
Fig. 5 ein drittes Ausführungsbeispiel eines erfin
dungsgemäßen Halbleiterbauelementes im Quer
schnitt,
Fig. 6 ein viertes Ausführungsbeispiel eines erfin
dungsgemäßen Halbleiterbauelementes im Quer
schnitt,
Fig. 7 bis 9 eine erste Variante eines erfindungsgemäßen
Herstellungsverfahrens und
Fig. 10 bis 12 Eine zweite Variante eines erfindungsgemäßen
Herstellungsverfahrens für ein BOC-Halbleiterbauelement.
Die Fig. 1 zeigt im Querschnitt einen Ausschnitt eines aus
dem Stand der Technik bekannten BOC-Halbleiterbauelementes.
Ein Halbleiterchip 1 weist auf einer ersten Hauptseite 11
Kontaktpads 2 auf. In der Fig. 1 ist lediglich ein Kontakt
pad 2 dargestellt, es versteht sich jedoch von selbst, daß
der Halbleiterchip 1 auf seiner ersten Hauptseite 11 eine
Vielzahl an Kontaktpads aufweisen kann. Diese könnten bei
spielsweise in einer Reihe angeordnet sein. Alternativ wäre
es jedoch auch denkbar, daß diese über die erste Hauptfläche
verteilt sind. Auf die erste Hauptseite 11 des Halbleiter
chips 1 ist eine Umverdrahtungsfolie 3 aufgebracht. Die Um
verdrahtungsfolie 3 besteht aus einem Substrat 5, auf dem
Leiterzüge 6 aufgebracht sind. Auf den Leiterzügen 6 ist eine
Lötstoppmaske 7 gelegen. Die Umverdrahtungsfolie 3 ist mit
tels einer Kleberschicht 4 auf der ersten Hauptseite 11 des
Halbleiterchips 1 aufgebracht. Dabei weist die Umverdrah
tungsfolie 3 an den Stellen der Kontaktpads 2 zumindest eine
Aussparung 9 auf. Die Kontaktpads 2 können dabei alle in ei
ner Aussparung 9 liegen. Selbstverständlich könnte die Umver
drahtungsfolie 3 auch mehrere Aussparungen 9 aufweisen, wobei
dann jeweils mindestens ein Kontaktpad 2 in jeder der Ausspa
rungen 9 zum Liegen käme. Die Lötstoppmaske 7 ist derart aus
geführt, daß diese benachbart der Aussparung 9 die Leiterzüge
6 nicht bedeckt und Leiterzugenden 12, 12' zugänglich macht.
Ferner weist die Lötstoppmaske 7 weitere Aussparungen 10 auf,
so daß der Bereich eines Leiterzuges freigelegt wird zur Bil
dung eines Lötkontaktes 17. Der Lötkontakt 17 ist zur Verbin
dung mit einer Lotkugel vorgesehen, wobei die Verbindung üb
licherweise durch Löten hergestellt wird. In der Regel wird
ein Leiterzug 6 an den Stellen einer Aussparung 10 enden.
Selbstverständlich kann ein Leiterzug auch mehrere Lötkontakte
(zugänglich jeweils durch eine Aussparung 10) aufweisen.
Das Leiterzugende 12 ist über eine Drahtverbindung 8, im vor
liegenden Ausführungsbeispiel ein Bonddraht, mit dem Kontakt
pad 2 des Halbleiterchips 1 verbunden.
Um einen Feuchtigkeitsschutz und einen mechanischen Schutz
der Drahtverbindung 8 zu gewährleisten, werden die Ausnehmung
9 sowie die Leiterzugenden 12, 12' mit einer Vergußmasse um
geben. Um den Einschluß von Luft zu verhindern, weist die
Vergußmasse beim Aufbringen in der Regel eine sehr niedrige
Viskosität auf. Hierdurch kann ein Teil der Vergußmasse auf
die Oberfläche der Lötstoppmaske 7, 7' gelangen und in Rich
tung der Aussparungen 10 verlaufen. Kommt die Vergußmasse mit
dem Leiterzuge 13 in Kontakt, so kann keine sichere elektri
sche Verbindung zwischen dem Lötkontakt 17 und einer Lötkugel
hergestellt werden.
In der Fig. 2 ist ein erstes Ausführungsbeispiel eines er
findungsgemäßen Halbleiterbauelementes dargestellt, das die
beschriebene Problematik löst. Die Lötstoppmaske 7 weist in
dem Bereich, der zwischen der Aussparung 9 und der Aussparung
10 gelegen ist, zumindest eine Vertiefung 15 auf. In dem vor
liegenden Ausführungsbeispiel gemäß Fig. 2 sind drei Vertie
fungen 15 dargestellt. Es wäre auch ausreichend, lediglich
eine Vertiefung 15 vorzusehen. Die Breite der Vertiefung 15
im Verhältnis zu dem Lötstopplack 7 ist prinzipiell beliebig
wählbar. Je mehr Volumen die Vertiefung beziehungsweise die
Vertiefungen haben, desto mehr überschüssige Vergußmasse kann
hierdurch aufgenommen werden. Die Vertiefungen 15 durchdrin
gen, wie in der Fig. 2 ersichtlich, die Lötstoppmaske 7
vollständig. Dies bedeutet, an den Stellen der Vertiefungen
15 wären die Leiterzüge 6 zugänglich. Es ist deshalb vorteil
haft, die Vergußmasse 14 aus einem nicht leitenden Material
zu verwenden. Es wäre auch denkbar, daß die Vertiefungen 15
lediglich teilweise die Lötstoppmaske 7 durchdringen würden.
In diesem Fall müßten die elektrischen Eigenschaften der Ver
gußmasse 14 nicht beachtet werden.
In der Fig. 3 ist das erfindungsgemäße Ausführungsbeispiel
gemäß der ersten Variante in einer Draufsicht dargestellt.
Die Kontaktpads 2 sind hierbei in einer Reihe angeordnet und
liegen in einer einzigen Aussparung 9. Die Kontaktpads 2 sind
über Drahtverbindungen 8 mit benachbarten Leiterzugenden 12,
12' verbunden, die beidseitig der Aussparung 9 gelegen sind.
Die Leiterzugenden 12, 12' können dabei spiegelsymmetrisch
bezüglich der Aussparung angeordnet sein, müssen es jedoch
nicht. Um beim Auffüllen der Aussparung 9 mit einer Verguß
masse 14 ein Verlaufen in Richtung der Aussparungen 10, die
Lötkontakte 17 freilegen, zu vermeiden, ist eine um die Aus
sparung 9 umlaufende Vertiefung 15 vorgesehen. Das Ausfüh
rungsbeispiel gemäß der Fig. 3 weist nur eine einzige Ver
tiefung 15 auf. Wie in Fig. 2 dargestellt, könnten jedoch
auch mehrere, konzentrische Vertiefungen an die Aussparung 9
angeordnet sein. Im Ausführungsbeispiel durchdringt die Ver
tiefung 15 die Lötstoppmaske 7 nicht, dies bedeutet, die Lei
terzüge 6 werden durch die Vertiefung 15 nicht freigelegt.
Fig. 4 zeigt einen Ausschnitt aus einem zweiten Ausführungs
beispiel eines erfindungsgemäßen Halbleiterbauelementes. Die
Vertiefungen 15 können beispielsweise in Form "Kanalsystems"
auf der Lötstoppmaske 7 aufgebracht sein. Die Vertiefungen
15a, 15b, 15c verlaufen dabei, miteinander verbunden, um eine
Aussparung 10 jeweils herum, so daß eine überschüssige Ver
gußmasse hierdurch gezielt von den Aussparungen 10 weg gelei
tet werden kann. Das in der Fig. 4 dargestellte Kanalsystem
stellt lediglich ein Ausführungsbeispiel dar. Prinzipiell ist
auch jede beliebige Anordnung von Vertiefungen denkbar, die
dazu dient, die Vergußmasse von den Aussparungen 10 (Lötkon
takten 17) weg zu leiten.
Die Vertiefungen 15 lassen sich auf einfache Weise dadurch
einbringen, daß die Lötstoppmaske photochemisch strukturiert
wird. Die photochemische Strukturierung kann zusammen mit der
Strukturierung der Ausnehmungen 10 erfolgen. Eine besonders
einfache Herstellung ist dann gegeben, wenn die Vertiefungen
15, wie die Aussparungen 10 die Lötstoppmaske 7 vollständig
durchdringen.
Ein Ausschnitt aus einem dritten Ausführungsbeispiel eines
erfindungsgemäßen Halbleiterbauelementes ist in der Fig. 5
dargestellt. In diesem Fall ist die Vertiefung 15 durch einen
Prägevorgang in die Lötstoppmaske 7 eingebracht worden. Die
Ausgestaltung der Vertiefung 15 ist lediglich durch die Form
des Prägewerkzeuges bestimmt. Im vorliegenden Ausführungsbei
spiel weist die Vertiefung die Form eines Halbkreises auf.
Sie könnte jedoch auch die Form eines Rechteckes oder eines
Dreieckes oder eines Trapezes aufweisen. Um die Herstellung
der Vertiefung 15 mittels Prägung zu ermöglichen, muß die
Lötstoppmaske 7 aus einem Material bestehen, welches dauer
haft verformbar ist. Das Prägen der Vertiefung 15 könnte zu
sammen mit dem Ausstanzen der Aussparung 9 erfolgen, noch be
vor die Umverdrahtungsfolie 3 auf die erste Hauptseite 11 des
Halbleiterchips 1 aufgebracht worden ist.
In der Fig. 6 ist im Querschnitt ein drittes Ausführungsbei
spiel eines erfindungsgemäßen Halbleiterbauelementes darge
stellt. Anstatt einer Vertiefung in der Lötstoppmaske 7 kann
als Barriere auch eine Erhöhung 16 vorgesehen sein. Die Erhö
hung 16 dient ebenfalls als Barriere für die beim Aufbringen
noch flüssige Vergußmasse. Die Erhöhung kann beispielsweise
aus Lötstopplack oder einem mit dem Lötstopplack kompatiblen
Material bestehen. Die Erzeugung der Erhöhung ist beispiels
weise durch Druck möglich. Alternativ könnte der Lötstopplack
bereichsweise dicker aufgebracht werden (sogenannter double
print process), indem eine Folie auflaminiert, aufgeprintet
oder gesprüht wird. Die Endkontur wird durch eine spätere
Strukturierung, zum Beispiel durch Belichten, Stanzen, Bohren
oder Fräsen erzeugt.
Es ist auch denkbar, eine Kombination aus Erhöhungen 16 und
Vertiefungen 15 in dem Bereich zwischen der zumindest einen
Aussparung 9 und den Aussparungen 10 vorzusehen. Die Erhöhung
16 muß nicht, wie in Fig. 6 gezeigt, an dem in Richtung der
Aussparung 9 gelegenen Rand der Lötstoppmaske liegen. Die Er
höhung 16 könnte auch mittig oder in Richtung der Ausnehmung
10 gelegen sein. Je weiter die Erhöhung 16 in Richtung der
Aussparung 10 gelegen ist, desto mehr Auslauffläche für die
Vergußmasse 14 besteht.
Um eine Kontaminierung der Lötkontakte 17 mit der Vergußmasse
zu verhindern, kann anstatt einer erfindungsgemäßen Ausge
staltung der Lötstoppmaske 7 auch das folgende Herstellungs
verfahren gemäß der Fig. 7 bis 9 angewandt werden. Hierbei
wird eine Schablone 18 auf die Umverdrahtungsfolie 3 aufge
bracht. Die Schablone 18 kann hierbei entweder mit Druck auf
die Umverdrahtungsfolie 3 aufgepreßt werden oder aber mit
dieser klebend verbunden sein. Die Schablone 18 weist selbst
verständlich an den Stellen, an denen die Vergußmasse aufge
bracht werden soll, also an Stellen der Aussparung 9 sowie
der Verbindungsstelle zwischen der Drahtverbindung 8 und dem
Leiterzugende 12, eine Aussparung auf, in die mittels einer
Dispensnadel 20 eine Vergußmasse 14 eingebracht werden kann.
Erst nachdem die Vergußmasse 14 ausgehärtet ist, wird die
Schablone 18 von der Umverdrahtungsfolie 3 entfernt. Dadurch,
daß die Schablone 18 die Stellen der Lötkontakte 17 bedeckt,
wird ein Fließen der Vergußmasse in die Aussparungen 10, das
heißt die Lötkontakte 17, verhindert. Es versteht sich von
selbst, daß die Umverdrahtungsfolie 3 mit dem Halbleiterchip
1 vor dem Aufbringen der Vergußmasse 14 bereits fest verbun
den wurde und vorher strukturiert wurde.
Ein alternatives Herstellungsverfahren ist in den Fig. 10
bis 12 dargestellt. Anstatt einer Schablone ist auch die Ver
wendung einer Gießform 19 denkbar. Gegenüber der Schablone 18
weist die Gießform 19 den Vorteil auf, daß hierdurch die Form
der Vergußmasse vorgebbar ist. Die Vergußmasse weist dann
beispielsweise, wie in Fig. 12 ersichtlich, die Form einer
Kuppe auf. Die Gießform 19 wird mit Druck auf die bereits mit
dem Halbleiterchip 1 fest verbundene Umverdrahtungsfolie 3
aufgepreßt. Die Seitenränder der Gießform 19 stehen dabei
vorteilhafterweise auf die Lötstoppmaske 7 auf. Die Verguß
masse 14 wird dann in bekannter Weise in den zwischen die
Gießform 19 und das Halbleiterelement gebildeten Hohlraum
eingepreßt. Nach dem Aushärten der Vergußmasse 14 wird die
Gießform 19 entfernt.
Die beiden beschriebenen Herstellungsverfahren ermöglichen
eine einfache Prozeßführung. In beiden Fällen wird der Fließ
weg der Vergußmasse sicher von den Lötkontakten 17 fern ge
halten. Es ist in beiden Fällen eine einfache Temperaturkon
trolle möglich, um eine Anpassung an die Materialeigenschaf
ten der Vergußmasse vorzunehmen. Die Temperaturkontrolle kann
entweder durch Aufheizen des Substrates oder durch Aufheizen
der Gußform realisiert werden. Die beiden beschriebenen Her
stellungsverfahren ermöglichen ebenfalls eine Miniaturisie
rung eines BOC-Halbleiterbauelementes.
1
Halbleiterchip
2
Kontaktpad
3
Umverdrahtungsfolie
4
Klebeschicht
5
Substrat
6
Leiterzug
7
Lötstoppmaske
8
Drahtverbindung
9
Aussparung
10
Aussparung
11
Erste Hauptseite
12
,
12
' Leiterzugende
13
Leiterzugende
14
Vergußmasse
15
Vertiefung
16
Erhöhung
17
Lötkontakt
18
Schablone
19
Gießform
20
Dispensnadel
21
Entlüftungskanal
Claims (13)
1. Halbleiterbauelement mit einem auf seiner ersten Hauptflä
che (11) Kontaktpads (2) aufweisenden Halbleiterchip (1), wo
bei auf der ersten Hauptfläche (11) eine die Kontaktpads (2)
aussparende Umverdrahtungsfolie (3) aufgebracht ist, die auf
der von der ersten Hauptseite des Halbleiterchips (1) abge
wandten Seite eine Leiterzüge (6) bedeckende Lötstoppmaske
(7) aufweist, wobei die in der zumindest einen Aussparung
liegenden Kontaktpads (2) über Drahtverbindungen (8) mit be
nachbarten Leiterzugenden (12) der Leiterzüge (6) zur Verbin
dung der Kontaktpads (2) mit in Aussparungen (10) der Löt
stoppmaske gelegenen Lötkontakten (17) verbunden sind und wo
bei jede Drahtverbindung (8) zusammen mit dem zugehörigen
Leiterzugende (12) mit einer Vergußmasse (14) umgeben ist,
dadurch gekennzeichnet, daß
die Lötstoppmaske (7) zumindest eine Vertiefung (15) und/oder
zumindest eine Erhöhung (16) aufweist, durch die die Ausbrei
tung der Vergußmasse beim Aufbringen auf das Halbleiterbau
element gezielt gelenkt werden kann.
2. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
die zumindest eine Vertiefung (15) und/oder die zumindest ei
ne Erhöhung (16) in einem Bereich der Lötstoppmaske (7) gele
gen ist, der sich zwischen der zumindest einen Aussparung (9)
der Umverdrahtungsfolie (3) und den zugeordneten Aussparungen
(10) für die Lötkontakte (17) befindet.
3. Halbleiterbauelement nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die zumindest eine Vertiefung (15) und/oder die zumindest ei
ne Erhöhung (16) die zumindest eine Aussparung (9) der Umver
drahtungsfolie (3) ringsherum umgibt.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß
die zumindest eine Vertiefung (15) und/oder zumindest eine
Erhöhung (16) jeweils wenigstens um eine Aussparung (10) für
die Lötkontakte (17) herum verläuft.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß
die Lötstoppmaske (7) photochemisch strukturierbar ist.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
die Lötstoppmaske (7) dauerhaft verformbar ist.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß
die Lötstoppmaske (7) aus einem druckbaren Material besteht.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß
die Vertiefung (15) die Lötstoppmaske (7) zumindest teilweise
durchdringt.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß
die Erhöhung (16) eine geringere Höhe als sie später mit den
Lötkontakten verbundenen Lötkugeln aufweist.
10. Verfahren zum Herstellen eines Halbleiterbauelementes ge
mäß dem Oberbegriff des Patentanspruches 1 mit den folgenden
Schritten:
- a) Aufbringen einer Umverdrahtungsfolie (3) auf einen Halb leiterchip (1), so daß die Kontaktpads (2) in der zumin dest einen Aussparung (9) zum Liegen kommen,
- b) Aufbringen einer Schablone (18) oder einer Gießform (19) auf die Umverdrahtungsfolie (3),
- c) Einfüllen der Vergußmasse (14) in die Schablone (18) oder die Gießform (19),
- d) Aushärten der Vergußmasse (14) und
- e) Entfernen der Schablone (18) oder der Gießform (19).
11. Verfahren nach Anspruch 10,
dadurch gekennzeichnet, daß
die Schablone (18) oder die Gießform (19) die zumindest eine
Aussparung (9) und die zugeordneten Leiterzugenden (12) aus
spart und die Aussparungen (10) für die Lötkugeln durch die
Schablone (18) bedeckt werden.
12. Verfahren nach Anspruch 11 oder 12,
dadurch gekennzeichnet, daß
die Schablone (18) auf die Umverdrahtungsfolie (3) aufgeklebt
wird.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, daß
die Schablone (18) durch Waschen, Ätzen oder Abziehen von der
Umverdrahtungsfolie (3) wieder entfernt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10024376A DE10024376A1 (de) | 2000-05-17 | 2000-05-17 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
PCT/DE2001/001522 WO2001088979A2 (de) | 2000-05-17 | 2001-04-20 | Halbleiterbauelement und verfahren zu dessen herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10024376A DE10024376A1 (de) | 2000-05-17 | 2000-05-17 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10024376A1 true DE10024376A1 (de) | 2001-12-06 |
Family
ID=7642530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10024376A Withdrawn DE10024376A1 (de) | 2000-05-17 | 2000-05-17 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE10024376A1 (de) |
WO (1) | WO2001088979A2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10329575A1 (de) * | 2003-06-30 | 2005-01-20 | Robert Bosch Gmbh | Baueinheit mit einem wannenförmigen Gehäuseteil und mit einem darin befindlichen Vergusswerkstoff |
DE102021213165A1 (de) | 2021-11-23 | 2023-05-25 | Zf Friedrichshafen Ag | Verfahren zum Bauteilschutz einer Leiterplatte |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008501231A (ja) | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 2つのチップコンタクト群を備えるチップ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5027190A (en) * | 1987-07-16 | 1991-06-25 | Gao Gesellschaft Fur Automation Und Organisation Mbh | Carrier element to be incorporated into an identity card |
EP0472766A1 (de) * | 1990-08-30 | 1992-03-04 | Siemens Aktiengesellschaft | Verfahren zum Abdecken eines kontaktierten Halbleiterchips |
US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
EP0810655A2 (de) * | 1996-05-29 | 1997-12-03 | Texas Instruments Incorporated | Eine Packung für eine Halbleiteranordnung |
US5844168A (en) * | 1995-08-01 | 1998-12-01 | Minnesota Mining And Manufacturing Company | Multi-layer interconnect sutructure for ball grid arrays |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107151A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | ピングリツトアレイプラスチツクパツケ−ジ |
JP2815225B2 (ja) * | 1990-09-10 | 1998-10-27 | 富士通株式会社 | 半導体装置およびその封止方法 |
JPH04146654A (ja) * | 1990-10-09 | 1992-05-20 | Shindengen Electric Mfg Co Ltd | 半導体装置とその製造方法 |
JPH06216275A (ja) * | 1993-01-14 | 1994-08-05 | Sony Corp | ベアチップ実装用基板の構造 |
JP3146849B2 (ja) * | 1994-05-27 | 2001-03-19 | 松下電器産業株式会社 | 電子部品および電子部品の製造方法 |
JP2947225B2 (ja) * | 1997-06-13 | 1999-09-13 | 日本電気株式会社 | 半導体装置の製造方法 |
US6048755A (en) * | 1998-11-12 | 2000-04-11 | Micron Technology, Inc. | Method for fabricating BGA package using substrate with patterned solder mask open in die attach area |
-
2000
- 2000-05-17 DE DE10024376A patent/DE10024376A1/de not_active Withdrawn
-
2001
- 2001-04-20 WO PCT/DE2001/001522 patent/WO2001088979A2/de active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5027190A (en) * | 1987-07-16 | 1991-06-25 | Gao Gesellschaft Fur Automation Und Organisation Mbh | Carrier element to be incorporated into an identity card |
EP0472766A1 (de) * | 1990-08-30 | 1992-03-04 | Siemens Aktiengesellschaft | Verfahren zum Abdecken eines kontaktierten Halbleiterchips |
US5844168A (en) * | 1995-08-01 | 1998-12-01 | Minnesota Mining And Manufacturing Company | Multi-layer interconnect sutructure for ball grid arrays |
US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
EP0810655A2 (de) * | 1996-05-29 | 1997-12-03 | Texas Instruments Incorporated | Eine Packung für eine Halbleiteranordnung |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10329575A1 (de) * | 2003-06-30 | 2005-01-20 | Robert Bosch Gmbh | Baueinheit mit einem wannenförmigen Gehäuseteil und mit einem darin befindlichen Vergusswerkstoff |
DE102021213165A1 (de) | 2021-11-23 | 2023-05-25 | Zf Friedrichshafen Ag | Verfahren zum Bauteilschutz einer Leiterplatte |
Also Published As
Publication number | Publication date |
---|---|
WO2001088979A2 (de) | 2001-11-22 |
WO2001088979A3 (de) | 2002-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10221891C5 (de) | Leistungshalbleitervorrichtung | |
EP1266402B1 (de) | Halbleiterbauelement und verfahren zu dessen herstellung | |
EP2566308B1 (de) | Verfahren zur Bestückung einer Leiterplatte | |
EP0716394A2 (de) | Elektronisches Modul und Datenträger mit elektronischem Modul | |
EP1155449A1 (de) | Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie | |
DE10103966B4 (de) | Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung | |
DE102014218389B4 (de) | Halbleitermodul | |
WO2009039802A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement | |
EP1198002A2 (de) | Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben | |
DE10024376A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10141571A1 (de) | Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung | |
DE102019201404A1 (de) | Elektronikmodul | |
EP2260511B1 (de) | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung | |
DE19929215A1 (de) | Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement | |
EP3520585B1 (de) | Verfahren zum herstellen einer elektronischen baugruppe und elektronische baugruppe, insbesondere für ein getriebesteuermodul | |
DE10012882C2 (de) | Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement | |
DE102020117341A1 (de) | Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung | |
EP1170793B1 (de) | Trägermatrix mit Bondkanal für integrierte Halbleiter und Verfahren zu ihrer Herstellung | |
DE10047135B4 (de) | Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement | |
DE10139985A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
DE10209204A1 (de) | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben | |
WO2000000929A2 (de) | Chipmodul zum einbau in einen chipkartenträger sowie verfahren zu dessen herstellung | |
DE19921867C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat | |
DE10147376B4 (de) | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben | |
EP0880107A2 (de) | Chipmodul für eine Chipkarte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal | ||
8165 | Unexamined publication of following application revoked |