DE19929215A1 - Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement

Info

Publication number
DE19929215A1
DE19929215A1 DE19929215A DE19929215A DE19929215A1 DE 19929215 A1 DE19929215 A1 DE 19929215A1 DE 19929215 A DE19929215 A DE 19929215A DE 19929215 A DE19929215 A DE 19929215A DE 19929215 A1 DE19929215 A1 DE 19929215A1
Authority
DE
Germany
Prior art keywords
chip
tab
tab tape
area
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19929215A
Other languages
English (en)
Inventor
Takumi Sato
Norio Okabe
Yasuharu Kameyama
Masahiko Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of DE19929215A1 publication Critical patent/DE19929215A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

In einem TAB-Band werden ]-förmige Schlitze und Verbindungsabschnitte vorgesehen, so daß sie einen Halbleiterchip-Montagebereich in dem TAB-Band umgeben. Ein Halbleiterchip wird auf den Halbleiterchip-Montagebereich aufgebracht. Der Halbleiterchip wird an seinem Elektrodenanschluß durch Bonden mit dem TAB-Band an seiner inneren Leitung befestigt. Die Bondverbindung wird einer plastischen Formung unterzogen. Lötbällchen werden auf der Rückseite des TAB-Bandes in demjenigen Bereich vorgesehen, der dem Halbleiterchip-Montagebereich entspricht. Danach wird der Gehäuseabschnitt an der Schneidstelle in dem Verbindungsabschnitt der Schlitze abgeschnitten. Aufgrund des vorangehend beschriebenen Aufbaus können sehr zuverlässige BGA-Halbleitervorrichtungen erzeugt werden, während die Dicke und die Größe verringert werden.

Description

Gebiet der Erfindung
Die Erfindung betrifft ein Verfahren zur Herstellung eines BGA-(Ball Grid Array)-Halb­ leiterbauelements mit einer Struktur, die einen Halbleiterchip und Lötbällchen (solder balls) aufweist, die auf einem TAB-Band (Tape Automatic Bonding) aufgebracht sind, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement.
Hintergrund der Erfindung
Ein BGA-Halbleiterbauelement ist als ein Halbleiterbauelement mit einer Struktur bekannt, bei der eine Befestigung mit Hilfe von Lötbällchen direkt auf der Oberfläche eines Substrats vorhanden ist. Bei diesem BGA-Halbleiterbauelement kann die elektrische Verbindung mit dem Substrat über die gesamte Fläche des ebenen Gehäuseanteils durchgeführt werden. Daher kann, anders als bei einem QFP (Quad Flat Package (quadratisches Flachgehäuse)) und dgl., wo die Kontaktierung an jeder Seite des Gehäuses durchgeführt wird, die Mehrfachkontaktie­ rung (Mehrfachanschluß) vorteilhaft erreicht werden, ohne den Abstand von Zuleitung zu Zuleitung (Anschluß zu Anschluß) zu verringern. Insbesondere kann die Verwendung eines TAB-Bandes als ein Strukturmaterial für das Gehäuse eine Verringerung der Dicke und eine Verringerung der Größe (Gehäuse mit Chipgröße) bewirken.
Das kömmliche Verfahren zur Herstellung eines BGA-Halbleiterbauelements weist die folgenden Schritte auf: Befestigen von Chips auf einem TAB-Band; Durchführung des Bon­ dens der inneren Leitungen; Abdichten mit Harz und das Befestigen der Lötbällchen, in dieser Reihenfolge, und abschließend das gleichzeitige Ausstanzen des TAB-Bandes an seinen vier Rändern mit einem Stempel.
Das herkömmliche Herstellungsverfahren eines BGA-Halbleiterbauelements wird ausführli­ cher erklärt.
Bin TAB-Band aus einer Harzfolie weist auf seinen beiden Seiten Führungslöcher in vorge­ gebenen Abständen auf, und Halbleiterchips werden in vorgegebenen Abständen auf dem mittleren Teil des TAB-Bandes befestigt. Der Halbleiterchip wird durch ein Elastomer mit einer Haftfläche befestigt. Die Elektrodenanschlußfläche des befestigten Halbleiterchips (in diesem Beispiel zwei Anschlußflächen auf dem oberen und unteren Rand) wird durch Bonden mit einer inneren Leitung verbunden, die derart vorgesehen ist, daß sie von dem TAB-Band absteht. Um die inneren Leitungen zu schützen, wird ein Kunststofformvorgang mit einem Dichtungsharz durchgeführt. Eine Mehrzahl von Lötbällchen wird zweidimensional regelmä­ ßig auf einem Verdrahtungsmuster befestigt, das auf der dem montierten Halbleiterchip ge­ genüberliegenden Seite des TAB-Bandes vorgesehen ist. Schließlich schneidet man aus dem TAB-Band Halbleiterchip für Halbleiterchip.
Der Aufbau eines Halbleiterchip-Befestigungsabschnitts wird nun ausführlicher erklärt. Eine gürtelförmige Öffnung, durch die eine innere Leitung geführt werden soll, wird in dem TAB-Band vorgesehen. Nach dem Bonden wird auf die Öffnung ein Kunststofformprozeß mit ei­ nem Dichtungsharz angewandt.
Das Verfahren zur Herstellung eines BGA-Halbleiterbauelements wird nun erklärt. Zu Beginn werden die Halbleiterchips mit einem Elastomer auf einer Seite des TAB-Bandes aufgebracht. Als nächstes wird die Elektrodenanschlußfläche des Halbleiterchips durch Bonden mit einer inneren Leitung auf der Seite des TAB-Bandes verbunden und dann ein Kunststofformvor­ gang durchgeführt, bei dem ein Dichtungsharz verwendet wird, um die gebondete Steile zu schützen. Lötbällchen werden an ihren vorbestimmten Positionen auf einem Verdrahtungsmu­ ster befestigt. Danach werden vier Seiten des TAB-Bandes gleichzeitig ariden Schneidstellen mit einem Stempel geschnitten, um ein Gehäuse (package) zu erhalten.
Bin weiteres herkömmliches BGA-Halbleiterbauelement wird z. B. in den japanischen Patent-Of­ fenlegungsschriften Nr. 31869/1996 und Nr. 153819/1996 beschrieben. Bei dem BGA-Halbleiterbauelement, das in der ersteren Veröffentlichung beschrieben wurde, sind in einem TAB-Band Bauteilöffnungen vorgesehen. Eine Mehrzahl von Elektrodenanschlußflächen für Elektrodenhöcker (Lötbällchen), die mit einer inneren Leitung verbunden sind, sind um die Bauteilöffnungen verteilt. Längliche Schneidlöcher sind auf vier Seiten um den Anschlußbe­ reich vorgesehen. Nach der Bildung der Elektrodenhöcker und vor dem Befestigen auf einem Befestigungssubstrat wird das Schneiden in den Bereichen der Schneidlöcher durchgeführt, um die Halbleiterbauelemente voneinander zu trennen. Andererseits ist in dem BGA-Halbleiterbauelement der letzteren Veröffentlichung ein Halbleiterchip auf einem Befesti­ gungssubstrat so befestigt, daß die eine Elektrode bildende Oberfläche des Halbleiterchips nach oben weist. Das Verdrahtungsmuster auf der oberen Fläche des Substrats wird mit dieser durch Drahtbonden verbunden. Ein Teil der oberen und unteren Verdrahtungsmuster im Sub­ strat sind miteinander mit Hilfe durchgängiger Löcher verbunden. Lötbällchen sind auf dem unteren Verdrahtungsmuster befestigt. Wie bei dem Halbleiterbauelement, das in der japani­ schen Patent-Offenlegungsschrift Nr. 31869/1996 offenbart wurde, werden die länglichen Löcher, die an der äußersten Umrandung vorgesehen sind, als Stellen zum Herausschneiden und zum Trennen der Halbleiterbauelemente voneinander verwendet, bevor sie auf dem Befe­ stigungssubstrat aufgebracht werden.
In den herkömmlichen Verfahren zur Herstellung eines BGA-Halbleiterbauelements wird die gesamte Umrandung des Gehäuses gleichzeitig mit dem Trennen der Halbleiterbauelemente ausgestanzt. Daher ist es wahrscheinlich, daß eine Spannung auf die Klebeverbindung des TAB-Bandes und des Dichtungsharzes oder auf den Halbleiterchip und eine Verbindung zwi­ schen der Elektrodenanschlußfläche des Halbleiterchips und der Zuleitung ausgeübt wird, was zur Trennung der Verbindung und zum Aufbrechen des dichtenden Kunstharzes führt. Dies verringert häufig die Zuverlässigkeit des Gehäuses.
Da sich das TAB-Band ständig außen an dem Halbleiterchip befindet, bewirkt der Kunststof­ formvorgang mit einem flüssigen Kunstharz in diesem Abschnitt eine Schwankung der Be­ netzung und der Ausbreitung des Kunstharzes. Dies führt zu ungleichmäßiger Dicke der schließlich gebildeten Schicht aus Dichtungsharz. Insbesondere führt die übermäßige Benet­ zung und Ausbreitung des flüssigen Kunstharzes zu einer zu geringen Dicke der Kunstharz­ schicht. Ebenso wird bei einem Benetzen des Kunstharzes und seinem Ausbreiten zu der Schneidposition des TAB-Bandes (Außenkante des Gehäuses) durch den abschließenden Schritt des Schneidens das Kunstharz gemeinsam mit dem TAB-Band geschnitten. Dies führt auch zu dem Brechen der Verbindung, d. h. zur Trennung zwischen der Elektrodenanschluß­ fläche und der Zuleitung und zum Aufbrechen des Dichtungsharzes, das oft zu einer verrin­ gerten Zuverlässigkeit des Gehäuses führt.
Bei den BGA-Halbleiterbauelementen, die in den japanischen Patent-Offenlegungsschriften Nr. 1869/1996 und Nr. 153819/1996 offenbart sind, liegt die Klebeverbindung und der An­ schluß in jedem der Lötbällchen. Insbesondere werden Lötbällchen so vorgesehen, daß sie den Halbleiterchip umgeben. Gemäß diesem Aufbau kann das Problem des Brechens der Verbindung, d. h. der Trennung zwischen der Elektrodenanschlußfläche des Halbleiterchips und der Zuleitung, sowie das Aufbrechen des Dichtungsharzes aufgrund der Anwendung von Spannung vermieden werden.
Zusammenfassung der Erfindung
Demnach ist es ein Ziel der Erfindung, ein Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement vorzusehen, das hohe Zuverlässigkeit bietet, während die Dicke und die Größe des Gehäuses verkleinert wird.
Nach dem ersten Element der Erfindung weist ein Verfahren zur Herstellung eines BGA-(Ball Grid Array)-Halbleiterbauelements die Schritte auf: Bilden von Öffnungen um jeden Chip-Be­ festigungsbereich in einem TAB-Band, während Verbindungsstellen zum Verbinden der Chip-Befestigungsbereiche mit anderen Bereichen beibehalten werden; Befestigen eines Halbleiterchips auf jedem der Chip-Befestigungsbereiche des TAB-Bandes; Verbinden der Elektrodenanschlußflächen von jedem Halbleiterchip mit dem Verdrahtungsmuster des TAB-Bandes durch Bonden; Anwenden eines Kunststofformprozesses mit einem Harz auf die ge­ bondete Verbindung zwischen dem Halbleiterchip und der Elektrodenanschlußfläche; Vorse­ hen von Lötbällchen an Stellen auf der Rückseite des TAB-Bandes, die den Chip-Be­ festigungsstellen entsprechen; und Durchschneiden der Verbindungsabschnitte, um dis­ krete Halbleiterbauelemente zu bilden.
Gemäß dem zweiten Element der Erfindung weist ein TAB-Band für ein BGA-Halbleiterbauelement eine große Zahl von Befestigungslöchern für Lötbällchen auf, welche in den Chip-Befestigungsbereichen vorgesehen sind, wobei eine Öffnung um den Chip-Be­ festigungsbereich vorgesehen ist, während ein Verbindungsbereich zum Verbinden des Chip-Befestigungsbereiches mit dem anderen Bereich beibehalten wird.
Nach einem dritten Merkmal der Erfindung wird ein BGA-Halbleiterbauelement durch einen Prozeß mit den folgenden Schritten erzeugt: Vorsehen eines TAB-Bandes für ein BGA-Halbleiterbauelement, welches eine große Zahl von Befestigungslöchern für Lötbällchen auf­ weist, welche in den Chip-Befestigungsbereichen vorgesehen sind, wobei eine Öffnung um den Chip-Befestigungsbereich vorgesehen ist, während ein Verbindungsbereich zum Verbin­ den des Chip-Befestigungsbereiches mit dem anderen Bereich beibehalten wird; Befestigen eines Halbleiterchips auf jedem der Chip-Befestigungsbereiche des TAB-Bandes; Verbinden der Elektrodenanschlußfläche von jedem Halbleiterchip mit dem Verdrahtungsmuster des TAB-Bandes durch Bonden; Versehen der Verbindung zwischen dem Halbleiterchip und der Elektrodenanschlußfläche durch Kunststofformen mit einem Kunstharz; Befestigen der Löt­ bällchen an den Befestigungslöchern für die Lötbällchen auf dem TAB-Band; und Schneiden der Verbindungsstellen, um diskrete Halbleiterbauelemente zu bilden.
Kurzbeschreibung der Zeichnungen
Diese Erfindung wird ausführlicher in Verbindung mit den beigefügten Zeichnungen erklärt, wobei:
Fig. 1 eine Draufsicht ist, die ein Halbleiterbauelement zeigt, das durch einen herkömmli­ chen Prozeß zur Herstellung eines BGA-Halbleiterbauelements erzeugt worden ist;
Fig. 2 eine Querschnittsansicht entlang der Linie B-B aus Fig. 1 ist;
Fig. 3 eine Querschnittsansicht ist, die den Aufbau eines Halbleiterchip-Be­ festigungsbereiches des BGA-Halbleiterbauelements nach Fig. 1 im Detail zeigt;
Fig. 4 eine Draufsicht ist, die ein Halbleiterbauelement zeigt, das durch den Prozeß zur Her­ stellung eines BGA-Halbleiterbauelements nach der ersten bevorzugten Ausführungs­ form der Erfindung erzeugt worden ist; und
Fig. 5 eine Querschnittsansicht entlang der Linie A-A aus Fig. 4 ist.
Beschreibung der bevorzugten Ausführungsformen
Bevor die bevorzugten Ausführungsformen der Erfindung beschrieben werden, wird das her­ kömmliche Verfahren zur Herstellung eines BGA-Halbleiterbauelements mit den Fig. 1 bis 3 erklärt.
Fig. 1 ist eine Draufsicht, die ein Halbleiterbauelement zeigt, das durch einen herkömmlichen Prozeß zur Herstellung eines BGA-Halbleiterbauelements erzeugt worden ist, und Fig. 2 ist eine Querschnittsansicht entlang der Linie B-B aus Fig. 1. Fig. 1 und 2 zeigen einen Zustand vor dem Herausschneiden des Gehäuses.
Ein TAB-Band 1 aus einer Harzfolie weist auf seinen beiden Seiten Führungslöcher 2 in vor­ gegebenen Abständen auf, und Halbleiterchips 3 sind in vorgegebenen Abständen auf dem mittleren Teil des TAB-Bandes 1 befestigt. Der Halbleiterchip 3 ist durch ein Elastomer 4 mit einer Haftfläche befestigt. Die Elektrodenanschlußfläche 3a des befestigten Halbleiterchips 3 (in diesem Beispiel zwei Anschlußflächen auf dem oberen und unteren Rand) ist durch Bon­ den mit einer inneren Leitung 5 verbunden, die so vorgesehen ist, daß sie von dem TAB-Band absteht. Um die innere Leitung 5 zu schützen, wird eine Kunststofformprozeß durchgeführt, bei dem Dichtungsharz 6 verwendet wird. Eine Mehrzahl von Lötbällchen 8 sind zweidimen­ sional regelmäßig auf einem Verdrahtungsmuster 7 befestigt, das auf der dem Halbleiterchip 3 gegenüberliegenden Seite des TAB-Bandes 1 vorgesehen ist. Schließlich wird von dem TAB-Band Halbleiterchip 3 für Halbleiterchip 3 abgeschnitten. Nummer 9 gibt die Schneidposition (durch eine gepunktete Linie angedeutet) an.
Fig. 3 zeigt den detaillierten Aufbau des Befestigungsabschnitts des Halbleiterchips 3. Eine gürtelförmige Öffnung, durch die eine innere Zuleitung 5 geführt werden soll, ist in dem TAB-Band 1 vorgesehen. Nach dem Bonden wird die Öffnung einem Kunststofformprozeß mit einem Dichtungsharz 6 unterzogen.
Das Verfahren zur Herstellung eines BGA-Halbleiterbauelements, das in den Fig. 1 bis 3 ge­ zeigt wird, wird erklärt. Zu Beginn werden die Halbleiterchips 3 mit einem Elastomer 4 auf einer Seite des TAB-Bandes 1 aufgebracht. Als nächstes wird, wie in Fig. 3 gezeigt, die Elektrodenanschlußfläche 3a des Halbleiterchips durch Bonden auf dem Seite des TAB-Bandes 1 mit einer inneren Leitung 5 verbunden und dann eine Kunststofformprozeß mit ei­ nem Dichtungsharz 6 durchgeführt, um die gebondete Stelle zu schützen. Wie in Fig. 1 ge­ zeigt, werden dann Lötbällchen 8 an ihren vorbestimmten Positionen auf einem Verdrah­ tungsmuster 7 befestigt. Danach werden vier Seiten des TAB-Bandes 1 gleichzeitig an ihren Schneidstellen 9 mit einem Stempel geschnitten, um ein Gehäuse zu erhalten.
Bei den herkömmlichen Prozessen zur Herstellung eines BGA-Halbleiterbauelements wird jedoch der gesamte Rand des Gehäuses beim Trennen der Halbleiterbauelemente voneinander gleichzeitig herausgestanzt. Daher ist es wahrscheinlich, daß mechanische Spannung auf die Klebestelle des TAB-Bandes und des Dichtungsharzes oder auf den Halbleiterchip und eine Verbindung zwischen der Elektrodenanschlußfläche des Halbleiterchips und der Leitung aus­ geübt wird, was zu einem Brechen der Verbindung, d. h. zur Trennung von Elektrodenan­ schlußfläche und Zuleitung, sowie zum Brechen des Dichtungsharzes führt. Dies vermindert häufig die Zuverlässigkeit des Gehäuses.
Als nächstes werden die bevorzugten Ausführungsformen der Erfindung in den Fig. 4 und 5 erklärt.
Fig. 4 zeigt Halbleiterbauelemente, bevor sie voneinander getrennt werden, die durch den Prozeß zur Herstellung eines BGA-Halbleiterbauelements gemäß der Erfindung erzeugt wor­ den sind. Fig. 5 zeigt ein Diagramm entlang der Linie A-A aus Fig. 4.
Ein TAB-Band 1 aus einer Harzfolie weist auf seinen beiden Seiten Führungslöcher 2 auf, die in vorgegebenen Abständen vorgesehen sind. Die Halbleiterchips 3 sind in vorgegebenen Ab­ ständen auf dem mittleren Teil des TAB-Bandes befestigt.
"]"-förmige Schlitze 1a, 1b, die als Öffnung dienen, sind in einem oberen und unteren Teil des Bereichs des befestigten Halbleiterchips 3 so vorgesehen, daß sie einander gegenüberlie­ gen. Der Halbleiterchip 3 ist mit Hilfe eines Elastomers 4 befestigt, das eine Haftfläche auf­ weist und eine klebende Schicht bildet. Die Elektrodenanschlußfläche (nicht gezeigt) des Halbleiterchips 3 ist durch Bonden mit einer inneren Leitung 5 verbunden, die derart vorgese­ hen ist, daß sie von dem TAB-Band 1 absteht. Ein Kunststofformprozeß mit einem flüssigem Dichtungsharz 6 wird durchgeführt, um die innere Leitung 5 zu schützen. Ein Verdrahtungs­ muster 7 ist auf der Rückseite des TAB 1 vorgesehen. Eine Mehrzahl von Lötbällchen 8 ist zweidimensional regelmäßig auf dem Verdrahtungsmuster 7 angeordnet.
Wie in Fig. 4 gezeigt, sind zwischen den Schlitzen 1a, 1b des TAB-Bandes 1 Verbindungsab­ schnitte 1c, 1d beibehalten, die als Schneidstelle dienen. Die Verbindungsabschnitte 1c, 1d sind an Stellen vorgesehen, die von der Klebestelle des TAB-Bandes 1 und der Dichtungshar­ zes 6 oder von dem Halbleiterchip 3 und der Verbindung zwischen den Elektrodenanschluß­ fläche 3a und der inneren Leitung 5 entfernt liegen, d. h. sie sind an Seiten vorgesehen, die senkrecht zur mit dem Dichtungsharz 6 versehenen Verbindung der inneren Leitung liegen.
Der Chip-Befestigungsbereich, der innerhalb der Schlitze 1a, 1b des TAB-Bandes 1 gebildet wird, ist ein rechtwinkliger Bereich miteinander gegenüberliegenden ersten und dritten Seiten und gegenüberliegenden zweiten und vierten Seiten. Die durch Bonden verbundene und mit dem Kunstharz geformten Abschnitte liegen auf der ersten und dritten Seite. Andererseits liegen die Verbindungsstellen 1c, 1d auf der zweiten und vierten Seite.
Die Details des Halbleiterchip-Befestigungsbereiches sind in Fig. 3 gezeigt. Die Elektroden­ anschlußfläche 3a des Halbleiterchips 3 wird mit der inneren Leitung 5 gebondet, die zu dem Verdrahtungsmuster 7 geführt ist, gefolgt von einem Kunststofformprozeß mit einem flüssi­ gen Dichtungsharz 6 zu Schutzzwecken. Die Schlitze 1a, 1b sind knapp außerhalb des mit Dichtungsharz 6 geformten Abschnitts vorgesehen. Daher konzentriert sich die Spannung, die auf das TAB-Band 1 wirkt, wenn der gesamte Rand des Gehäuses gleichzeitig herausgestanzt wird, auf einen Teil der Verbindungen um die Verbindungsstellen 1c, 1d, während eine redu­ zierte Spannung auf die anderen Verbindungen ausgeübt wird. Dies reduziert Schäden wäh­ rend des Zusammenbaus merklich. Ebenso wird, da die Schlitze 1a, 1b gerade außerhalb des mit dem Dichtungsharz geformten Abschnitts 6 vorgesehen sind, die Ausbreitung des dich­ tenden Harzes durch die Schlitze 1a, 1b beschränkt. Dies führt zur Bildung von Verkleidung aus Harz mit einer vorgegebenen Form. Dadurch ist die Regulierung der Dicke der dichtenden Harzschicht einfach und zusätzlich fließt wenig oder kein Harz in die Verbindungsstellen 1c, 1d, wenn das abschließende Schneiden durchgeführt wird. Es wird keine wesentliche Last während des Schneidens angelegt, so daß Schaden an dem Gehäuse aufgrund von Spannung vermieden werden kann.
In dem Halbleiterbauelement, das in den Fig. 4 und 5 gezeigt wird, ist der Halbleiterchip 3 mit der Elektrodenanschlußfläche 3a durch die innere Leitung 5 verbunden, die von dem Ver­ drahtungsmuster 7 absteht. Drahtbonden kann anstelle dieser Verbindungsmethode verwendet werden.
Als nächstes wird der Prozeß zur Herstellung eines BGA-Halbleiterbauelements gemäß der bevorzugten Ausführungsform der Erfindung erklärt.
  • (1) Die Schlitze 1a, 1b werden gebildet, wobei Verbindungsstellen 1c, 1d um einen Chip-Be­ festigungsbereich eines TAB-Bandes beibehalten werden.
  • (2) Ein Halbleiterchip 3 wird auf das TAB-Band mit Hilfe eines Elastomers 4 aufgebracht.
  • (3) Das Bonden der inneren Leitung wird durchgeführt, um die Elektrodenanschlußfläche 3a des Halbleiterchips 3 elektrisch mit dem Verdrahtungsmuster 7 des TAB-Bandes 1 zu verbinden.
  • (4) Ein Kunststofformprozeß mit einem flüssigen Dichtungsharz 6 wird durchgeführt, um den Abschnitt der gebondeten inneren Leitung zu schützen.
  • (5) Lötbällchen 5 werden auf dem Verdrahtungsmuster 7 befestigt.
  • (6) Das Herausstanzen wird mit einem Stempel an einer Gehäuse-Schneidstelle (eine Schneidstelle 10, die durch eine gepunktete Linie innerhalb der Schlitze 1a, 1b in Fig. 4 ange­ deutet ist) in dem TAB-Band durchgeführt.
Bei dem Herstellungsprozeß gemäß der bevorzugten Ausführungsform der Erfindung ent­ spricht durch das Vorsehen von Schlitzen 1a, 1b die Länge der Gehäuseschneidstelle nur der Länge der Verbindungsabschnitte 1c, 1d und ist daher viel kürzer als die Schneidlänge bei dem Verfahren gemäß dem Stand der Technik. Da weiterhin die Verbindungsstellen 1c, 1d, die als Schneidstellen dienen, auf der Seite, die von dem mit Dichtungsharz 6 geformten Ab­ schnitt verschieden ist, vorgesehen sind, kann dies beim Ausstanzen die Spannung reduzieren, die auf die Verbindung zwischen dem Verdrahtungsmuster 7 des TAB-Bandes 1 und der Elektrodenanschlußfläche 3a wirkt und die zu der Befürchtung führt, daß das Dichtungsharz 6 herausgestanzt wird.
Wie aus der vorangehenden Beschreibung ersichtlich ist, werden gemäß der Erfindung Öff­ nungen vorab um einen Halbleiterchip vorgesehen und in der Endphase das Schneiden in dem Bereich der Öffnungen durchgeführt. Das kann die Schnittlänge nach dem Zusammenbau reduzieren und das Brechen der gebondeten Stelle, d. h. die Trennung der Elektrodenan­ schlußfläche von der Leitung, und das Brechen des dichtenden Harzes verhindern. Dadurch kann eine erhöhte Ausbeute beim Gehäusezusammenbau und eine erhöhte Zuverlässigkeit erreicht werden.
Die Erfindung wurde im einzelnen unter besonderer Bezugnahme auf bevorzugte Ausfüh­ rungsformen beschrieben, aber es ist selbstverständlich, daß Variationen und Änderungen in dem Bereich der Erfindung vorgenommen werden können, wie es in den beigefügten Ansprü­ chen angegeben ist.

Claims (8)

1. Verfahren zur Herstellung eines BGA-(Ball Grid Array)-Halbleiterbauelements, das folgende Schritte aufweist:
  • - Bilden von Öffnungen um jeden Chip-Befestigungsbereich in einem TAB (Tape Automated Bonding)-Band, wobei Verbindungsabschnitte zum Verbinden der Chip-Be­ festigungsbereiche mit dem anderen Bereich beibehalten werden;
  • - Befestigen eines Halbleiterchips auf jedem der Chip-Befestigungsbereiche des TAB-Bandes;
  • - Verbinden der Halbleiterchips jeweils an ihrer Elektrodenanschlußfläche mit dem TAB-Band an seinem Verdrahtungsmuster durch Bonden;
  • - Vornehmen eines Kunststofformprozesses mit einem Harz an der gebondeten Ver­ bindung zwischen dem Halbleiterchip und der Elektrodenanschlußfläche;
  • - Vorsehen von Lötbällchen auf der Rückseite des TAB-Bandes in Abschnitten, die den Chip-Befestigungsabschnitten entsprechen; und
  • - Schneiden der Verbindungsstellen, um diskrete Halbleiterbauelemente zu liefern.
2. Verfahren nach Anspruch 1, bei dem die Öffnung ein Schlitz mit zumindest einem Verbindungsabschnitt ist.
3. Verfahren nach Anspruch 1, bei dem der Chip-Befestigungsbereich des TAB-Bandes ein rechtwinkliger Bereich mit einander gegenüberliegenden ersten und dritten Seiten und einander gegenüberliegenden zweiten und vierten Seiten ist, und die gebondete Verbindung auf der ersten und dritten Seite liegt, wobei der Verbindungsabschnitt auf der zweiten und vierten Seite liegt.
4. Verfahren nach Anspruch 1, bei dem der Chip-Befestigungsbereich des TAB-Bandes ein rechtwinkliger Bereich mit einander gegenüberliegenden ersten und dritten Seiten und einander gegenüberliegenden zweiten und vierten Seiten ist und die durch Harz abgedichtete Stelle auf der ersten und dritten Seite liegt, wobei der Verbindungsab­ schnitt auf der zweiten und vierten Seite liegt.
5. TAB-Band für ein BGA-Halbleiterbauelement, welches eine große Zahl von Befesti­ gungslöchern für Lötbällchen aufweist, die in den Chip-Befestigungsbereichen vorge­ sehen sind, und bei dem eine Öffnung um den Chip-Befestigungsbereich vorgesehen ist, wobei ein Verbindungsabschnitt zum Verbinden des Chip-Befestigungsbereiches mit dem anderen Bereich verbleibt.
6. TAB-Band nach Anspruch 5, bei dem die Öffnung ein Schlitz mit zumindest einem Verbindungsabschnitt ist.
7. TAB-Band nach Anspruch 5, bei dem der Chip-Befestungsbereich ein rechtwinkliger Bereich mit einander gegenüberliegenden ersten und dritten Seiten und einander ge­ genüberliegenden zweiten und vierten Seiten ist und der Verbindungsabschnitt im we­ sentlichen in dem mittleren Teil der ersten bis vierten Seite liegt.
8. BGA-Halbleiterbauelement, welches durch ein Verfahren mit den folgenden Schritten erzeugt wird:
  • - Vorsehen eines TAB-Bandes für ein BGA-Halbleiterbauelement, das eine große Zahl von Befestigungslöchern für Lötbällchen aufweist, die in Chip-Befestigungs­ bereichen vorgesehen sind, und bei dem eine Öffnung um den Chip-Befestigungs­ bereich vorgesehen ist, wobei ein Verbindungsabschnitt zum Verbinden des Chip-Be­ festigungsbereichs mit dem anderen Bereich verbleibt;
  • - Befestigen eines Halbleiterchips auf jedem der Chip-Befestigungsbereiche des TAB-Bandes;
  • - Verbinden der Halbleiterchips jeweils an ihrer Elektrodenanschlußfläche mit dem TAB-Band an seinem Verdrahtungsmuster durch Bonden;
  • - Anwenden eines Kunststofformprozesses mit einem Harz auf die Verbindung zwi­ schen dem Halbleiterchip und der Elektrodenanschlußfläche;
  • - Befestigen von Lötbällchen an den Befestigungslöchern für Lötbällchen in dem TAB-Band; und
  • - Schneiden der Verbindungsabschnitte, um diskrete Halbleiterbauelemente zu liefern.
DE19929215A 1998-06-25 1999-06-25 Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement Withdrawn DE19929215A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17930498 1998-06-25
JP12198999A JP3633364B2 (ja) 1998-06-25 1999-04-28 Ｂｇａ型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE19929215A1 true DE19929215A1 (de) 2000-02-24

Family

ID=26459224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19929215A Withdrawn DE19929215A1 (de) 1998-06-25 1999-06-25 Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement

Country Status (5)

Country Link
US (2) US6353259B1 (de)
JP (1) JP3633364B2 (de)
KR (1) KR100623606B1 (de)
DE (1) DE19929215A1 (de)
TW (1) TW419756B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093861A (ja) * 2000-09-12 2002-03-29 Mitsui Mining & Smelting Co Ltd ２メタルｔａｂ及び両面ｃｓｐ、ｂｇａテープ、並びにその製造方法
US20030007117A1 (en) * 2001-06-01 2003-01-09 Mcknight Douglas J. Channel to control seal width in optical devices
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US6762463B2 (en) * 2001-06-09 2004-07-13 Advanced Micro Devices, Inc. MOSFET with SiGe source/drain regions and epitaxial gate dielectric
US6808866B2 (en) * 2002-05-01 2004-10-26 Mektec Corporation Process for massively producing tape type flexible printed circuits
US6929981B2 (en) * 2002-09-06 2005-08-16 Advanpack Solutions Pte, Ltd. Package design and method of manufacture for chip grid array
US8867223B2 (en) 2011-08-26 2014-10-21 Dell Products, Lp System and method for a high retention module interface
KR200482473Y1 (ko) * 2015-07-09 2017-01-26 아름다운 환경건설(주) 화약물질로 오염된 토양의 식물상 정화용 지상형 포트

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606603B2 (ja) 1994-05-09 1997-05-07 日本電気株式会社 半導体装置及びその製造方法及びその実装検査方法
JPH08153819A (ja) 1994-11-29 1996-06-11 Citizen Watch Co Ltd ボールグリッドアレイ型半導体パッケージの製造方法
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices

Also Published As

Publication number Publication date
JP2000082759A (ja) 2000-03-21
US6353259B1 (en) 2002-03-05
JP3633364B2 (ja) 2005-03-30
KR100623606B1 (ko) 2006-09-13
KR20000006433A (ko) 2000-01-25
US20020030248A1 (en) 2002-03-14
TW419756B (en) 2001-01-21

Similar Documents

Publication Publication Date Title
DE3814469C2 (de)
DE4318727C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
DE19734794B4 (de) Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19801252C1 (de) Halbleiterkomponente
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE3913221A1 (de) Halbleiteranordnung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE69737320T2 (de) Halbleitervorrichtung
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
EP0867932B1 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10002426B4 (de) Bandträger für Kugelgitteranordnung und Halbleitervorrichtung die diesen verwendet
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE10002639A1 (de) Bandträger für einen BGA und eine Halbleitervorrichtung, die diesen benutzt
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE19732807B4 (de) Integriertes Schaltungsbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee