DE19734794B4 - Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung - Google Patents

Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung Download PDF

Info

Publication number
DE19734794B4
DE19734794B4 DE19734794A DE19734794A DE19734794B4 DE 19734794 B4 DE19734794 B4 DE 19734794B4 DE 19734794 A DE19734794 A DE 19734794A DE 19734794 A DE19734794 A DE 19734794A DE 19734794 B4 DE19734794 B4 DE 19734794B4
Authority
DE
Germany
Prior art keywords
wiring
section
electrode
lead frame
electrode section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19734794A
Other languages
English (en)
Other versions
DE19734794A1 (de
Inventor
Yoshiharu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19734794A1 publication Critical patent/DE19734794A1/de
Application granted granted Critical
Publication of DE19734794B4 publication Critical patent/DE19734794B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen, die jeweils zur elektrischen Verbindung zweier Elektroden dienen sowie jeweils aufweisen:
einen ersten Elektrodenabschnitt (4), einen zweiten Elektrodenabschnitt (5) und einen Verdrahtungsabschnitt (2), der den ersten Elektrodenabschnitt (4) mit dem zweiten Elektrodenabschnitt (5) verbindet,
wobei bei jedem Verdrahtungsteil der zweite Elektrodenabschnitt (5) in dem Bereich des Verdrahtungsabschnitts angeordnet ist, und der erste Elektrodenabschnitt (4), der zweite Elektrodenabschnitt (5) und der Verdrahtungsabschnitt (2) aus einem plattenförmigen leitenden Körper (1) ausgebildet sind und die Dicke des Verdrahtungsabschnitts (2) nicht größer als die Hälfte der Dicke des ersten Elektrodenabschnitts (4) oder des zweiten Elektrodenabschnitt (5) ausgeführt ist,
wobei die zweiten Elektrodenabschnitte (5) der Verdrahtungsteile eine Unterteilungsbreite aufweisen, die größer als die der Verdrahtungsabschnitte ist.

Description

  • Die Erfindung betrifft einen Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einer Halbleitervorrichtung.
  • In letzter Zeit ist im Zusammenhang mit der höheren Integration und der höheren Dichte von Halbleitervorrichtungen die Anzahl der Eingabe-/Ausgabeanschlüsse von Halbleiterelementen angestiegen und die Unterteilungsbreite der Anschlüsse enger geworden.
  • Die Größe und die Unterteilungsbreite von Halbleiterelementelektroden, die an den Oberflächen von eine Halbleitervorrichtung bildenden Halbleiterelementen vorgesehen sind, unterscheiden sich von denen der Außenelektroden, die beispielsweise auf der äußeren Oberfläche der Halbleitervorrichtung vorgesehen sind. Deshalb ist zur elektrischen Verbindung der Halbleiterelementelektroden und der Außenelektroden der Halbleitervorrichtung ein Verdrahtungsteil erforderlich.
  • Als Verdrahtungsteil ist ein Leiterrahmen oder eine gedruckte Leiterplatte verwendet worden. Die Verdrahtung mit einem Leiterrahmen kann als eine Einschichtverdrahtung zur Verbindung erster Elektrodenabschnitte, die mit den auf den Oberflächen der Halbleiterelemente vorgesehenen Halbleiterelementelektroden über Metalldrähte oder dergleichen elektrisch verbunden sind, mit zweiten Elektrodenabschnitten definiert werden, bei denen es sich um die Außenelektroden der Halbleitervorrichtung handelt. Demgegenüber kann die Verdrahtung mit einer Leiterplatte als eine Mehrschichtverdrahtung zur elektrischen Verbindung der ersten Elektrodenabschnitte, die mit den Halbleiterelementelektroden über Metalldrähte oder dergleichen elektrisch verbunden sind, mit den zweiten Elektrodenabschnitten, bei denen es sich um die Außenelektroden der Halbleitervorrichtung handelt, unter Verwendung von auf den Ober flächen von zumindest zwei Schichten einer doppelseitigen Platte oder, einer Mehrschichtplatte vorgesehenen leitenden Verdrahtungen und außerdem eines Durchgangslochs definiert werden, das die bei den unterschiedlichen Schichten ausgebildeten leitenden Verdrahtungen elektrisch verbindet.
  • 22 zeigt eine Schnittansicht einer Halbleitervorrichtung, bei der eine beispielsweise in der japanischen Offenlegungsschrift JP 57-79 652 A offenbarten herkömmliche Leiterplatte angewendet ist. In dieser Darstellung bezeichnet die Bezugszahl 8 ein Halbleiterelement, 9 eine an der Oberfläche des Halbleiterelements ausgebildete Halbleiterelementelektrode, 10 eine gedruckte Leiterplatte, an deren Oberfläche das Halbleiterelement 8 angebracht ist, 11 eine an der Oberfläche der gedruckten Leiterplatte 10 ausgebildete leitende Verdrahtung, 12 einen Metalldraht, 13 ein Durchgangsloch, 14 einen an der rückwärtigen Oberfläche der gedruckten Leiterplatte 10 ausgebildeten Außenanschluß und 15 ein Vergußharz. Bei der mit Harz vergossenen Halbleitervorrichtung, bei der das Halbleiterelement 8 an der gedruckten Leiterplatte 10 angebracht ist und mit dem Vergußharz 15 vergossen bzw, abgedichtet ist, ist die an der Oberfläche des Halbleiterelements 8 ausgebildete Halbleiterelementelektrode 9 über den Metalldraht 12 mit einem Ende der an der oberen Oberfläche der gedruckten Leiterplatte 10 vorgesehenen leitenden Verdrahtung 11 elektrisch verbunden, wobei das eine Ende in der Nähe des Halbleiterelements 8 angeordnet ist. Das andere Ende der leitenden Verdrahtung 11 ist über das Durchgangsloch 13 mit dem an der rückwärtigen Oberfläche der gedruckten Leiterplatte 10 ausgebildeten Außenanschluß 14 verbunden.
  • 23 zeigt eine Schnittansicht einer Halbleitervorrichtung, bei der eine in der japanischen Offenlegungsschrift JP 63-258 048 A offenbarte andere herkömmliche Leiterplatte angewendet ist. Bei der Darstellung bezeichnet die Bezugszahl 8 ein Halbleiterelement, 9 eine an der Oberfläche des Halbleiter elements ausgebildete Halbleiterelementelektrode und 16 eine gedruckte Mehrschicht-Leiterplatte dar, an deren Oberfläche das Halbleiterelement 8 angebracht ist. Die Bezugszahl 11 bezeichnet eine an der Oberfläche der gedruckten Mehrschicht-Leiterplatte 16 ausgebildete leitende Verdrahtung, 17 eine in den inneren Schichten der gedruckten Mehrschicht-Leiterplatte 16 ausgebildete interne Verdrahtung, 18 ein Blindloch zur elektrischen Verbindung aller Schichten der gedruckten Mehrschicht-Leiterplatte 16, 14 einen an der rückwärtigen Oberfläche der gedruckten Mehrschicht-Leiterplatte 16 ausgebildeten externen Anschluß, 19 ein Band (TAB-Band bzw. TAB-Film) mit einem Verdrahtungsmuster zur elektrischen Verbindung der Halbleiterelementelektrode 9 mit der an der Oberfläche der gedruckten Mehrschicht-Leiterplatte 16 ausgebildeten leitenden Verdrahtung 11 und 15 ein Vergußharz dar. Bei der mit Harz vergossenen Halbleitervorrichtung, bei der das Halbleiterelement 8 an der gedruckten Mehrschicht-Leiterplatte 16 angebracht ist und mit dem Vergußharz 15 vergossen ist, sind die Halbleiterelementelektrode 9 und die an der Oberfläche der gedruckten Mehrschicht-Leiterplatte 16 ausgebildete leitende Verdrahtung 11 miteinander mittels des TAB-Bands 19 elektrisch verbunden. Außerdem ist die leitende Verdrahtung 11 über das Blindloch 18 und der internen Verdrahtung 17 mit dem an der rückwärtigen Oberfläche der gedruckten Mehrschicht-Leiterplatte 16 ausgebildeten Außenanschluß 14 verbunden. Bei der in der japanischen Offenlegungsschrift JP 63-258 048 A offenbarten Halbleitervorrichtung kann ein Halbleiterelement mit mehr Anschlüssen als das in der japanischen Offenlegungsschrift JP 57-79 652 A offenbarte Halbleiterelement 8 angebracht werden, da bei dieser das gedruckte Mehrschicht-Leiterplatte 16 mit der internen Verdrahtung 17 und dem Blindloch 18 sowie das TAB-Band 19 angewandt wird.
  • Wenn als Verdrahtungsteil zur elektrischen Verbindung der Elektroden an den Oberflächen der Halbleiterelemente mit den Außenelektroden der Halbleitervorrichtung eine Leiterplatte verwendet wird, wird eine Kupferfolie mit einer Dicke von 25 μm bis 75 μm bei den Verdrahtungsteilen verwendet, wodurch ermöglicht wird, eine Verdrahtungsunterteilungsbreite von 50 μμm bis 150 μm auszubilden. Zusätzlich sind die Außenelektroden einer Halbleitervorrichung mit einem großen Verdrahtungsabstand aufgrund der Ausbildung eines Lötanschlusses (eine Lötwölbung) oder dergleichen an der Oberfläche ausgebildet, die der Oberfläche gegenüberliegend angeordnet ist, an der die Halbleiterelemente angebracht sind, damit die Größe der Halbleitervorrichtung verringert werden kann.
  • 24 zeigt eine Schnittansicht einer Halbleitervorrichtung, die einen herkömmlichen Leiterrahmen anwendet. Bei dieser Darstellung bezeichnet die Bezugszahl 8 ein Halbleiterelement, 9 eine an der Oberfläche des Halbleiterelements ausgebildete Halbleiterelementelektrode, 20 an Befestigungsplättchen, an den das Halbleiterelement angebracht ist, 21 ein Befestigungsharz bzw. einen Kleber, der das Halbleiterelement an das Befestigungsplättchen 20 klebt, 4 einen ersten Elektrodenabschnitt des Leiterrahmens, 5 einen zweiten Elektrodenabschnitt 5 des Leiterrahmens, 12 einen dünnen Metalldraht zur elektrischen Verbindung der Halbleiterelementelektrode 9 mit dem ersten Elektrodenabschnitt 4, 15 ein die Halbleiterlemente abdichtendes Vergußharz, 22 eine externe Schaltung und 23 eine an der externen Schaltung ausgebildete Elektrode, die an den zweiten Elektrodenabschnitt 5 durch Lötzinn 25 oder dergleichen gelötet ist.
  • 25 zeigt ein Schnittansicht eines Leiterrahmens zur Beschreibung des Herstellungsverfahrens des Leiterrahmens durch einen herkömmlichen Ätzvorgang. Bei dieser Darstellung bezeichnet die Bezugszahl 1 eine leitende Metallplatte (ein Leiterrahmenmaterial) mit einer Dicke von 125 bis 200 μm und 3 eine Ätzmaske mit einem vorbestimmten Muster, wobei dasselbe Muster auf beiden Oberflächen der leitenden Metallplatte 1 ausgebildet sind. Die Bezugszahl 2 bezeichnet einen Verdrah tungsabschnitt des Leiterrahmens, der durch Ätzen der leiten den Metallplatte 1 von beiden Oberflächen erzeugt wird, damit ein nicht von der Ätzmaske bedeckter. Abschnitt durchdrungen wird. Da der herkömmliche Leiterrahmen auf diese Weise hergestellt wird, wenn die leitende Metallplatte 1 mit einer Dicke von 125 μm bis 200 μm verwendet wird, muß der Abstand zwischen benachbarten Verdrahtungsabschnitten 2 etwa so groß wie die Dicke der leitenden Metallplatte 1 sein. Außerdem lag zur Gewährleistung des Ätzvorgangs die minimale Unterteilungsbreite (pitch) des Leiterrahmens in einem Bereich von 210 μm bis 250 μm, was etwa doppelt so groß wie die Dicke der leitenden Metallplatte 1 ist.
  • Zur Verkleinerung der Unterteilungsbreite des herkömmlichen Leiterrahmens sind bei Definition des mit einer Halbleiterelementelektrode durch Drahtbonden verbundenen Abschnitts des Leiterrahmens als ein erster Elektrodenabschnitt und des an. eine externe Schaltung gelöteten Abschnitts als ein zweiter Elektrodenabschnitt Verfahren zur Verringerung der Dicke des ersten Elekrodenabschnitts durch Ätzen und darauffolgendes Verkleinern des Verdrahtungsabstands in den japanischen Offenlegungsschriften JP 2-45 967 A , und JP 7-335 804 A offenbart.
  • 26 zeigt den Vorgang zur Herstellung des Leiterrahmens, die in der japanischen Offenlegungsschrift JP 7-335 804 A offenbart ist. Bei dieser Darstellung stellt die Bezugszahl 1 ein leitende Metallplatte, bei der es sich um ein Leiterrahmenmaterial handelt, 3a und 3b Ätzmasken und 4 den ersten Elektrodenabschnitt 4 dar. Die an einer Oberfläche der leitenden Metallplatte 1 ausgebildete Ätzmaske 3b weist eine Öffnung zur Ausbildung des ersten Elektrodenabschnitts 4 auf, wobei die an der anderen Oberfläche der leitenden Metallplatte 1 ausgebildete Ätzmaske 3b eine Öffnung zum Ätzen der anderen Oberfläche aufweist, um diese vollständig eben auszubilden; Die Bezugszahl 23 stellt eine Aussparung, die, um diese eben auszubilden, durch die Ätzmaske 3a geätzt wurde, und 24 eine Ätzwiderstandsschicht dar. Zunächst werden die Ätzmasken 3a und 3b an den Oberflächen der leitenden Metallplatte 1 ausgebildet (26(a)), wobei der Ätzvorgang an beiden Oberflächen gestartet wird und zeitweilig ausgesetzt wird, wenn die Tiefe der Aussparung 23 zwei Drittel der Dicke der leitenden Metallplatte 1 erreicht (26(b)). Die Ätzwiderstandsschicht 24 ist an der Seite der leitenden Metallplatte 1 mit der Aussparung 23 ausgebildet, wodurch verhindert wird, daß der Ätzvorgang weiter voranschreitet (26(c)). Dann wird der Ätzvorgang an der Seite der leitenden Metallplatte 1 mit der Öffnung zur Ausbildung des ersten Elektrodenabschnitts 4 fortgesetzt, bis das Ätzen die Ätzwiderstandsschicht 24 zur Ausbildung des ersten Elektrodenabschnitts 4 erreicht (26(d)). Schließlich werden die Ätzwiderstandsschicht 24 und die Ätzmasken 3a und 3b entfernt, wodurch der Leiterrahmen fertiggestellt wird (26(e)) 27 zeigt eine Schnittansicht des auf diese Weise ausgebildeten Leiterrahmens. Wenn die Dicke T der leitenden Metallplatte 1150 μm beträgt, wird die Dicke T2 des ersten Elektrodenabschnitts 4 des Leiters 50 μm, was eine Verkleinerung der Leiterunterteilungsbreite ermöglicht. Die Bezugszahl stellt einen zweiten Elektrodenabschnitt dar, bei dem es sich um die Außenelektrode der Halbleitervorrichtung handelt, und 20 ein Befestigungsplättchen, an das ein Halbleiterelement angebracht ist.
  • In den japanischen Offenlegungsschriften JP 62-216 257 A und JP 6-232305 A sind Verfahren zur Verringerung der Dicke des Leiters durch Ausbildung der Ätzmasken 3 abwechselnd auf beiden Oberflächen der leitenden Metallplatte 1, bei der es sich um Leiterrahmenmaterial handelt und zur Verkleinerung der Leiterunterteilungsbreite durch Vorsehen des Leiters auf beiden Seiten, wie in 28 gezeigt. Jedoch weist ein derartig dünner ausgeführter Leiter den Nachteil auf, daß, da geätzte Oberflächen abwechselnd freiliegen, falls diese als Elektrode zur Verbindung mittels Drahtbonden mit dem Halbleiterelement verwendet wird, sich das nahtförmige Bondemittel zwischen der geätzten rohen Oberfläche und dem Halbleiterelement ablöst.
  • Wie vorstehend beschrieben kann bei Verwendung einer Mehrschicht-Leiterplatte als Verdrahtungsteil eine größere Anzahl von Eingangs-/Ausgangsanschlüssen eines Halbleiterelements (Halbleiterelementelektroden) und einer kleiner Unterteilungsbreite hinsichtlich der Größe verwirklicht werden. Jedoch erfordern das Durchgangsloch und das Blindloch, die in unterschiedlichen Schichten ausgebildete unterschiedliche Verdrahtungen verbinden, einen Bohrvorgang. Folglich tritt das Problem auf, daß die Kosten der Halbleitervorrichtung durch die Beschädigung des Bohrens, die Reinigung der gebohrten Oberflächen, den Schutz der Leiterplatte vor Schneideöl für das Bohren und vor Bohrspänen und dergleichen erhöht werden.
  • Demgegenüber ist bei der Verwendung eines Leiterrahmens als Verdrahtungsteil eine Technik vorgeschlagen worden, die die Leiterunterteilungsbreite verkleinert, jedoch ist für die Außenelektroden der Halbleitervorrichtung keine Technik vorgeschlagen. Deshalb ist ein Verdrahtungsabstand, der derselbe oder größer wie der herkömmliche ist, zwischen den ersten Elektrodenabschnitten mit kleiner Unterteilungsbreite und den zweiten Elektrodenabschnitten (Außenelektroden) mit der großen Unterteilungsbreite erforderlich. Zusätzlich tritt das Problem auf, daß eine große Unterteilungsbreite und ein großer Bereich zur Ausbildung eines Lötanschlusses oder dergleichen erforderlich ist, weshalb es folglich unmöglich ist, eine verkleinerte Halbleitervorrichtung zu erhalten.
  • Weitere Leiterrahmen sind aus den Druckschriften US 466 966 , US 5 683 943 und JP 3-283645 A bekannt. Diese offenbaren alle einen Leiterrahmen in einem QFP-Gehäuse (Quad Flat Package). In diesen Druckschriften wird eine Technik vorgeschlagen, bei der die Rahmenunterteilungsbreite an der Spitze des Leiterrahmens schmal ausgeführt wird. Bei dem QFP-Gehäuse wird ein Leiterrahmen verwendet, bei dem die Muster auf der Vorder- und Rückseite des Leiterrahmens zueinander spiegelsymmetrisch sind. Beide Muster werden gleichzeitig geätzt, wobei ein Teil der Oberfläche des Leiterrahmens erneut einem Halbätzvorgang zum Erhalt eines dünnen Abschnitts unterzogen wird. Die Druckschrift US 5 216 278 offenbart ein in einem BGA-Gehäuse verwendetes Glas-Epoxidsubstrat.
  • Weiterhin offenbart die Druckschrift US 5 492 233 einen Leiterrahmen mit einem Verdrahtungsteil, wobei die Breite des Verdrahtungsteils über die gesamte Länge konstant bleibt und das Verdrahtungsteil gerade verläuft.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, diese Probleme zu lösen und einen Aufbau zur Verkleinerung des Verdrahtungsabstands, die bisher nur durch Verwendung einer Mehrschicht-Leiterplatte verwirklicht wurde, durch Verwendung eines Leiterrahmens zu verwirklichen. Dabei soll ein Leiterrahmen mit Verdrahtungsteilen geschaffen werden, durch die eine größere Anzahl und eine kleinere Unterteilungsbreite der Stifte der Eingangs-/Ausgangsanschlüsse eines Halbleiterelements erreicht sowie eine Verkleinerung und Kostenverringerung der Halbleitervorrichtung erreicht werden kann.
  • Diese Aufgabe wird durch einen Leiterrahmen gemäß Patentanspruch 1 und alternativ durch einen Leiterrahmen gemäß Patentanspruch 7 gelöst.
  • Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Der Verdrahtungsabschnitt kann an einer Oberfläche des plattenförmigen leitenden Körpers vorgesehen sein.
  • Außerdem können die Verdrahtungsabschnitte verstreut an beiden Oberflächen des plattenförmigen leitenden Körpers angeordnet sein.
  • Die Dicke des ersten Elektrodenabschnitts und die Dicke des zweiten Elektrodenabschnitts können dieselbe wie die des plattenförmigen leitenden Körpers sein.
  • Weiterhin kann die Dicke entweder des ersten Elektrodenabschnitts oder des zweiten Elektrodenabschnitts dieselbe wie die des plattenförmigen Körpers sein, wobei die Dicke des anderen nicht mehr als die Hälfte der des plattenförmigen leitenden Körpers betragen kann.
  • Darüber hinaus kann der erste Elektrodenabschnitt oder der zweite Elektrodenabschnitt, deren Dicke nicht mehr als die Hälfte des plattenförmigen leitenden Körpers beträgt, gepresst werden, um deren Oberflächen eben auszuführen.
  • Der Verdrahtungsabschnitt kann aus dem plattenförmigen leitenden Körper durch Ätzen ausgebildet werden.
  • Zumindest eine Oberfläche des ersten Elektrodenabschnitts oder des zweiten Elektrodenabschnitts kann nicht dem Ätzvorgang unterzogen worden sein.
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Es zeigen:
  • 1 eine Schnittansicht eines Leiterrahmens gemäß einem ersten Ausführungsbeispiel,
  • 2 eine Draufsicht des Leiterrahmens gemäß dem ersten Ausführungsbeispiel,
  • 3 eine Schnittansicht des Leiterrahmens gemäß dem ersten Ausführungsbeispiel,
  • 4 eine Schnittansicht des Leiterrahmens gemäß dem ersten Ausführungsbeispiel,
  • 5 eine Schnittansicht eines Leiters des Leiterrahmens gemäß dem ersten Ausführungsbeispiel,
  • 6 eine Schnittansicht des Leiters des Leiterrahmens gemäß dem ersten Ausführungsbeispiel,
  • 7 eine Schnittansicht eines Leiters eines Leiterrahmens gemäß einem zweiten Ausführungsbeispiel,
  • 8 eine Schnittansicht des Leiters des Leiterrahmens gemäß dem zweiten Ausführungsbeispiel,
  • 9 eine Schnittansicht eines Leiters eines Leiterrahmens gemäß einem dritten Ausführungsbeispiel,
  • 10 eine Schnittansicht des Leiters des Leiterrahmens gemäß dem dritten Ausführungsbeispiel,
  • 11 eine Schnittansicht eines Leiters eines Leiterrahmens gemäß einem vierten Ausführungsbeispiel,
  • 12 eine Seitenansicht des Leiters des Leiterrahmens gemäß dem vierten Ausführungsbeispiel,
  • 13 eine Draufsicht eines Leiters eines Leiterrahmens gemäß einem fünften Ausführungsbeispiel,
  • 14 eine Seitenansicht des Leiters des Leiterrahmens gemäß dem fünften Ausführungsbeispiel,
  • 15 eine Draufsicht des Leiters des Leiterrahmens gemäß dem fünften Ausführungsbeispiel,
  • 16 eine seitliche Schnittansicht eines Leiterrahmens gemäß einem sechsten Ausführungsbeispiel,
  • 17 eine Ansicht eines Leiters des Leiterrahmens gemäß dem sechsten Ausführungsbeispiel,
  • 18 eine Ansicht des Leiters des Leiterrahmens gemäß dem sechsten Ausführungsbeispiel,
  • 19 eine Draufsicht eines Leiterrahmens gemäß einem siebten Ausführungsbeispiel,
  • 20 eine Schnittansicht des Leiterrahmens gemäß dem siebten Ausführungsbeispiel,
  • 21 eine perspektivische Ansicht eines zweiten Elektrodenabschnitts des Leiterrahmens gemäß dem siebten Ausführungsbeispiel der Erfindung,
  • 22 eine Schnittansicht einer mit Harz vergossenen Halbleitervorrichtung, bei der ein Halbleiterelement an einer herkömmlichen gedruckten Leiterplatte angebracht ist,
  • 23 eine Schnittansicht einer anderen mit Harz vergossenen Halbleitervorrichtung, bei der ein Halbleiterelement an einer herkömmlichen gedruckten Leiterplatte angebracht ist,
  • 24 eine Schnittansicht einer mit Harz vergossenen Halbleitervorrichtung, bei der ein herkömmlicher Leiterrahmen angewendet ist,
  • 25 eine Schnittansicht eines herkömmlichen Leiterrahmens,
  • 26 eine Schnittansicht, die einen Vorgang zur Ausbildung eines anderen herkömmlichen Leiterrahmens darstellt,
  • 27 eine Schnittansicht eines anderen herkömmlichen Leiterrahmens und
  • 28 eine Schnittansicht, die einen Vorgang zur Ausbildung eines anderen herkömmlichen Leiterrahmens darstellt.
  • Erstes Ausführungsbeispiel
  • Nachstehend ist ein Leiterrahmen gemäß dem ersten Ausführungsbeispiel unter Bezug auf die Zeichnung beschrieben.
  • 1 zeigt eine Schnittansicht, die den Aufbau des Leiterrahmens gemäß dieser Erfindung darstellt, wobei 2 eine schematische Draufsicht des Leiterrahmens zeigt. Bei diesen Darstellungen bezeichnet die Bezugszahl 1 eine leitende Metallplatte (ein Leiterrahmenmaterial), 2 einen Verdrahtungsabschnitt des Leiterrahmens, 4 einen ersten Elektrodenabschnitt 4, der elektrisch über einen dünnen Metalldraht oder dergleichen mit einer an der Oberfläche des Halbleiterelements 8 ausgebildeten Elektrode 9 elektrisch verbunden ist, 5 einen zweiten Elektrodenabschnitt 5, bei dem es sich um eine mit einen externen Anschluß 14 elektrisch verbundene Außenelektrode der Halbleitervorrichtung handelt, die aus einem Lötanschluß hergestellt ist, 15 ein Vergußharz, 20 ein Befestigungsplättchen, an das das Halbleiterelement 8 angebracht ist, 101 eine Führungsstange und 102 einen Leiterrahmen.
  • 3 zeigt eine Schnittansicht, die den Herstellungsvorgang des Leiterrahmens gemäß dem Ausführungsbeispiel darstellt. Bei dieser Darstellung bezeichnet die Bezugszahl 3 Ätzmasken, T die Dicke der leitenden Metallplatte 1, T1 die von der Oberfläche (rückwärtigen Oberfläche) der leitenden Metallplatte 1 geätzte Dicke, an der die Verdrahtungsabschnitte 2 nicht ausgebildet sind, T2 die Dicke der Verdrahtungsabschnitte, die durch Ätzen dünner ausgeführt werden, M1 ein Maskierungsmuster der Ätzmaske 3 zur Ausbildung der Verdrahtungsabschnitte 2 und M2 eine Öffnung der Ätzmaske 3 zur Ausbildung des Abstands zwischen den Verdrahtungsabschnitten 2. Das Bezugszeichen W1 bezeichnet die Breite eines durch das Maskierungsmuster M1 ausgebildeten mittleren Abschnitts des Verdrahtungsabschnitts 2 in der Richtung der Dicke, wobei lediglich aufgrund der geätzten Seiten die Dicke kleiner als das Maskierungsmuster M1 ist. Das Bezugszeichen W2 bezeichnet den Abstand zwischen den durch Ätzen ausgebildeten Verdrahtungsabschnitten 2, wobei der Abstand lediglich aufgrund der geätzten Seiten größer als die Öffnung M2 ist. Die Bezugzeichen A und B bezeichnen Ätzgrenzflächen, die die Mustergrenzflächen an den durch Ätzen von der unteren Oberfläche des Verdrahtungsabschnitts 2, das heißt von den von der rückwärtigen Oberfläche der leitenden Metallplatte 1 ausgebildeten Oberflächen sind. Der Leiterrahmen wird durch Ausbildung der Ätzmasken 3 mit einem vorbestimmten Muster an beiden Oberflächen der leitenden Metallplatte 1 erhalten, wobei das Ätzen an beiden Oberflächen gleichzeitig gestartet wird, das Ätzen ausgesetzt wird, wenn die leitende Metallplatte 1 teilweise durchdrungen ist und die vorbestimmten Ätzenden A und B erhalten werden, und schließlich die Ätzmasken 3 entfernt werden. Dabei wird die Ätztiefe T1 von der rückwärtigen Oberfläche größer als die Hälfte der Dicke T der leitenden Metallplatte 1 und die Dicke T2 der Verdrahtungsabschnitte 2 kleiner als die Hälfte der Dicke T der leitenden Metallplatte 1.
  • Gemäß 3 sind die Verdrahtungsabschnitte 2 lediglich an einer Seite der leitenden Metallplatte 1 vorgesehen, jedoch können wie in 4 gezeigt die Verdrahtungsabschnitte 2a und die Verdrahtungsabschnitte 2 jeweils abwechselnd auf der ersten und der zweiten Seite der leitenden Metallplatte 1 vorgesehen werden, wodurch weiter die Leiterunterteilungsbreite verringert wird. Gemäß dieser Darstellung bezeichnet die Bezugszahl 2a Verdrahtungsabschnitte für die erste Seite der leitenden Metallplatte 1, 2b Verdrahtungsabschnitte für die zweite Seite der leitenden Metallplatte 1, M3 eine Öffnung für die Ätzmasken 3 zur Ausbildung des Abstands zwischen den Uerdrahtungsabschnitten 2a oder zwischen den Verdrahtungsabschnitten 2b, die an unterschiedlichen Seiten der leitenden Metallplatte 1 ausgebildet sind.
  • 5 und 6 zeigen Schnittansichten eines Leiters des Leiterrahmens gemäß diesem Ausführungsbeispiel. Da beide Oberflächen des ersten Elektrodenabschnitts 4 und des zweiten Elektrodenabschnitts 5 mit den Ätzmasken 3 während des Ätzvorgangs bedeckt sind, weisen sowohl der erste Elektrodenabschnitt 4 als auch der zweite Elektrodenabschnitt 5 dieselbe Dicke wie die leitende Metallplatte 1 auf. Obwohl eine Seite des den ersten Elektrodenabschnitt 4 mit dem zweiten Elektrodenabschnitt 5 verbindenden Verdrahtungsabschnitts 2 mit der Ätzmaske 3 während des Ätzvorgangs bedeckt ist, wird das Ätzen von der anderen Seite durchgeführt. Deshalb wird der Verdrahtungsabschnitt 2 dünner als der erste Elektrodenabschnitt 4 und der zweite Elektrodenabschnitt 5 ausgeführt.
  • 5 zeigt den Fall, bei dem die Verbindungsoberflächen (Anschlußoberflächen) 4a und 5a des ersten Elektrodenabschnitts 4 und des zweiten Elektrodenabschnitts 5 an denselben Seiten der leitenden Metallplatte 1 ausgebildet sind, wohingegen 6 den Fall zeigt, bei dem die Verbindungsoberflächen 4a und 4b an unterschiedlichen Seiten der leitenden Metallplatte 1 angeordnet sind. Da beide Seiten des ersten Elektrodenabschnitts 4 und des zweiten Elektrodenabschnitts 5 nicht geätzte ebene Oberflächen der leitenden Metallplatte 1 sind, wird kein Problem beim Bonden verursacht. Deshalb können die Verbindungsoberflächen des ersten Elektrodenabschnitts 4 und des zweiten Elektrodenabschnitts 5 wie gewünscht ausgewählt werden.
  • Bei dem Leiterrahmen gemäß diesem Ausführungsbeispiel wird ein Ätzen von beiden Seiten der leitenden Metallplatte 1 durchgeführt, wodurch die Verdrahtungsabschnitte 2 nicht dikker als die Hälfte der Dicke der leitenden Metallplatte 1 ausgeführt werden. Folglich kann das Ätzen unter den Bedingungen durchgeführt werden, daß der Abstand W2 zischen den Verdrahtungsabschnitten 2 oder der Abstand W3 zwischen den Verdrahtungsabschnitten 2a und 2b derselbe wie die Dicke T2 der Verdrahtungsabschnitte 2, 2a und 2b ist. Folglich kann, selbst wenn die Leiterunterteilungsbreite doppelt so dick ausgeführt wird, wie die Dicke T2 normalerweise ist, diese kleiner als die Dickte T der leitenden Metallplatte 1 sein.
  • Gemäß diesem Ausführungsbeispiel können die zweiten Elektrodenabschnitte 5 an der Innenseite der ersten Elektrodenabschnitte 4, das heißt an der Rückseite des an dem Befestigungsplättchen 20 angebrachten Halbleiterelements 8 angeordnet werden. Folglich kann eine verkleinerte Halbleitervorrichtung erhalten werden.
  • Außerdem kann der Vorgang unter den Bedingungen durchgeführt werden, daß der Abstand zwischen den Verdrahtungsabschnitten 2 etwa genauso groß ist wie die Dicke T2 der Verdrahtungsabschnitte 2, indem die Dicke T2 der Verdrahtungsabschnitte 2 dünner ausgeführt wird. Deshalb kann die Leiterunterteilungsbreite verkürzt werden, wobei eine Feinverdrahtung möglich wird. Zusätzlich kann, wenn die Verdrahtungsabschnitte 2a der ersten Seite der leitenden Metallplatte 1 und die Verdrahtungsabschnitte 2b der zweiten Seite der leitenden Metallplatte 1 abwechselnd angeordnet werden, der Abstand W3 zwischen benachbarten an unterschiedlichen Seiten der leitenden Metallplatte 1 ausgebildeten Verdrahtungsabschnitten 2a und 2b kleiner als der Abstand W2 der Verdrahtungsabschnitte 2 ausgeführt werden, wobei folglich die Leiterunterteilungsbreite weiter verkleinert werden kann. Außerdem können die Verbindungsoberflächen der ersten Elektrodenabschnitte 4 und der zweiten Elektrodenabschnitte 5 derart wie gewünscht bestimmt werden, daß die Flexibilität der Anordnung der Halbleiterelementelektroden und der Außenelektroden der Halbleitervorrichtung erhöht wird.
  • Zweites Ausführungsbeispiel
  • Gemäß dem ersten Ausführungsbeispiel weisen die ersten Elektrodenabschnitte 4 und die zweiten Elektrodenabschnitte 5 dieselbe Dicke wie die leitende Metallplatte 1 auf. Jedoch kann wie in 7 und 8 gezeigt der Abstand zwischen den zweiten Elektrodenabschnitten 5 in derselben Weise wie die Verdrahtungsabschnitte 2 durch eine dünnere Ausführung der zweite Elektrodenabschnitte 5 mittels Ätzen von einer Seite bei dem Ätzvorgang verkleinert werden.
  • Gemäß 7 ist die Verbindungsoberfläche 5a des zweiten Elektrodenabschnitts 5 an der Seite vorgesehen, die nicht geätzt wird. Jedoch kann wie in 8 gezeigt, wenn es erforderlich ist, die Verbindungsoberfläche 5a des zweiten Elektrodenabschnitts 5 an der geätzten Seite vorzusehen, die Verbindungsoberfläche durch Anwenden eines Pressens an dem zweiten Elektrodenabschnitt 5 eben ausgeführt werden, was herkömmlich ausgeführt wurde, um ein Leiterende eben auszuführen, ohne das ein Problem beim Bonden verursacht wird. Jedoch wird, falls der zweite Elektrodenabschnitt 5 durch Pressen dünner ausgeführt wird, wenn der zweite Elektrodenabschnitt 5 eine Dicke T1, eine Leiterbreite W1 und eine Verringerungsgröße ΔT2 aufweist, ΔT2 gleich ε T2, wobei die erhöhte Leiterbreite gleich v × (ΔT2 / T2) × (W1) wird, was anzeigt, daß der Leiterabstand lediglich aufgrund der erhöhten Leiterbreite kleiner wird. Deshalb sollte der Preßvorgang, um den zweiten Elektrodenabschnitt 5 dünner auszuführen, nur soweit durchgeführt werden, um die roh geätzte Oberfläche eben auszuführen.
  • Gemäß diesem Ausführungsbeispiel kann der Abstand zwischen den zweiten Elektrodenabschnitten 5 kleiner ausgeführt werden, indem der zweite Elektrodenabschnitt 5 dünner ausgeführt wird. Folglich kann eine verkleinerte Halbleitervorrichtung erhalten werden.
  • Drittes Ausführungsbeispiel
  • Gemäß dem zweiten Ausführungsbeispiel sind die zweiten Elektrodenabschnitte 5 dünner ausgeführt. Jedoch kann der Abstand zwischen den ersten Elektrodenabschnitten 4 kleiner ausgeführt werden, indem die ersten Elektrodenabschnitte 4 wie die Verdrahtungsabschnitte 2 durch Ätzen von einer Seite bei dem Ätzvorgang dünner ausgeführt werden.
  • Gemäß 9 ist die Verbindungsoberfläche 4a des ersten Elektrodenabschnitts 4 an der Seite vorgesehen, die nicht geätzt wurde. Jedoch kann wie in 10 gezeigt, wenn es erforderlich ist, die Verbindungsoberfläche 4a des ersten Elektrodenabschnitts 4 an der geätzten Seite vorzusehen, die Verbindungsoberfläche durch einen Preßvorgang in derselben Weise wie gemäß dem zweiten Ausführungsbeispiel eben ausgeführt werden, ohne daß ein Problem beim Bonden verursacht wird.
  • Gemäß diesem Ausführungsbeispiel kann der Abstand zwischen den Elektroden kleiner ausgeführt werden, indem die ersten Elektrodenabschnitte 4 dünner ausgeführt werden. Folglich kann gemäß diesem Ausführungsbeispiel dem Wunsch nach einer großen Anzahl von Stiften (Anschlüssen, Elektroden) und einer kürzeren Unterteilungsbreite bei dem Halbleiterelement entsprochen werden.
  • Viertes Ausführungsbeispiel
  • 11 und 12 zeigen eine Draufsicht und eine Seitenansicht eines Leiters des Leiterrahmen gemäß dem vierten Ausführungsbeispiel. Gemäß diesen Darstellungen bezeichnen die Bezugszahlen 2a und 2b Verdrahtungsabschnitte, die durch Ätzen von einer Seite bei Ausbildung des Leiterrahmens dünner ausgeführt worden sind. Dabei bezeichnet die Bezugszahl 2a einen an der ersten Seite der leitenden Metallplatte 1 ausgebildeten Verdrahtungsabschnitt und 2b einen an der zweiten Seite der leitenden Metallplatte 1 ausgebildeten Verdrahtungsabschnitt. Die Bezugszahl 4 bezeichnet einen ersten Elektrodenabschnitt und 5 einen zweiten Elektrodenabschnitt, wobei beide dünner ausgeführt sind. Die Bezugszahl 6 bezeichnet einen Verbindungsabschnitt zwischen dem Verdrahtungsabschnitt 2a an der ersten Seite und dem Verdrahtungsabschnitt 2b an der zweiten Seite, der bei Ausbildung des Leiterrahmens nicht geätzt wird, da beide Seiten mit Ätzmasken bedeckt sind.
  • Gemäß diesem Ausführungsbeispiel werden die Abschnitte außer dem Verbindungsabschnitt 6 des Leiters durch Ätzen von einer Seite dünner ausgeführt, was eine Feinverdrahtung ermöglicht. Wie in 12 gezeigt ermöglicht die Verwendung des Verbindungsabschnitts 6 ein Anordnen des ersten Elektrodenabschnitts 4 und des Verdrahtungsabschnitts 2a an der ersten Seite der leitenden Metallplatte 1 sowie ein Anordnen des zweiten Elektrodenabschnitts 5 und des Verdrahtungsabschnitts 2b an der zweiten Seite der leitenden Metallplatte 1, wodurch eine dreidimensional verteilte Anordnung erreicht wird. Folglich kann eine Verdrahtung mit einer höheren Dichte verwirklicht und eine verkleinerte Halbleitervorrichtung erreicht werden.
  • Fünftes Ausführungsbeispiel
  • Gemäß dem vierten Ausführungsbeispiel sind der erste Elektrodenabschnitt 4, der zweite Elektrodenabschnitt 5 und die Verdrahtungsabschnitte 2a und 2b in einer Geraden angeordnet. Jedoch können wie in 13 bis 15 gezeigt die ersten Elektrodenabschnitt 4 und die zweite Elektrodenabschnitt 5 an jeder beliebigen Position angeordnet werden durch Anordnen der die ersten Elektrodenabschnitte 4 und die zweiten Elektrodenabschnitt 5 verbindenden Verdrahtungsabschnitte 2a und 2b derart, daß sich die Richtung der Verdrahtungsabschnitte 2a und 2b in der Mitte um einen rechten Winkel ändert. Folglich kann die Flexibilität der Anordnung der Halbleiterelementelektroden und der Außenelektroden der Halbleitervorrichtung erhöht werden, was eine weitere Verkleinerung der Halbleitervorrichtung ermöglicht.
  • 13 und 14 zeigen eine Draufsicht und eine Seitenansicht eines Leiters, der anwendbar ist, wenn der erste Elektrodenabschnitt 4, der zweite Elektrodenabschnitt 5 und die Verdrahtungsabschnitte 2a und 2b nicht geradlinig verlaufen. 15 zeigt eine perspektivische Ansicht eines Leiters, der anwendbar ist, wenn es erforderlich ist, die Verdrahtungsabschnitte 2a und 2b mit einem rechten Winkel anzuordnen.
  • Gemäß diesem Ausführungsbeispiel können der erste Elektrodenabschnitt 4 und der zweite Elektrodenabschnitt 5 derart in jeder beliebigen Lage angeordnet werden, daß die Flexibilität der Anordnung der Halbleiterelementelektroden und der Außenelektroden der Halbleitervorrichtung erhöht wird, was eine weitere Verkleinerung der Halbleitervorrichtung ermöglicht.
  • Sechstes Ausführungsbeispiel
  • 16 zeigt eine Schnittansicht eines Leiterrahmens gemäß dem sechsten Ausführungsbeispiel, wobei 17 und 18 eine Draufsicht und eine Seitenansicht eines Leiters des in 16 gezeigten Leiterrahmens darstellen. Da die Bezugszahlen bei diesen Darstellungen dieselben Bauelemente wie die gemäß 1 bezeichnen, entfällt deren Beschreibung.
  • Wenn der erste Elektrodenabschnitt 4 und der zweite Elektrodenabschnitt 5 wie in 16 gezeigt nahe aneinander liegen, kann zur Verdrahtung ein wie in 17 und 18 gezeigter U-förmiger Leiter verwendet werden, wodurch eine verkleinerte Halbleitervorrichtung erhalten wird.
  • Siebtes Ausführungsbeispiel
  • 19 zeigt eine Draufsicht eines Leiterrahmens gemäß dem siebten Ausführungsbeispiel, wobei 20 eine entlang der Linie C-C genommene Schnittansicht und 21 eine perspektivische Ansicht des zweiten Elektrodenabschnitts 5 zeigen. Die Verdrahtungsabschnitte 2 sind an der zweiten Seite des Leiterrahmenmaterials und die zweiten Elektrodenabschnitte 5 an dessen erster Seite ausgebildet. Bei dem Abschnitt, an dem ein Verdrahtungsabschnitt 2 und ein zweiter Elektrodenabschnitt 5 sich überlappen, ist an der ersten Seite durch Ätzen ein Kreis gemustert, der die Form des zweiten Elektrodenabschnitts 5 ist, wohingegen der Verdrahtungsabschnitt bzw. das Verdrahtungsmuster an der zweiten Seite durch Ätzen ausgebildet ist. Hinsichtlich der anderen Punkte ist der Aufbau gemäß diesem Ausführungsbeispiel wie gemäß dem vierten Ausführungsbeispiel, wobei gemäß diesem Ausführungsbeispiel ein Fall dargestellt ist, bei dem der zweite Elektrodenabschnitt 5 an dem in 11 gezeigten Verbindungsabschnitt 6 ausgebildet ist.
  • Gemäß diesem Ausführungsbeispiel sind die Verdrahtungsabschnitte 2 und die zweiten Elektrodenabschnitte 5, die breiter als die Verdrahtungsabschnitte 2 sind, an voneinander unterschiedlichen Seiten ausgebildet, wobei zumindest ein Verdrahtungsabschnitt 2 zwischen benachbarten zweiten Elektrodenabschnitten 5 ausgebildet ist, damit die breiten zweiten Elektrodenabschnitte 5 nicht nebeneinander in einer Reihe ausgebildet sind. Folglich besteht keine Notwendigkeit, den Abstand zwischen den Verdrahtungsabschnitten 2 zur Ausbildung der zweiten Elektrodenabschnitte 5 zu verbreitern, was eine Verdrahtung mit einer höheren Dichte und eine verkleinerte Halbleitervorrichtung erreicht.
  • Achtes Ausführungsbeispiel
  • Gemäß dem siebten Ausführungsbeispiel sind die zweiten Elektrodenabschnitte 5 und die Verdrahtungsabschnitte 2 überlappt. Jedoch können die Halbleiterelementelektroden eine kleiner Unterteilungsbreite aufweisen, indem die ersten Elektrodenabschnitte 4 und die Verdrahtungsabschnitte 2 an unterschiedlichen Seiten ausgebildet werden und ein Verdrahtungsabschnitt 2 zwischen benachbarten ersten Elektrodenabschnitten 4 derart angeordnet wird, daß die ersten Elektrodenabschnitte 4 nicht in einer Linie seitlich angeordnet sind.
  • Wie vorstehend beschrieben kann gemäß den Ausführungsbeispielen eine Feinverdrahtung erreicht werden, indem die Dicke des Leiters als Verdrahtungsteil zur elektrischen Verbindung der Halbleiterelementelektroden mit den Außenelektroden der Halbleitervorrichtung nicht dicker als die Hälfte der erforderlichen Dicke des Leiterrahmenmaterials ausgeführt wird. Außerdem kann durch Verwendung eines Leiterrahmens, der die an beiden Seiten des Leiterrahmenmaterials angeordneten Verdrahtungs- und Elektrodenabschnitte aufweist, ein Halbleiterelement mit einer größeren Anzahl von Stiften und einer kleineren Unterteilungsbreite erreicht werden. Zusätzlich kann durch Anordnung der Außenelektroden an der rückwärtigen Seite der Halbleiterelemente eine kleiner Halbleitervorrichtung mit niedrigeren Kosten erreicht werden.
  • Wie der vorstehend Beschreibung zu entnehmen ist, wird ein Verdrahtungsteil mit einem ersten Elektrodenabschnitt 4, der mit einer an einer Oberfläche eines Halbleiterelements 8 ausgebildeten Elektrode elektrisch verbunden ist, einem zweiten Elektrodenabschnitt 5, der mit einer an einer externen Schaltung ausgebildeten Elektrode elektrisch verbunden ist, und einem Verdrahtungsabschnitt 2 geschaffen, der den erste Elektrodenabschnitt 4 mit dem zweiten Elektrodenabschnitt 5. Der erste Elektrodenabschnitt 4, der zweite Elektrodenabschnitt 5 und der Verdrahtungsabschnitt 2 sind aus einem plattenförmigen leitenden Körper 1 ausgebildet, wobei die Dicke des Verdrahtungsabschnitts 2 nicht größer als die Hälfte der Dicke des ersten Elektrodenabschnitts 4 oder des zweiten Elektrodenabschnitts 5 ausgeführt ist. Eine Feinverdrahtung kann dadurch erreicht werden, indem der Leiter als Verdrahtungsteil zur elektrischen Verbindung der Halbleiterelementelektroden 9 mit den Außenelektroden der Halbleitervorrichtung nicht grösser als die Hälfte der erforderlichen Dicke des Leiterrahmenmaterials ausgeführt wird.
    •

Claims (9)

  1. Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen, die jeweils zur elektrischen Verbindung zweier Elektroden dienen sowie jeweils aufweisen: einen ersten Elektrodenabschnitt (4), einen zweiten Elektrodenabschnitt (5) und einen Verdrahtungsabschnitt (2), der den ersten Elektrodenabschnitt (4) mit dem zweiten Elektrodenabschnitt (5) verbindet, wobei bei jedem Verdrahtungsteil der zweite Elektrodenabschnitt (5) in dem Bereich des Verdrahtungsabschnitts angeordnet ist, und der erste Elektrodenabschnitt (4), der zweite Elektrodenabschnitt (5) und der Verdrahtungsabschnitt (2) aus einem plattenförmigen leitenden Körper (1) ausgebildet sind und die Dicke des Verdrahtungsabschnitts (2) nicht größer als die Hälfte der Dicke des ersten Elektrodenabschnitts (4) oder des zweiten Elektrodenabschnitt (5) ausgeführt ist, wobei die zweiten Elektrodenabschnitte (5) der Verdrahtungsteile eine Unterteilungsbreite aufweisen, die größer als die der Verdrahtungsabschnitte ist.
  2. Leiterrahmen nach Anspruch 1, wobei der Verdrahtungsabschnitt (2) an einer Oberfläche des plattenförmigen leitenden Körpers (1) vorgesehen ist.
  3. Leiterrahmen nach einem der Ansprüche 1 oder 2, wobei die Verdrahtungsabschnitte (2) verstreut an beiden Oberflächen des plattenförmigen leitenden Körpers (1) angeordnet sind.
  4. Leiterrahmen nach einem der Ansprüche 1 bis 3, wobei die Dicke des ersten Elektrodenabschnitts (4) und die Dicke des zweiten Elektrodenabschnitts (5) dieselbe wie die des plattenförmigen leitenden Körpers (1) sind.
  5. Leiterrahmen nach einem der Ansprüche 1 bis 3, wobei die Dicke entweder des ersten Elektrodenabschnitts (4) oder des zweiten Elektrodenabschnitts (5) dieselbe wie die des plattenförmigen Körpers (1) ist, wobei die Dicke des anderen nicht mehr als die Hälfte der des plattenförmigen leitenden Körpers (1) beträgt.
  6. Leiterrahmen nach Anspruch 5, wobei der erste Elektrodenabschnitt (4) oder der zweite Elektrodenabschnitt (5), deren Dicke nicht mehr als die Hälfte des plattenförmigen leitenden Körpers (1) beträgt, gepresst wird, um deren Oberflächen eben auszuführen.
  7. Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen, die jeweils zur elektrischen Verbindung zweier Elektroden dienen, wobei jedes Verdrahtungsteil aufweist: einen ersten Elektrodenabschnitt (4), einen zweiten Elektrodenabschnitt (5) und einen Verdrahtungsabschnitt (2), der den ersten Elektrodenabschnitt (4) mit dem zweiten Elektrodenabschnitt (5) verbindet, und einen Verbindungsabschnitt (6), der einen überlappten Bereich zwischen einem ersten Verdrahtungsabschnitt (2b) des Verdrahtungsabschnitts (2) auf der Seite des ersten Elektrodenabschnitts (4) und einen zweiten Verdrahtungsabschnitt (2a) des Verdrahtungsabschnitts (2) auf der Seite des zweiten Elektrodenabschnitts (5) aufweist, wobei in jedem Verdrahtungsteil der zweite Elektrodenabschnitt (5) in einem Bereich des Verdrahtungsabschnitts angeordnet ist, und der erste Elektrodenabschnitt (4), der zweite Elektrodenabschnitt (5), der Verdrahtungsabschnitt (2) und der Verbindungsabschnitt (6) aus einem plattenförmigen leitenden Körper (1) ausgebildet sind und die Dicke des ersten Elektrodenabschnitts (4), des zweiten Elektrodenabschnitts (5) und des Verdrahtungsabschnitts (2) jeweils nicht größer als die Hälfte der Dicke des Verbindungsabschnitts (6) ausgeführt ist, wobei die zweiten Elektrodenabschnitte (5) der Verdrahtungsteile eine Unterteilungsbreite aufweisen, die größer als die der Verdrahtungsabschnitte ist.
  8. Leiterrahmen nach einem der Ansprüche von 1 bis 7, wobei der Verdrahtungsabschnitt (2) aus dem plattenförmigen leitenden Körper (1) durch Ätzen ausgebildet ist.
  9. Leiterrahmen nach einem der Ansprüche 1 bis 8, wobei zumindest eine Oberfläche des ersten Elektrodenabschnitts (4) oder des zweiten Elektrodenabschnitts (5) nicht dem Ätzvorgang unterzogen worden ist.
DE19734794A 1997-01-09 1997-08-11 Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung Expired - Fee Related DE19734794B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPP2310/97 1997-01-09
JP00231097A JP3538290B2 (ja) 1997-01-09 1997-01-09 配線部材およびこれを有するリードフレーム

Publications (2)

Publication Number Publication Date
DE19734794A1 DE19734794A1 (de) 1998-07-16
DE19734794B4 true DE19734794B4 (de) 2004-09-23

Family

ID=11525789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19734794A Expired - Fee Related DE19734794B4 (de) 1997-01-09 1997-08-11 Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung

Country Status (6)

Country Link
US (1) US5786639A (de)
JP (1) JP3538290B2 (de)
KR (1) KR100249326B1 (de)
CN (1) CN1127764C (de)
DE (1) DE19734794B4 (de)
TW (1) TW374232B (de)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692286B1 (en) 2002-11-08 2010-04-06 Amkor Technology, Inc. Two-sided fan-out wafer escape package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7977163B1 (en) 2005-12-08 2011-07-12 Amkor Technology, Inc. Embedded electronic component package fabrication method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6556454B1 (en) * 2000-10-31 2003-04-29 Agilent Technologies, Inc. High density contact arrangement
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
DE10124970B4 (de) * 2001-05-21 2007-02-22 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
JP2003031752A (ja) * 2001-07-11 2003-01-31 Sony Corp リードフレーム、半導体装置、およびその製造方法
US7102216B1 (en) 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
DE10147376B4 (de) * 2001-09-26 2009-01-15 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE10147375B4 (de) * 2001-09-26 2006-06-08 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
CN1314113C (zh) * 2002-06-28 2007-05-02 矽品精密工业股份有限公司 防止管脚短路的导线架及具有该导线架的半导体封装件的制法
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
US20050253233A1 (en) * 2004-04-28 2005-11-17 Takayuki Murai Power module and electric transportation apparatus incorporating the same
JP2007088042A (ja) 2005-09-20 2007-04-05 Tdk Corp Ｐｔｃ素子及びその製造方法
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
JP4735249B2 (ja) * 2005-12-27 2011-07-27 ヤマハ株式会社 半導体装置、リードフレーム及び半導体装置の製造方法
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2011060927A (ja) * 2009-09-09 2011-03-24 Hitachi Ltd 半導体装置
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779652A (en) * 1980-11-05 1982-05-18 Nec Corp Resin-sealed semiconductor device
JPS62216257A (ja) * 1986-03-17 1987-09-22 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPS63258048A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH06232305A (ja) * 1993-02-05 1994-08-19 Toshiba Corp リ−ドフレ−ムの製造方法
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
US5492233A (en) * 1994-03-15 1996-02-20 Fujitsu Limited Manufacturing method for lead frame
US5663594A (en) * 1994-11-22 1997-09-02 Nec Corporation Ball grid array type of semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202752A (en) * 1990-05-16 1993-04-13 Nec Corporation Monolithic integrated circuit device
JPH04284661A (ja) * 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
JP2850606B2 (ja) * 1991-11-25 1999-01-27 富士電機株式会社 トランジスタモジュール
JP2560974B2 (ja) * 1993-06-04 1996-12-04 日本電気株式会社 半導体装置
JP2992985B2 (ja) * 1994-07-12 1999-12-20 凸版印刷株式会社 リードフレーム及びその製造方法
JPH08125102A (ja) * 1994-10-24 1996-05-17 Dainippon Printing Co Ltd リードフレーム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779652A (en) * 1980-11-05 1982-05-18 Nec Corp Resin-sealed semiconductor device
JPS62216257A (ja) * 1986-03-17 1987-09-22 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPS63258048A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH06232305A (ja) * 1993-02-05 1994-08-19 Toshiba Corp リ−ドフレ−ムの製造方法
US5466966A (en) * 1993-02-05 1995-11-14 Kabushiki Kaisha Toshiba Lead frame with leads projecting alternately from opposite sides of a lead frame block
US5492233A (en) * 1994-03-15 1996-02-20 Fujitsu Limited Manufacturing method for lead frame
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
US5683943A (en) * 1994-06-14 1997-11-04 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
US5663594A (en) * 1994-11-22 1997-09-02 Nec Corporation Ball grid array type of semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2-45967 A. In: Patent Abstracts of Japan *
Jp 3-283645 A. In: Patent Abstracts of Japan *

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501543B1 (en) 2002-11-08 2013-08-06 Amkor Technology, Inc. Direct-write wafer level chip scale package
US8119455B1 (en) 2002-11-08 2012-02-21 Amkor Technology, Inc. Wafer level package fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US7692286B1 (en) 2002-11-08 2010-04-06 Amkor Technology, Inc. Two-sided fan-out wafer escape package
US7932595B1 (en) 2002-11-08 2011-04-26 Amkor Technology, Inc. Electronic component package comprising fan-out traces
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US8188584B1 (en) 2002-11-08 2012-05-29 Amkor Technology, Inc. Direct-write wafer level chip scale package
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8298866B1 (en) 2002-11-08 2012-10-30 Amkor Technology, Inc. Wafer level package and fabrication method
US8710649B1 (en) 2002-11-08 2014-04-29 Amkor Technology, Inc. Wafer level package and fabrication method
US7714431B1 (en) 2002-11-08 2010-05-11 Amkor Technology, Inc. Electronic component package comprising fan-out and fan-in traces
US8486764B1 (en) 2002-11-08 2013-07-16 Amkor Technology, Inc. Wafer level package and fabrication method
US7977163B1 (en) 2005-12-08 2011-07-12 Amkor Technology, Inc. Embedded electronic component package fabrication method
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method

Also Published As

Publication number Publication date
KR19980069861A (ko) 1998-10-26
JP3538290B2 (ja) 2004-06-14
TW374232B (en) 1999-11-11
US5786639A (en) 1998-07-28
CN1127764C (zh) 2003-11-12
CN1187692A (zh) 1998-07-15
DE19734794A1 (de) 1998-07-16
KR100249326B1 (ko) 2000-03-15
JPH10200027A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
DE19734794B4 (de) Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10232566B4 (de) Halbleiterbauteil
DE19541334C2 (de) Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung
DE10130836B4 (de) Oberflächenwellenbauelement und Verfahren zum Herstellen desselben
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE19634202C2 (de) Halbleitervorrichtung
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10256919A1 (de) Schaltungsplatinenbauelement und Befestigungsverfahren desselben
DE10324598A1 (de) Halbleitervorrichtung
DE4417586A1 (de) Familie von demontierbaren Hybridanordnungen unterschiedlicher Größe mit Mikrowellenbandbreitenverbindern
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE69737320T2 (de) Halbleitervorrichtung
DE102014117246B4 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE2843710A1 (de) Mehrlagige flexible schaltungsplattenanordnung und verfahren zu ihrer herstellung
DE19819217B4 (de) Leiterplatte für eine elektronische Komponente
DE602004000657T2 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE69532050T2 (de) Eine mit integrierten Schaltungen beidseitig bestückte Leiterplatte
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee