JPH10200027A - 配線部材およびこれを有するリードフレーム - Google Patents
配線部材およびこれを有するリードフレームInfo
- Publication number
- JPH10200027A JPH10200027A JP9002310A JP231097A JPH10200027A JP H10200027 A JPH10200027 A JP H10200027A JP 9002310 A JP9002310 A JP 9002310A JP 231097 A JP231097 A JP 231097A JP H10200027 A JPH10200027 A JP H10200027A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- electrode portion
- thickness
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
ト化に対応できるリードフレームを提供することを目的
とする。 【解決手段】 リードフレームの板厚を部分的に導電金
属板1の板厚Tの1/2以下にすると共にリードを導電
金属板1の両面に振り分けて配置し、配線部2および電
極部の狭ピッチ化および微細配線を行う。
Description
いられる配線部材およびこれを有するリードフレームに
関するものである。
に伴い、半導体素子の入出力端子数が増加すると共に狭
ピッチ化が進んでいる。半導体装置を構成する半導体素
子の表面に設けられている半導体素子電極の大きさやピ
ッチは、半導体装置の外部表面等に設けられている外部
電極の大きさやピッチとは異なっているため、半導体素
子電極と半導体装置の外部電極の間を電気的に接続する
配線部材が必要である。従来、配線部材としては、リー
ドフレームやプリント配線基板等が用いられている。リ
ードフレームを用いた配線は、半導体素子表面の半導体
素子電極と金線等で電気的に接続される第一電極部と、
半導体装置の外部電極となる第二電極部の間を接続する
単層配線であると定義すると、配線基板を用いた配線
は、半導体素子電極と金線等で電気的に接続される第一
電極部と、半導体装置の外部電極となる第二電極部の間
を、両面基板あるいは多層基板の少なくとも2層以上の
面に形成された導電配線と、その異なる層に形成された
導電配線間を電気的に接続するスルーホールを用いて接
続する多層配線である。
公報に示された従来の配線基板を用いた半導体装置を示
す断面図である。図において、8は半導体素子、9は半
導体素子の表面に形成された半導体素子電極、10はプ
リント配線基板で、表面に半導体素子8を搭載してい
る。11はプリント配線基板10の表面に形成された導
電配線、12金属細線、13はスルーホール、14はプ
リント配線基板10の裏面に形成された外部端子、15
は封止樹脂である。プリント配線基板10に半導体素子
8が搭載され、封止樹脂15により封止された樹脂封止
型半導体装置において、半導体素子8の表面に形成され
た半導体素子電極9と、プリント配線基板10の上面に
設けられた導電配線11の半導体素子8の周辺部に位置
する一端は金属細線12で電気的に接続され、導電配線
11の他端はスルーホール13を介してプリント配線基
板10の裏面に形成された外部端子14に接続されてい
る。
号公報に示された従来の他の配線基板を用いた半導体装
置を示す断面図である。図において、8は半導体素子、
9は半導体素子の表面に形成された半導体素子電極、1
6は多層プリント配線基板で、表面に半導体素子8を搭
載している。11は多層プリント配線基板16の表面に
形成された導電配線、17は多層プリント配線基板16
の内層に形成された内部配線、18は多層プリント配線
基板16の各層間を電気的に接続するブラインドホー
ル、14は多層プリント配線基板16の裏面に形成され
た外部端子、19は半導体素子電極9と多層プリント配
線基板16の表面に形成された導電配線11を電気的に
接続する配線パターンを有するテープ(TABテー
プ)、15は封止樹脂である。多層プリント配線基板1
6に半導体素子8が搭載され、封止樹脂15により封止
された樹脂封止型半導体装置において、半導体素子電極
9と多層プリント配線基板16の上面に設けられた導電
配線11はTABテープ19で電気的に接続され、かつ
導電配線11はブラインドホール18と内部配線17を
介して裏面に形成された外部端子14に接続されてい
る。特開昭63−258048号公報に示された半導体
装置では、内部配線17とブラインドホール18を有す
る多層プリント配線基板16およびTABテープ19を
用いているため、特開昭57−79652号公報に示さ
れた半導体素子8より端子数の多い半導体素子8を搭載
することができる。
電極の間を電気的に接続する配線部材として配線基板を
用いた場合には、配線部分としては厚みが25μm〜7
5μmの銅箔が用いられるため、50μm〜150μm
の配線ピッチを形成することが可能であると共に、半田
バンプ等を形成するために配置ピッチが大きい半導体装
置の外部電極は半導体素子を搭載した面と反対側の面に
形成されるため、半導体装置を小型化できる。
導体装置を示す断面図である。図において、8は半導体
素子、9は半導体素子の表面に形成された半導体素子電
極、20は半導体素子を搭載するダイパッド、21はダ
イパッド20に半導体素子を固着するダイボンド樹脂、
4はリードフレームの第一電極部、5はリードフレーム
の第二電極部、2はリードフレームの配線部、12は半
導体素子電極9と第一電極部4を電気的に接続する金属
細線、15は半導体素子を封止する封止樹脂、22は外
部回路、23は第二電極部5と半田24等により接合さ
れる外部回路上に形成された電極である。
るリードフレームの形成方法を説明するためのリードフ
レームの断面図である。図において1は厚みが125μ
m〜200μmの導電金属板(リードフレーム素材)、
3は所定のパターンを有するエッチングマスクで、導電
金属板1の表裏両面に同じパターンが形成されている。
2はエッチング処理を両面から行いエッチングマスクで
被覆されていない部分の導電金属板1を貫通して形成し
たリードフレームの配線部である。従来のリードフレー
ムは以上のような方法で形成されるため、厚みが125
μmの導電金属板1を用いた場合、配線部2の間隔は導
電金属板1の板厚と同程度の寸法が必要であり、リード
フレームの最少ピッチは板厚の約2倍である210μm
〜250μmがエッチング製造上の保証を得るための限
界であった。
小さくする方法として、リードフレームの半導体素子電
極とワイヤボンディングされる部分を第一電極部、外部
回路と半田接合される部分を第二電極部とすると、第一
電極部の板厚をエッチングにより薄くして配線間隔を小
さくする方法が、特開平2ー45967号公報や、特開
平7ー335804号公報等に示されている。図26は
特開平7ー335804号公報に示されたリードフレー
ムの製造方法を示す工程図である。図において1はリー
ドフレーム素材である導電金属板、3a、3bはエッチ
ングマスク、4は第一電極部で、導電金属板1の一方の
面に形成されたエッチングマスク3bは、第一電極部4
の形状を形成するための開口部を有し、導電金属板1の
他方の面に形成されたエッチングマスク3aは、第一電
極部4を形成する部分の反対側の面全体を平坦状にエッ
チングする開口部を有している。23はエッチングマス
ク3aにより平坦状にエッチングされた凹部、24はエ
ッチング抵抗層である。まず、導電金属板1の表面にエ
ッチングマスク3a、3bを形成し(a)、両面からエ
ッチング処理を行い、凹部23の深さが導電金属板1の
板厚の2/3に達した時点で一旦中止し(b)、導電金
属板1の凹部23を有する面側にエッチング抵抗層24
を形成しエッチングが進行しないようにする(c)。次
に、導電金属板1の第一電極部4を形成するための開口
部を有している面側のエッチング処理を、エッチングが
エッチング抵抗層24まで達し第一電極部4が形成され
るまで行う(d)。最後にエッチング抵抗層24および
エッチングマスク3a、3bを剥離してリードフレーム
を形成する(e)。図27はこのようにして形成された
リードフレームを示す断面図で、導電金属板1の板厚T
を150μmとするとリードの第一電極部4の板厚T2
は50μmとなるため、リードピッチを小さくすること
が可能である。5は半導体装置の外部電極となる第二電
極部、20は半導体素子を搭載するダイパッドである。
や、特開平6ー232305号公報では、図28に示す
ようにリードフレーム素材である導電金属板1の両面に
交互にエッチングマスク3を形成し、リードの板厚を薄
くすると共に両面にリードを配置してリードピッチを小
さくする方法が提案されている。しかし薄板化されるリ
ードは交互にエッチング面が現れ、これをそのまま電極
として用いて半導体素子とワイヤボンドする場合、荒れ
たエッチング面との間でステッチボンド剥がれを生じる
欠点がある。
素子の入出力端子数(半導体素子電極数)の増加および
狭ピッチ化に対応する配線部材として、多層配線基板を
用いるものでは、サイズ的には対応可能ではあるが、配
線基板の異なる層に形成された配線間を電気的に接続す
るスルーホールあるいはブラインドホールをドリル加工
により形成するため、ドリルの破損や、ドリル加工面の
後処理、ドリル加工時に使用する切削油や切粉等からの
配線基板の保護等コスト的に高くなるなどの問題があっ
た。また、配線部材としてリードフレームを用いるもの
では、リードの狭ピッチ化に対応する技術は提案されて
いるが、半導体装置の外部電極に対しては従来のままで
あり、ピッチの小さい第一電極部からピッチの大きな第
二電極部(外部電極)の間は従来通りもしくはそれ以上
の配線距離が必要であると共に、半田バンプ等を形成す
るために大きい配置ピッチ、配置面積を必要とするた
め、半導体装置を小型化できないなどの問題があった。
ためになされたもので、従来多層配線基板でしかできな
かった配線間隔を小さくする構成を、リードフレームと
これを構成する配線部材によって実現しようとするもの
で、半導体素子の入出力端子の多ピン、狭ピッチ化、ひ
いては半導体装置の小型化および低コスト化に対応でき
る配線部材およびこれを有するリードフレームを提供す
ることを目的とする。
材は、半導体素子の表面に形成された電極と電気的に接
続される第一電極部と、外部回路に形成された電極と電
気的に接続される第二電極部と、第一電極部と第二電極
部を結合する配線部とを、板状導電体から形成すると共
に、配線部を第一電極部または第二電極部の半分以下の
厚みに形成したものである。また、配線部は板状導電体
の片面側に配列されているものである。または、配線部
は板状導電体の両面に分散配置されているものである。
また、第一電極部と第二電極部の厚みは、板状導電体の
厚みと同じである。または、第一電極部と第二電極部の
いずれか一方の厚みは板状導電体の厚みと同じであり、
かつ他方の厚みは板状導電体の半分以下の厚みである。
さらに、板状導電体の半分以下の厚みを有する第一電極
部または第二電極部は、プレス加工され表面が平坦化さ
れているものである。
と電気的に接続される第一電極部と、外部回路に形成さ
れた電極と電気的に接続される第二電極部と、第一電極
部と第二電極部を結合する配線部と、配線部の一部分に
形成され、配線部を繋ぐ結合部とを板状導電体で形成す
ると共に、第一電極部、第二電極部および配線部の厚み
を上記結合部の厚みの半分以下に形成したものである。
また、結合部は、配線部と配線部より幅広構造を有する
第一電極部または第二電極部が重なる部分である。ま
た、隣合う配線部上に形成された第一電極部または第二
電極部を含む結合部は、横一線上に並ばないよう配置さ
れているものである。また、配線部は、板状導電体から
エッチング加工によって形成されている。また、第一電
極部または第二電極部の少なくとも一表面はエッチング
加工されていない。この発明に係るリードフレームはこ
れらの配線部材を複数個備えたものである。
ードフレームを図について説明する。図1はこの発明の
リードフレームの構成を示す断面図、図2はリードフレ
ームの概略平面図である。図において、1は導電金属板
(リードフレーム素材)、2はリードフレームの配線
部、4は半導体素子8の表面に形成された電極9と金属
細線等12で電気的に接続される第一電極部、5は半田
バンプからなる外部端子14に接続される半導体装置の
外部電極となる第二電極部、15は封止樹脂、20は半
導体素子8を搭載するダイパッド、101はタイバー、
102はリードフレーム枠である。
の製造方法を示す断面図である。図において、3はエッ
チングマスク、Tは導電金属板1の板厚、T1 は導電金
属板1の配線部2が形成されない面(裏面)側からエッ
チングされた板厚寸法、T2はエッチングにより薄板化
された配線部2の板厚、M1 は配線部2を形成するため
のエッチングマスク3のマスクパターン、M2 は配線部
2の間隔を形成するためのエッチングマスク3の開口
部、W1 はマスクパターンM1 により形成された配線部
2の板厚方向中央部分の幅で、サイドエッチング分だけ
マスクパターンM1 の寸法より小さくなっている。W2
はエッチングされ形成された配線部2の間隔で、サイド
エッチング分だけ開口部M2 の寸法より大きくなってい
る。A、Bは配線部2の下面すなわち導電金属板1の裏
面側からのエッチングにより形成された面のパターン端
となるエッチング端部である。リードフレームは、導電
金属板1の両面に所定のパターンを有するエッチングマ
スク3を形成し、次に両面から同時にエッチングを行
い、導電金属板1が部分的に貫通されて所定のエッチン
グ端部A、Bが得られた時点でエッチングを終了し、最
後にエッチングマスク3を除去することにより形成され
る。このとき、裏面側からのエッチング寸法T1は導電
金属板1の板厚Tの1/2より大となり、配線部2の板
厚T2 は導電金属板1の板厚Tの1/2より小となる。
また、図3では、配線部2を導電金属板1の片面にのみ
配置したが、図4に示すように、導電金属板1の両面に
第一の面側の配線部2aおよび第二の面側の配線部2b
を交互に配置することによりリードピッチをさらに小さ
くすることができる。図において、2aは導電金属板1
の第一の面側の配線部、2bは導電金属板1の第二の面
側の配線部、M3 は導電金属板1の同じ面に形成される
配線部2aまたは2bの相互間の間隔を形成するための
エッチングマスク3の開口部、W3 は導電金属板1の異
なる面に形成された隣合う配線部2aと2bの間隔であ
る。
ドフレームの一本のリードの断面図である。第一電極部
4および第二電極部5は、エッチング工程時には両面と
もエッチングマスク3に被覆されるため、第一電極部4
と第二電極部5の板厚は導電金属板1の板厚と同じであ
る。また、第一電極部4と第二電極部5の間を繋ぐ配線
部2は、エッチング工程時に片面はエッチングマスク3
により保護されるが、反対側の面からはエッチングされ
るため、第一電極部4および第二電極部5より薄板化さ
れている。また、図5では第一電極部4と第二電極部5
の接合面4a、5aを導電金属板1の同一面側に配置し
た場合、図6では第一電極部4と第二電極部5の接合面
4a、5aを導電金属板1の異なる面側に配置した場合
を示しているが、第一電極部4および第二電極部5は両
表面共に導電金属板1のエッチング加工されていない平
坦面でありボンディング適性上問題を生じないため、第
一電極部4と第二電極部5の接合面は任意に選定でき
る。本実施の形態のリードフレームは、導電金属板1の
両面からエッチングを行い、配線部2の板厚を導電金属
板1の板厚の1/2以下にすることにより、配線部2の
間隔W2 、または配線部2aと2bの間隔W3 を、配線
部2、2a、2bの板厚T2 と同じ寸法でエッチング加
工できるため、リードピッチを通常どうり配線部2の板
厚T2 の2倍にしても導電金属板1の板厚Tよりも小さ
くすることができる。
て、第一電極部4の内側、すなわちダイパッド20に搭
載された半導体素子8の裏面側に第二電極部5を配置で
きるため、半導体装置を小型化できる。さらに、配線部
2の板厚T2 を薄くすることにより、配線部2の間隔W
2 を配線部2の板厚T2 と同程度の寸法で加工すること
ができるため、リードピッチが小さくなり、微細な配線
を行うことができる。また、導電金属板1の両面に第一
の面側の配線部2aおよび第二の面側の配線部2bを交
互に配置することにより、導電金属板1の異なる面に形
成された隣合う配線部2aと2bの間隔W3 を、配線部
2の間隔W2 より小さくすることができ、リードピッチ
をさらに小さくすることができる。さらに、第一電極部
4および第二電極部5の接合面は任意に選定できるた
め、半導体素子電極と半導体装置の外部電極の配置構成
の自由度が向上する。
極部4と第二電極部5の板厚が導電金属板1の板厚と同
じである場合を示したが、図7および図8に示すよう
に、第二電極部5をエッチング工程時に配線部2と同様
に片面側からはエッチングして薄板化することにより、
第二電極部5相互間の配置間隔を小さくすることができ
る。また、図7では、第二電極部5の接合面5aをエッ
チングされていない面側に配置しているが、図8に示す
ように、第二電極部5の接合面5aをエッチング面側に
配置する必要がある場合には、従来よりリード先端部の
平坦化のために行われていたプレス加工8(圧縮加工)
を第二電極部5に適用することによって接合面を平坦化
でき、ボンディング適性上問題を生じさせない。ただ
し、プレス加工により薄板化する場合、薄板化する前の
板厚をT2 、リード幅をW1 、薄板化量をΔT2 とする
と、ΔT2 =εT2 、増加するリード幅=ν×(ΔT2
/T2 )×(W1 )となり、リード幅の増加量だけリー
ド間隔が小さくなるので、プレス加工による薄板化はエ
ッチング表面の荒れを平坦化する程度にしなければなら
ない。本実施の形態によれば、第二電極部5の板厚を薄
くすることにより電極相互間の配置間隔を小さくできる
ため、半導体装置を小型化することができる。
極部5を薄板化する場合を示したが、図9および図10
に示すように、第一電極部4をエッチング工程時に配線
部2と同様に片面側からはエッチングして薄板化するこ
とにより、第一電極部4相互間の配置間隔を小さくする
ことができる。また、図9では、第一電極部4の接合面
4aをエッチングされていない面側に配置しているが、
図10に示すように、第一電極部4の接合面4aをエッ
チング面側に配置する必要がある場合には、実施の形態
2と同様にプレス加工することにより接合面を平坦化で
き、ボンディング適性上問題を生じさせない。本実施の
形態によれば、第一電極部4の板厚を薄くすることによ
り電極相互間の配置間隔を小さくでき、半導体素子の多
ピン化、狭ピッチ化に対応できる。
発明の実施の形態4を示すリードフレームの一本のリー
ドの平面図および側面図である。図において、2a、2
bはリードフレーム形成時に片面側からはエッチングさ
れることにより薄板化された配線部で、2aは導電金属
板1の第一の面側に形成された配線部、2bは導電金属
板1の第二の面側に形成された配線部である。4は第一
電極部、5は第二電極部で、第一電極部4および第二電
極部5は共に薄板化されている。6は第一の面側の配線
部2aと第二の面側の配線部2bとの結合部で、リード
フレーム形成時のエッチング工程においては両面がエッ
チングマスクにより被覆されエッチングされない部分で
ある。本実施の形態によれば、結合部6以外のリード部
分は片面側からのエッチングにより薄板化されているた
め微細配線が可能であり、また、図12示すように、結
合部6を用いることにより、第一電極部4と配線部2a
は導電金属板1の第一の面側に配置し、第二電極部5と
配線部2bは導電金属板1の第二の面側に配置すること
により立体的に分散配置できるため、配線を高密度化で
き、半導体装置を小型化できる。
部4と第二電極部5および配線部2a、2bは直線上に
配置されていたが、図13〜図15に示すように、第一
電極部4と第二電極部5を繋ぐ配線部2a、2bを途中
で直角に方向を変えるように配置することにより、第一
電極部4と第二電極部5を任意の位置に配置することが
でき、半導体素子電極と半導体装置の外部電極の配置構
成の自由度が向上し半導体装置をさらに小型化できる。
図13および図14は、第一電極部4と第二電極部5お
よび配線部2a、2bが直線上にない場合に適用できる
リードの平面図および側面図を示し、また、図15は、
配線部2aと配線部2bを直角に配置する必要がある場
合に適用できるリードの斜視図を示している。本実施の
形態によれば、第一電極部4と第二電極部5を任意の位
置に配置することができるため、半導体素子電極と半導
体装置の外部電極の配置構成の自由度が向上し半導体装
置をさらに小型化できる。
形態6を示すリードフレームの断面図、図17および図
18は図16に用いられるリードフレームの一本のリー
ドの平面図および側面図である。図中のの符号は図1に
おける符号と同一部分を示すので説明を省略する。図1
6に示すように、第一電極部4および第二電極部5が接
近している場合には、図17および図18に示すよう
な、配線をコの字型に引き回したリードを用いることに
より配線が可能で、小型化された半導体装置を構成する
ことができる。
形態7を示すリードフレームの平面図、図20は図19
のCーC線に沿った断面図、図21は第二電極部5の斜
視図である。配線部2はリードフレーム素材の第二の面
側に形成され、第二電極部5は第一の面側に形成されて
いる。配線部2と第二電極部5が重なる部分では、図2
1に示すように、第一の面側では第二電極部5の形状で
ある円形等にエッチングによりパターンニングされ、第
二の面側では配線パターンがエッチングにより形成され
ている。なお、その他の構成は実施の形態4と同様であ
り、本実施の形態は、図11に示す結合部6に第二電極
部5が形成された場合を示している。本実施の形態によ
れば、配線部2より幅広となる第二電極部5と配線部2
を互いに異なる面に形成し、かつ第二電極部5間には配
線部2を少なくとも一本以上配置して幅広な第二電極部
5を横一線上に配置しないように構成したため、第二電
極部5形成のために配線部2の間隔を広げなくてよく、
配線を高密度化でき半導体装置を小型化することができ
る。
部5を配線部2と重ねて形成する場合を示したが、第一
電極部4と配線部2を異なる面に形成し、かつ第一電極
部4間に配線部2を配置して第一電極部4が横一線上に
配置されないように構成することにより、半導体素子電
極の狭ピッチ化に対応できる。
体素子電極と半導体装置の外部電極の間を電気的に接続
する配線部材として、必要に応じてリードの板厚をリー
ドフレーム素材の1/2以下にすることにより微細配線
を可能にすると共に、リードフレーム素材の両面に配線
および電極部を配置したリードフレームを用いることに
より、半導体素子の多ピン狭ピッチ化に対応できると共
に、外部電極を半導体素子の裏面側に配置することによ
り半導体装置を小型化および低コスト化できる。
ムを示す断面図である。
ムを示す平面図である。
ムを示す断面図である。
ムを示す断面図である。
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
ームのリード部分を示す断面図である。
ームのリード部分を示す平面図である。
ームのリード部分を示す側面図である。
ームのリード部分を示す平面図である。
ームのリード部分を示す側面図である。
ームのリード部分を示す平面図である。
ームを示す側断面図である。
ームのリード部分を示す斜視図である。
ームのリード部分を示す斜視図である。
ームを示す平面図である。
ームを示す断面図である。
ームの第二電極部を示す斜視図である。
搭載した樹脂封止型半導体装置を示す断面図である。
搭載した他の樹脂封止型半導体装置を示す断面図であ
る。
半導体装置を示す断面図である。
る。
す断面図である。
ある。
法を示す断面図である。
3 エッチングマスク、4 第一電極部、5 第二電極
部、6 結合部、8 半導体素子、9 半導体素子電
極、12 金属細線、15 封止樹脂、20 ダイパッ
ド、101 タイバー、102 リードフレーム枠。
Claims (12)
- 【請求項1】 半導体素子の表面に形成された電極と電
気的に接続される第一電極部と、 外部回路に形成された電極と電気的に接続される第二電
極部と、 上記第一電極部と上記第二電極部を結合する配線部と
を、板状導電体から形成すると共に、上記配線部を上記
第一電極部または第二電極部の半分以下の厚みに形成し
たことを特徴とする配線部材。 - 【請求項2】 配線部は板状導電体の片面側に配列され
ていることを特徴とする請求項1記載の配線部材。 - 【請求項3】 配線部は板状導電体の両面に分散配置さ
れていることを特徴とする請求項1記載の配線部材。 - 【請求項4】 第一電極部と第二電極部の厚みは、板状
導電体の厚みと同じであることを特徴とする請求項1〜
3のいずれか一項記載の配線部材。 - 【請求項5】 第一電極部と第二電極部のいずれか一方
の厚みは板状導電体の厚みと同じであり、かつ他方の厚
みは上記板状導電体の半分以下の厚みであることを特徴
とする請求項1〜3のいずれか一項記載の配線部材。 - 【請求項6】 板状導電体の半分以下の厚みを有する第
一電極部または第二電極部は、プレス加工され表面が平
坦化されていることを特徴とする請求項5記載の配線部
材。 - 【請求項7】 半導体素子の表面に形成された電極と電
気的に接続される第一電極部と、 外部回路に形成された電極と電気的に接続される第二電
極部と、 上記第一電極部と上記第二電極部を結合する配線部と、 上記配線部の一部分に形成され、この配線部を繋ぐ結合
部とを板状導電体で形成すると共に、上記第一電極部、
第二電極部および配線部の厚みを上記結合部の厚みの半
分以下に形成したことを特徴とする配線部材。 - 【請求項8】 結合部は、配線部とこの配線部より幅広
構造を有する第一電極部または第二電極部が重なる部分
であることを特徴とする請求項7記載の配線部材。 - 【請求項9】 隣合う配線部上に形成された第一電極部
または第二電極部を含む結合部は、横一線上に並ばない
よう配置されていることを特徴とする請求項8記載の配
線部材。 - 【請求項10】 配線部は、板状導電体からエッチング
加工によって形成されることを特徴とする請求項1〜請
求項9のいずれか一項記載の配線部材。 - 【請求項11】 第一電極部または第二電極部の少なく
とも一表面はエッチング加工されていないことを特徴と
する請求項1〜請求項10のいずれか一項記載の配線部
材。 - 【請求項12】 請求項1〜請求項11のいずれか一項
記載の配線部材を複数個備えたことを特徴とするリード
フレーム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00231097A JP3538290B2 (ja) | 1997-01-09 | 1997-01-09 | 配線部材およびこれを有するリードフレーム |
TW086107887A TW374232B (en) | 1997-01-09 | 1997-06-07 | Wiring member and a lead frame having such wiring member |
US08/888,107 US5786639A (en) | 1997-01-09 | 1997-07-03 | Wiring member and lead frame having the same |
KR1019970035859A KR100249326B1 (ko) | 1997-01-09 | 1997-07-29 | 배선부재 및 이를 소유하는 리드 프래임 |
DE19734794A DE19734794B4 (de) | 1997-01-09 | 1997-08-11 | Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung |
CN97121536A CN1127764C (zh) | 1997-01-09 | 1997-10-29 | 布线部件和备有该布线部件的引线框 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00231097A JP3538290B2 (ja) | 1997-01-09 | 1997-01-09 | 配線部材およびこれを有するリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10200027A true JPH10200027A (ja) | 1998-07-31 |
JP3538290B2 JP3538290B2 (ja) | 2004-06-14 |
Family
ID=11525789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00231097A Expired - Fee Related JP3538290B2 (ja) | 1997-01-09 | 1997-01-09 | 配線部材およびこれを有するリードフレーム |
Country Status (6)
Country | Link |
---|---|
US (1) | US5786639A (ja) |
JP (1) | JP3538290B2 (ja) |
KR (1) | KR100249326B1 (ja) |
CN (1) | CN1127764C (ja) |
DE (1) | DE19734794B4 (ja) |
TW (1) | TW374232B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031752A (ja) * | 2001-07-11 | 2003-01-31 | Sony Corp | リードフレーム、半導体装置、およびその製造方法 |
KR100404062B1 (ko) * | 2000-05-24 | 2003-11-03 | 산요덴키가부시키가이샤 | 판상체 및 반도체 장치의 제조 방법 |
JP2007088042A (ja) * | 2005-09-20 | 2007-04-05 | Tdk Corp | Ptc素子及びその製造方法 |
JP2007180236A (ja) * | 2005-12-27 | 2007-07-12 | Yamaha Corp | 半導体装置及びリードフレーム |
JP2018018864A (ja) * | 2016-07-25 | 2018-02-01 | Shマテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 |
Families Citing this family (94)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
JP2000164788A (ja) | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
US6639308B1 (en) | 1999-12-16 | 2003-10-28 | Amkor Technology, Inc. | Near chip size semiconductor package |
KR100583494B1 (ko) | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR100559664B1 (ko) | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US6556454B1 (en) * | 2000-10-31 | 2003-04-29 | Agilent Technologies, Inc. | High density contact arrangement |
KR20020058209A (ko) | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100731007B1 (ko) | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
DE10124970B4 (de) * | 2001-05-21 | 2007-02-22 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung |
US7102216B1 (en) | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
DE10147376B4 (de) * | 2001-09-26 | 2009-01-15 | Infineon Technologies Ag | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben |
DE10147375B4 (de) * | 2001-09-26 | 2006-06-08 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben |
US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
US6841414B1 (en) | 2002-06-19 | 2005-01-11 | Amkor Technology, Inc. | Saw and etch singulation method for a chip package |
CN1314113C (zh) * | 2002-06-28 | 2007-05-02 | 矽品精密工业股份有限公司 | 防止管脚短路的导线架及具有该导线架的半导体封装件的制法 |
US6867071B1 (en) | 2002-07-12 | 2005-03-15 | Amkor Technology, Inc. | Leadframe including corner leads and semiconductor package using same |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
JP3772983B2 (ja) * | 2003-03-13 | 2006-05-10 | セイコーエプソン株式会社 | 電子装置の製造方法 |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
US20050253233A1 (en) * | 2004-04-28 | 2005-11-17 | Takayuki Murai | Power module and electric transportation apparatus incorporating the same |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
JP2011060927A (ja) * | 2009-09-09 | 2011-03-24 | Hitachi Ltd | 半導体装置 |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
US8866278B1 (en) | 2011-10-10 | 2014-10-21 | Amkor Technology, Inc. | Semiconductor device with increased I/O configuration |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779652A (en) * | 1980-11-05 | 1982-05-18 | Nec Corp | Resin-sealed semiconductor device |
JPS62216257A (ja) * | 1986-03-17 | 1987-09-22 | Shinko Electric Ind Co Ltd | リ−ドフレ−ムの製造方法 |
JP2722451B2 (ja) * | 1987-04-15 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
US5202752A (en) * | 1990-05-16 | 1993-04-13 | Nec Corporation | Monolithic integrated circuit device |
US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
JPH04284661A (ja) * | 1991-03-13 | 1992-10-09 | Toshiba Corp | 半導体装置 |
JP2850606B2 (ja) * | 1991-11-25 | 1999-01-27 | 富士電機株式会社 | トランジスタモジュール |
JPH06232305A (ja) * | 1993-02-05 | 1994-08-19 | Toshiba Corp | リ−ドフレ−ムの製造方法 |
JP2560974B2 (ja) * | 1993-06-04 | 1996-12-04 | 日本電気株式会社 | 半導体装置 |
JPH07254673A (ja) * | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | リードフレームの製造方法 |
JPH07335804A (ja) * | 1994-06-14 | 1995-12-22 | Dainippon Printing Co Ltd | リードフレーム及びリードフレームの製造方法 |
JP2992985B2 (ja) * | 1994-07-12 | 1999-12-20 | 凸版印刷株式会社 | リードフレーム及びその製造方法 |
JPH08125102A (ja) * | 1994-10-24 | 1996-05-17 | Dainippon Printing Co Ltd | リードフレーム |
JPH08148603A (ja) * | 1994-11-22 | 1996-06-07 | Nec Kyushu Ltd | ボールグリッドアレイ型半導体装置およびその製造方法 |
-
1997
- 1997-01-09 JP JP00231097A patent/JP3538290B2/ja not_active Expired - Fee Related
- 1997-06-07 TW TW086107887A patent/TW374232B/zh not_active IP Right Cessation
- 1997-07-03 US US08/888,107 patent/US5786639A/en not_active Expired - Lifetime
- 1997-07-29 KR KR1019970035859A patent/KR100249326B1/ko not_active IP Right Cessation
- 1997-08-11 DE DE19734794A patent/DE19734794B4/de not_active Expired - Fee Related
- 1997-10-29 CN CN97121536A patent/CN1127764C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100404062B1 (ko) * | 2000-05-24 | 2003-11-03 | 산요덴키가부시키가이샤 | 판상체 및 반도체 장치의 제조 방법 |
JP2003031752A (ja) * | 2001-07-11 | 2003-01-31 | Sony Corp | リードフレーム、半導体装置、およびその製造方法 |
JP2007088042A (ja) * | 2005-09-20 | 2007-04-05 | Tdk Corp | Ptc素子及びその製造方法 |
US7326889B2 (en) | 2005-09-20 | 2008-02-05 | Tdk Corporation | PTC element and production process thereof |
JP2007180236A (ja) * | 2005-12-27 | 2007-07-12 | Yamaha Corp | 半導体装置及びリードフレーム |
JP4735249B2 (ja) * | 2005-12-27 | 2011-07-27 | ヤマハ株式会社 | 半導体装置、リードフレーム及び半導体装置の製造方法 |
JP2018018864A (ja) * | 2016-07-25 | 2018-02-01 | Shマテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR19980069861A (ko) | 1998-10-26 |
DE19734794B4 (de) | 2004-09-23 |
CN1187692A (zh) | 1998-07-15 |
TW374232B (en) | 1999-11-11 |
DE19734794A1 (de) | 1998-07-16 |
KR100249326B1 (ko) | 2000-03-15 |
JP3538290B2 (ja) | 2004-06-14 |
CN1127764C (zh) | 2003-11-12 |
US5786639A (en) | 1998-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3538290B2 (ja) | 配線部材およびこれを有するリードフレーム | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP3311914B2 (ja) | チップ型発光ダイオード | |
JPH08293529A (ja) | 半導体装置およびその製造方法およびそれを用いた電子装置 | |
KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
JP3042613B2 (ja) | 半導体装置およびその製造方法 | |
JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
JP2798108B2 (ja) | 混成集積回路装置 | |
KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
JPH0547836A (ja) | 半導体装置の実装構造 | |
JP3576228B2 (ja) | 表面実装型半導体装置 | |
JP3550057B2 (ja) | テープフィルム及び半導体パッケージ | |
KR100732022B1 (ko) | 다층 리드 프레임 및 이를 사용한 반도체 장치 | |
JP2003188486A (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP2009141229A (ja) | 半導体装置およびその製造方法 | |
JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
JP4619104B2 (ja) | 半導体装置 | |
JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
JP2953939B2 (ja) | 半導体装置用テープキャリア型パッケージ | |
KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 | |
JPH08236659A (ja) | リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板 | |
JPH07283274A (ja) | 半導体装置及び接合シート | |
JP2000269389A (ja) | 半導体装置 | |
JP2008159786A (ja) | 半導体装置及び接着配線部材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |