JP3550057B2 - テープフィルム及び半導体パッケージ - Google Patents
テープフィルム及び半導体パッケージ Download PDFInfo
- Publication number
- JP3550057B2 JP3550057B2 JP26261999A JP26261999A JP3550057B2 JP 3550057 B2 JP3550057 B2 JP 3550057B2 JP 26261999 A JP26261999 A JP 26261999A JP 26261999 A JP26261999 A JP 26261999A JP 3550057 B2 JP3550057 B2 JP 3550057B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- bonding
- semiconductor element
- double
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁テープの表裏両面に金属箔の配線パターンが形成されたＴＡＢテープ等のテープフィルム、及びこのテープフィルムを用いて半導体素子をフリップチップ方式で共晶結合した半導体パッケージに関する。
【０００２】
【従来の技術】
ポリイミド等の絶縁テープの両面にＣｕ等の金属箔を配したテープ素材を使用し、その絶縁テープの両面に配線パターンを施したＴＡＢテープは、従来より知られている。
【０００３】
かかるＴＡＢテープの両面配線テープを使用して、フリップチップ結合方式にて半導体素子を接続する半導体パッケージでは、図９に示す両面配線テープ９０の断面図から明らかなように、半導体素子接合部において、各インナーリード１０１を配した絶縁テープ１００の反対面には、各インナーリード１０１の位置とは無関係に銅箔配線層１０２が不規則に配置されている。
【０００４】
【発明が解決しようとする課題】
上記従来の半導体パッケージでは、半導体素子接合部における両面配線テープ９０には、主面側の各インナーリード１０１の位置とは無関係に、反対面側の銅箔配線層１０２が配置されているので、当該両面配線テープ９０の厚さが不均一になり（図９のＷ１，Ｗ２参照）、両面配線テープ９０と半導体素子とを接合する際に加圧力のばらつきが生じる。その結果、両面配線テープ９０と半導体素子との接合強度にぱらつきが発生し、このことが、接続不良などの危惧から半導体パッケージの信頼性低下を引き起こす、といった問題点があった。
【０００５】
具体的に説明すると、フリップチップボンディング時には、図１０に示すように、ステージ３００上にセットされた半導体素子２００の各電極バンプ２０１が両面配線テープ９０上のインナーリード１０１にそれぞれ対応するように半導体素子２００と両面配線テープ９０との位置合わせを行い、ボンディングツール４００を押下して両面配線テープ９０を加圧し、半導体素子２００の電極バンプ２０１とインナーリード１０１との共晶結合によりボンディングを行う。
【０００６】
このボンディングの際に、両面配線テープ９０のインナーリード１０１が存在する位置の対向面に銅箔配線層１０２が配置されている場合には（図１０の１１０）、荷重がインナーリード１０１に十分に伝わり、良好な接合の状態となる。
【０００７】
これに対して、当該対向面に銅箔配線層１０２が配置されていない場合には（図１０の１２０）、荷重がインナーリード１０１に十分に伝わらないため、良好な接合状態が得られない。
【０００８】
そこで、上記問題点の解決を図る観点から、図１１に示すような特開平９−９２６８３号公報に開示されるような構造の半導体パッケージを応用することが考えられる。
【０００９】
図１１に示す半導体パッケージは、異方性導電性樹脂５０３を用いて、フレキシブル基板５０１に形成されたリード５０２に半導体素子５０４の電極バンプ５０５をフリップチッブボンディングした構成であり、特に、フレキシブル基板５０１の背面で、フリップチッブボンディングを行うボンディングエリアと対向する部位を少なくとも含む範囲に、補強部材５０６を配設した点が特徴となっている。これにより、半導体素子５０４をフレキシブル基板５０１に押圧した際に、フレキシブル基板５０１及びこれに配設されたリード５０２に変形が発生するのを防止することができ、異方性導電性樹脂を用いて半導体素子とリードとの電気的接続を確実に行うことができるものである。
【００１０】
しかし、上記公報に開示された技術は、異方性導電性樹脂を用いて半導体素子をフレキシブル基板に実装することが前提となっており、上記従来例に示した共晶結合を用いて両面配線テープ上に半導体素子を実装する場合に、そのまま応用することはできない。
【００１１】
例えば、上記公報の構造では、異方性導電性樹脂５０３を用いて半導体素子５０４とリード５０２との良好な電気的接続を得るために、フレキシブル基板５０１及びリード５０２に変形が発生するのを確実に防ぐ必要があることから、フリップチップボンディングのボンディングエリアと対向するフレキシブル基板５０１の背面領域において、少なくともその対向領域全体を含むようにして補強部材５０６を配置する必要がある。そのため、補強部材５０６を配線として使用する場合には、設計の自由度が阻害されるといった問題がある。
【００１２】
一方、上記補強部材５０６を配線に使用する必要のないケースでは、フレキシブル基板５０１の背面に補強部材５０６を新たに形成することは、装置の小型化が阻害され、さらにはパッケージの製造工程の増加をもたらすことになる。
【００１３】
このように、上記従来例のような両面配線テープの共晶結合によるフリップチップボンディング方式において、不規則に配置された銅箔配線層の影響で両面配線テープの厚さが不均一となり、そのことに起因して、半導体素子の電極バンプと両面配線テープのインナーリードとの接合が均等な荷重で行われなくなる、といった問題を的確に解決した技術は、未だ考案されていなかった。
【００１４】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、両面配線テープに形成された各インナーリードの接合部分を均一な加圧力で半導体素子にフリップチップ接合することができるテープフィルムを提供することである。またその他の目的は、このテープフィルムを用いて、両面配線テープと半導体素子との接合強度のばらつきを解消した半導体パッケージを提供することである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明に係るテープフィルムでは、絶縁テープの少なくとも表裏両面に金属箔の配線パターンが形成されたテープ素材で構成され、前記テープ素材の表裏一方の面に配された前記配線パターンから成る多ピン構造のインナーリード部が半導体素子の電極バンプとフリップチップ方式で共晶接合されるテープフィルムにおいて、前記インナーリード部に対向した前記テープ素材の反対面の裏面配線パターンは、前記半導体素子との接合時の荷重が前記インナーリード部の各リードに均等に加わるような形状で形成されると共に、前記インナーリード部の各リードにおけるボンディング領域においてその領域面積に対して半分以上の面積が対向し、且つ均一の厚さのパターンであり、かつ前記インナーリード部の各リードに対して斜めの配線パターンであることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体パッケージの断面構造図である。
【００２０】
この半導体パッケージは、ＢＧＡタイプのパッケージで構成されており、電極バンプ２を有する半導体素子１が両面配線テープ（ＴＡＢテープ）６にフリップチップ方式で接合されている。
【００２１】
すなわち、両面配線テープ６は、ポリイミド等の絶縁テープ３をテープ素材として、その表面側にはインナーリード用の銅箔配線層４が、また裏面側にはアウターリード用の銅箔配線層５がそれぞれ形成されている。そして、この両面配線テープ６における多ピン構造の各インナーリード４が半導体素子１の各電極（金）バンプ２とそれぞれ共晶接合されている。
【００２２】
半導体素子１の接合部分は樹脂７で封止され、さらに半導体素子１をキャップするスティフナー９が接着剤８で貼り付けられ、両面配線テープ６のアウターリード側の銅箔配線層５に半田ボール１０が接続された構造となっている。
【００２３】
図２は、図１に示した半導体素子接合部分の詳細な断面構造図であり、図３は、図２中の両面配線テープのＡ−Ａ’断面図である。
【００２４】
図３に示すように、複数本のインナーリード４ａ〜４ｅが配置されている半導体素子１の接合部において、半導体素子１との接合時の荷重が各インナーリード４ａ〜４ｅに均等に加わるように、各インナーリード４ａ〜４ｅが配された絶縁テープ３の反対面における、少なくとも各インナーリード４ａ〜４ｅの配設位置に対向する部位には、同一の厚さの銅箔からなる裏面配線層５ａ，５ｄ，５ｅ，５ｆ，５ｃがそれぞれ確実に配設されている。なお、裏面配線層５ａ，５ｂ，５ｃは図９に示した従来パターン１０２に対応したものである。
【００２５】
次に、本実施形態の半導体パッケージの製造方法について、図４（ａ）〜（ｄ）を参照しつつ説明する。
【００２６】
まず、図４（ａ）に示すように、両面配線テープ６と半導体素子１とをフリップチップ方式で結合する。すなわち、絶縁テープ３の両面に銅箔が貼られたテープ素材に対して、通常のフォトリソグラフィ技術を用いて、選択的にエッチングを施して形成した配線パターンを有する両面配線テープ、つまり図３に示した本実施形態の両面配線テープ６を用意する。そして、図５に示すように、フリップチップ接合用チップステージ３００上にセットされた半導体素子１の各々の金バンプ２が両面配線テープ６上の各インナーリード４にそれぞれ対応するように半導体素子１と両面配線テープ６との位置合わせを行い、熱圧着ツール４００を押下して両面配線テープ６を加圧し、半導体素子１の金バンプ２とインナーリード４との共晶結合を行う。
【００２７】
このように、図３に示した両面配線テープ６を用いて半導体素子１をフリップチップ方式で共晶結合することにより、図５に示すように各インナーリード４ａ〜４ｅと金バンプ２との接合部分を均一な加圧力で接合することが可能となる。
【００２８】
その後の工程では、図４（ｂ）に示すが如く、ポッティング法により半導体素子結合面全体を樹脂７で封止し、次いで、半導体素子１をキャップするためにスティフナー９を接着剤８で貼り付ける（図４（ｃ））。そして、連続した両面配線テープ６（ＴＡＢテープ）をカットした後、両面配線テープ６のアウターリード側の銅箔配線層５にフラックスを塗布し、図４（ｄ）に示すように半田ボール１０を熱圧着し、その後に余分なフラックスを洗浄すれば、図１に示した構造の半導体パッケージが得られる。
【００２９】
このように、本実施形態では、半導体素子１の接合部において、各インナーリード４が配された絶縁テープ３の反対面の、少なくとも各インナーリード４の配設位置に対向する部位に銅箔配線層５を確実に配設するようにしたので、この両面配線テープ６を用いて半導体素子１をフリップチップ方式で共晶結合することにより、各インナーリード４の接合部分を均一な加圧力で接合することが可能となる。これにより、絶縁テープ３と半導体素子１との接合強度のばらつきが解消される。
【００３０】
［第２実施形態］
図６は、本発明の第２実施形態に係る半導体パッケージの半導体素子接合部の要部平面図である。
【００３１】
本実施形態は、上記図１に示した構造の半導体パッケージの半導体接合部において、使用される両面配線テープ６の裏面配線層５ｇ，５ｈ，５ｉが例えば斜め配線のパターンで形成されている例である。当該個々の裏面配線層５ｇ，５ｈ，５ｉは、各インナーリード４ａ，４ｂ，４ｃにおける各々のボンディング領域においてその領域面積に対して半分以上の面積が対向するように配置されている （参照：図６中の面積Ｓ１＋面積Ｓ２）。
【００３２】
このように構造であっても、上記第１実施形態と同等な接合品質及び信頼性を得ることが可能である。さらに、個々の裏面配線層５ｇ，５ｈ，５ｉが各インナーリード４ａ，４ｂ，４ｃにおける各々のボンディング領域においてその領域面積に対して半分以上の面積が対向するように配置されていれば、裏面配線層５ｇ，５ｈ，５ｉの形状は斜め配線でなくとも良く、本実施形態によれば配線設計の自由度が向上する。
【００３３】
［第３実施形態］
図７は、本発明の第３実施形態に係る半導体パッケージに用いられる両面配線テープの断面図である。
【００３４】
本実施形態では、上記図１に示した構造の半導体パッケージの半導体接合部において、使用される両面配線テープ６の裏面配線層５ａ，５ｊ，５ｋが、複数のインナーリードに跨った幅広のパターン５ｊ，５ｋを含むものとなっている。図７の例では、裏面配線層５ｊ，５ｋがそれぞれインナーリード４ｂ，４ｃ、４ｄ，４ｅに跨って対向している。
【００３５】
このように構造であっても、上記第１実施形態と同等な接合品質及び信頼性を得ることが可能である。
【００３６】
［第４実施形態］
図８は、本発明の第４実施形態に係る半導体パッケージに用いられる両面配線テープの断面図である。
【００３７】
本実施形態では、上記図１に示した構造の半導体パッケージの半導体接合部において、使用される両面配線テープ６が４層に構成されたものである。すなわち、絶縁テープ３の表裏両面には、図７に示したものと同一の銅箔配線層が形成されるほか、内層にも２層の銅箔配線層２１，２２が形成されている。このような多層テープ構造であっても、裏面配線層５ａ，５ｊ，５ｋが、各インナーリード４ａ〜４ｅに対向しているので、上記第１実施形態と同等な接合品質及び信頼性を得ることが可能である。
【００３８】
なお、裏面配線層５ａ〜５ｆのパターン形状は、フリップチップ接合時の荷重が各インナーリード４ａ〜４ｃに均等に加わるような形状であれば良く、図示の実施形態に限定されず、種々の変形が可能である。例えば、インナーリードパターンと同一のパターンを形成するものであっても良いし、半導体素子接合部において絶縁テープ３の裏面全体に金属箔を配設したものであっても良い。
【００３９】
【発明の効果】
以上詳細に説明したように、請求項１記載の発明に係るテープフィルムによれば、絶縁テープの少なくとも表裏両面に金属箔の配線パターンが形成されたテープ素材で構成され、前記テープ素材の表裏一方の面に配された前記配線パターンから成る多ピン構造のインナーリード部が半導体素子の電極バンプとフリップチップ方式で共晶接合されるテープフィルムにおいて、前記インナーリード部に対向した前記テープ素材の反対面の裏面配線パターンは、前記半導体素子との接合時の荷重が前記インナーリード部の各リードに均等に加わるような形状で形成したので、フリップチップ方式で共晶結合する際に、各インナーリードの接合部分を均一な加圧力で接合することが可能となる。これにより、テープフィルムと半導体素子との接合強度のばらつきが解消され、半導体パッケージの信頼性が著しく向上する。
さらに、前記裏面配線パターンは、前記インナーリード部の各リードにおけるボンディング領域においてその領域面積に対して半分以上の面積が対向し、且つ均一の厚さのパターンであり、かつ前記インナーリード部の各リードに対して斜めの配線パターンであるので、配線設計の自由度を向上させることができる。
【００４１】
請求項２記載の発明に係る半導体パッケージによれば、請求項１記載のテープフィルムを用いて構成されたので、請求項１の発明と同等の効果を得る半導体パッケージが達成できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体パッケージの断面構造図である。
【図２】図１に示した半導体素子１接合部分の詳細な断面構造図である。
【図３】図２に示した両面配線テープ６のＡ−Ａ’断面図である。
【図４】実施形態の半導体パッケージの製造方法を示す工程図である。
【図５】実施形態に係るＩＬＢ時の様子を示す断面図である。
【図６】本発明の第２実施形態に係る半導体パッケージの半導体素子接合部の要部平面図である。
【図７】本発明の第３実施形態に係る半導体パッケージに用いられる両面配線テープの断面図である。
【図８】本発明の第４実施形態に係る半導体パッケージに用いられる両面配線テープの断面図である。
【図９】従来の両面配線テープの断面図である。
【図１０】従来のＩＬＢ時の様子を示す断面図である。
【図１１】従来の半導体パッケージの一構成例を示す断面図である。
【符号の説明】
１ 半導体素子
２ 電極バンプ
３ 絶縁テープ
４ インナーリード用の銅箔配線層
４ａ〜４ｅ インナーリード
５ アウターリード用の銅箔配線層
５ａ，５ｄ，５ｅ，５ｆ，５ｃ 裏面配線パターン
６ 両面配線テープ（ＴＡＢテープ）
７ 樹脂
８ 接着剤
９ スティフナー
１０ 半田ボール
【発明の属する技術分野】
本発明は、絶縁テープの表裏両面に金属箔の配線パターンが形成されたＴＡＢテープ等のテープフィルム、及びこのテープフィルムを用いて半導体素子をフリップチップ方式で共晶結合した半導体パッケージに関する。
【０００２】
【従来の技術】
ポリイミド等の絶縁テープの両面にＣｕ等の金属箔を配したテープ素材を使用し、その絶縁テープの両面に配線パターンを施したＴＡＢテープは、従来より知られている。
【０００３】
かかるＴＡＢテープの両面配線テープを使用して、フリップチップ結合方式にて半導体素子を接続する半導体パッケージでは、図９に示す両面配線テープ９０の断面図から明らかなように、半導体素子接合部において、各インナーリード１０１を配した絶縁テープ１００の反対面には、各インナーリード１０１の位置とは無関係に銅箔配線層１０２が不規則に配置されている。
【０００４】
【発明が解決しようとする課題】
上記従来の半導体パッケージでは、半導体素子接合部における両面配線テープ９０には、主面側の各インナーリード１０１の位置とは無関係に、反対面側の銅箔配線層１０２が配置されているので、当該両面配線テープ９０の厚さが不均一になり（図９のＷ１，Ｗ２参照）、両面配線テープ９０と半導体素子とを接合する際に加圧力のばらつきが生じる。その結果、両面配線テープ９０と半導体素子との接合強度にぱらつきが発生し、このことが、接続不良などの危惧から半導体パッケージの信頼性低下を引き起こす、といった問題点があった。
【０００５】
具体的に説明すると、フリップチップボンディング時には、図１０に示すように、ステージ３００上にセットされた半導体素子２００の各電極バンプ２０１が両面配線テープ９０上のインナーリード１０１にそれぞれ対応するように半導体素子２００と両面配線テープ９０との位置合わせを行い、ボンディングツール４００を押下して両面配線テープ９０を加圧し、半導体素子２００の電極バンプ２０１とインナーリード１０１との共晶結合によりボンディングを行う。
【０００６】
このボンディングの際に、両面配線テープ９０のインナーリード１０１が存在する位置の対向面に銅箔配線層１０２が配置されている場合には（図１０の１１０）、荷重がインナーリード１０１に十分に伝わり、良好な接合の状態となる。
【０００７】
これに対して、当該対向面に銅箔配線層１０２が配置されていない場合には（図１０の１２０）、荷重がインナーリード１０１に十分に伝わらないため、良好な接合状態が得られない。
【０００８】
そこで、上記問題点の解決を図る観点から、図１１に示すような特開平９−９２６８３号公報に開示されるような構造の半導体パッケージを応用することが考えられる。
【０００９】
図１１に示す半導体パッケージは、異方性導電性樹脂５０３を用いて、フレキシブル基板５０１に形成されたリード５０２に半導体素子５０４の電極バンプ５０５をフリップチッブボンディングした構成であり、特に、フレキシブル基板５０１の背面で、フリップチッブボンディングを行うボンディングエリアと対向する部位を少なくとも含む範囲に、補強部材５０６を配設した点が特徴となっている。これにより、半導体素子５０４をフレキシブル基板５０１に押圧した際に、フレキシブル基板５０１及びこれに配設されたリード５０２に変形が発生するのを防止することができ、異方性導電性樹脂を用いて半導体素子とリードとの電気的接続を確実に行うことができるものである。
【００１０】
しかし、上記公報に開示された技術は、異方性導電性樹脂を用いて半導体素子をフレキシブル基板に実装することが前提となっており、上記従来例に示した共晶結合を用いて両面配線テープ上に半導体素子を実装する場合に、そのまま応用することはできない。
【００１１】
例えば、上記公報の構造では、異方性導電性樹脂５０３を用いて半導体素子５０４とリード５０２との良好な電気的接続を得るために、フレキシブル基板５０１及びリード５０２に変形が発生するのを確実に防ぐ必要があることから、フリップチップボンディングのボンディングエリアと対向するフレキシブル基板５０１の背面領域において、少なくともその対向領域全体を含むようにして補強部材５０６を配置する必要がある。そのため、補強部材５０６を配線として使用する場合には、設計の自由度が阻害されるといった問題がある。
【００１２】
一方、上記補強部材５０６を配線に使用する必要のないケースでは、フレキシブル基板５０１の背面に補強部材５０６を新たに形成することは、装置の小型化が阻害され、さらにはパッケージの製造工程の増加をもたらすことになる。
【００１３】
このように、上記従来例のような両面配線テープの共晶結合によるフリップチップボンディング方式において、不規則に配置された銅箔配線層の影響で両面配線テープの厚さが不均一となり、そのことに起因して、半導体素子の電極バンプと両面配線テープのインナーリードとの接合が均等な荷重で行われなくなる、といった問題を的確に解決した技術は、未だ考案されていなかった。
【００１４】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、両面配線テープに形成された各インナーリードの接合部分を均一な加圧力で半導体素子にフリップチップ接合することができるテープフィルムを提供することである。またその他の目的は、このテープフィルムを用いて、両面配線テープと半導体素子との接合強度のばらつきを解消した半導体パッケージを提供することである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明に係るテープフィルムでは、絶縁テープの少なくとも表裏両面に金属箔の配線パターンが形成されたテープ素材で構成され、前記テープ素材の表裏一方の面に配された前記配線パターンから成る多ピン構造のインナーリード部が半導体素子の電極バンプとフリップチップ方式で共晶接合されるテープフィルムにおいて、前記インナーリード部に対向した前記テープ素材の反対面の裏面配線パターンは、前記半導体素子との接合時の荷重が前記インナーリード部の各リードに均等に加わるような形状で形成されると共に、前記インナーリード部の各リードにおけるボンディング領域においてその領域面積に対して半分以上の面積が対向し、且つ均一の厚さのパターンであり、かつ前記インナーリード部の各リードに対して斜めの配線パターンであることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体パッケージの断面構造図である。
【００２０】
この半導体パッケージは、ＢＧＡタイプのパッケージで構成されており、電極バンプ２を有する半導体素子１が両面配線テープ（ＴＡＢテープ）６にフリップチップ方式で接合されている。
【００２１】
すなわち、両面配線テープ６は、ポリイミド等の絶縁テープ３をテープ素材として、その表面側にはインナーリード用の銅箔配線層４が、また裏面側にはアウターリード用の銅箔配線層５がそれぞれ形成されている。そして、この両面配線テープ６における多ピン構造の各インナーリード４が半導体素子１の各電極（金）バンプ２とそれぞれ共晶接合されている。
【００２２】
半導体素子１の接合部分は樹脂７で封止され、さらに半導体素子１をキャップするスティフナー９が接着剤８で貼り付けられ、両面配線テープ６のアウターリード側の銅箔配線層５に半田ボール１０が接続された構造となっている。
【００２３】
図２は、図１に示した半導体素子接合部分の詳細な断面構造図であり、図３は、図２中の両面配線テープのＡ−Ａ’断面図である。
【００２４】
図３に示すように、複数本のインナーリード４ａ〜４ｅが配置されている半導体素子１の接合部において、半導体素子１との接合時の荷重が各インナーリード４ａ〜４ｅに均等に加わるように、各インナーリード４ａ〜４ｅが配された絶縁テープ３の反対面における、少なくとも各インナーリード４ａ〜４ｅの配設位置に対向する部位には、同一の厚さの銅箔からなる裏面配線層５ａ，５ｄ，５ｅ，５ｆ，５ｃがそれぞれ確実に配設されている。なお、裏面配線層５ａ，５ｂ，５ｃは図９に示した従来パターン１０２に対応したものである。
【００２５】
次に、本実施形態の半導体パッケージの製造方法について、図４（ａ）〜（ｄ）を参照しつつ説明する。
【００２６】
まず、図４（ａ）に示すように、両面配線テープ６と半導体素子１とをフリップチップ方式で結合する。すなわち、絶縁テープ３の両面に銅箔が貼られたテープ素材に対して、通常のフォトリソグラフィ技術を用いて、選択的にエッチングを施して形成した配線パターンを有する両面配線テープ、つまり図３に示した本実施形態の両面配線テープ６を用意する。そして、図５に示すように、フリップチップ接合用チップステージ３００上にセットされた半導体素子１の各々の金バンプ２が両面配線テープ６上の各インナーリード４にそれぞれ対応するように半導体素子１と両面配線テープ６との位置合わせを行い、熱圧着ツール４００を押下して両面配線テープ６を加圧し、半導体素子１の金バンプ２とインナーリード４との共晶結合を行う。
【００２７】
このように、図３に示した両面配線テープ６を用いて半導体素子１をフリップチップ方式で共晶結合することにより、図５に示すように各インナーリード４ａ〜４ｅと金バンプ２との接合部分を均一な加圧力で接合することが可能となる。
【００２８】
その後の工程では、図４（ｂ）に示すが如く、ポッティング法により半導体素子結合面全体を樹脂７で封止し、次いで、半導体素子１をキャップするためにスティフナー９を接着剤８で貼り付ける（図４（ｃ））。そして、連続した両面配線テープ６（ＴＡＢテープ）をカットした後、両面配線テープ６のアウターリード側の銅箔配線層５にフラックスを塗布し、図４（ｄ）に示すように半田ボール１０を熱圧着し、その後に余分なフラックスを洗浄すれば、図１に示した構造の半導体パッケージが得られる。
【００２９】
このように、本実施形態では、半導体素子１の接合部において、各インナーリード４が配された絶縁テープ３の反対面の、少なくとも各インナーリード４の配設位置に対向する部位に銅箔配線層５を確実に配設するようにしたので、この両面配線テープ６を用いて半導体素子１をフリップチップ方式で共晶結合することにより、各インナーリード４の接合部分を均一な加圧力で接合することが可能となる。これにより、絶縁テープ３と半導体素子１との接合強度のばらつきが解消される。
【００３０】
［第２実施形態］
図６は、本発明の第２実施形態に係る半導体パッケージの半導体素子接合部の要部平面図である。
【００３１】
本実施形態は、上記図１に示した構造の半導体パッケージの半導体接合部において、使用される両面配線テープ６の裏面配線層５ｇ，５ｈ，５ｉが例えば斜め配線のパターンで形成されている例である。当該個々の裏面配線層５ｇ，５ｈ，５ｉは、各インナーリード４ａ，４ｂ，４ｃにおける各々のボンディング領域においてその領域面積に対して半分以上の面積が対向するように配置されている （参照：図６中の面積Ｓ１＋面積Ｓ２）。
【００３２】
このように構造であっても、上記第１実施形態と同等な接合品質及び信頼性を得ることが可能である。さらに、個々の裏面配線層５ｇ，５ｈ，５ｉが各インナーリード４ａ，４ｂ，４ｃにおける各々のボンディング領域においてその領域面積に対して半分以上の面積が対向するように配置されていれば、裏面配線層５ｇ，５ｈ，５ｉの形状は斜め配線でなくとも良く、本実施形態によれば配線設計の自由度が向上する。
【００３３】
［第３実施形態］
図７は、本発明の第３実施形態に係る半導体パッケージに用いられる両面配線テープの断面図である。
【００３４】
本実施形態では、上記図１に示した構造の半導体パッケージの半導体接合部において、使用される両面配線テープ６の裏面配線層５ａ，５ｊ，５ｋが、複数のインナーリードに跨った幅広のパターン５ｊ，５ｋを含むものとなっている。図７の例では、裏面配線層５ｊ，５ｋがそれぞれインナーリード４ｂ，４ｃ、４ｄ，４ｅに跨って対向している。
【００３５】
このように構造であっても、上記第１実施形態と同等な接合品質及び信頼性を得ることが可能である。
【００３６】
［第４実施形態］
図８は、本発明の第４実施形態に係る半導体パッケージに用いられる両面配線テープの断面図である。
【００３７】
本実施形態では、上記図１に示した構造の半導体パッケージの半導体接合部において、使用される両面配線テープ６が４層に構成されたものである。すなわち、絶縁テープ３の表裏両面には、図７に示したものと同一の銅箔配線層が形成されるほか、内層にも２層の銅箔配線層２１，２２が形成されている。このような多層テープ構造であっても、裏面配線層５ａ，５ｊ，５ｋが、各インナーリード４ａ〜４ｅに対向しているので、上記第１実施形態と同等な接合品質及び信頼性を得ることが可能である。
【００３８】
なお、裏面配線層５ａ〜５ｆのパターン形状は、フリップチップ接合時の荷重が各インナーリード４ａ〜４ｃに均等に加わるような形状であれば良く、図示の実施形態に限定されず、種々の変形が可能である。例えば、インナーリードパターンと同一のパターンを形成するものであっても良いし、半導体素子接合部において絶縁テープ３の裏面全体に金属箔を配設したものであっても良い。
【００３９】
【発明の効果】
以上詳細に説明したように、請求項１記載の発明に係るテープフィルムによれば、絶縁テープの少なくとも表裏両面に金属箔の配線パターンが形成されたテープ素材で構成され、前記テープ素材の表裏一方の面に配された前記配線パターンから成る多ピン構造のインナーリード部が半導体素子の電極バンプとフリップチップ方式で共晶接合されるテープフィルムにおいて、前記インナーリード部に対向した前記テープ素材の反対面の裏面配線パターンは、前記半導体素子との接合時の荷重が前記インナーリード部の各リードに均等に加わるような形状で形成したので、フリップチップ方式で共晶結合する際に、各インナーリードの接合部分を均一な加圧力で接合することが可能となる。これにより、テープフィルムと半導体素子との接合強度のばらつきが解消され、半導体パッケージの信頼性が著しく向上する。
さらに、前記裏面配線パターンは、前記インナーリード部の各リードにおけるボンディング領域においてその領域面積に対して半分以上の面積が対向し、且つ均一の厚さのパターンであり、かつ前記インナーリード部の各リードに対して斜めの配線パターンであるので、配線設計の自由度を向上させることができる。
【００４１】
請求項２記載の発明に係る半導体パッケージによれば、請求項１記載のテープフィルムを用いて構成されたので、請求項１の発明と同等の効果を得る半導体パッケージが達成できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体パッケージの断面構造図である。
【図２】図１に示した半導体素子１接合部分の詳細な断面構造図である。
【図３】図２に示した両面配線テープ６のＡ−Ａ’断面図である。
【図４】実施形態の半導体パッケージの製造方法を示す工程図である。
【図５】実施形態に係るＩＬＢ時の様子を示す断面図である。
【図６】本発明の第２実施形態に係る半導体パッケージの半導体素子接合部の要部平面図である。
【図７】本発明の第３実施形態に係る半導体パッケージに用いられる両面配線テープの断面図である。
【図８】本発明の第４実施形態に係る半導体パッケージに用いられる両面配線テープの断面図である。
【図９】従来の両面配線テープの断面図である。
【図１０】従来のＩＬＢ時の様子を示す断面図である。
【図１１】従来の半導体パッケージの一構成例を示す断面図である。
【符号の説明】
１ 半導体素子
２ 電極バンプ
３ 絶縁テープ
４ インナーリード用の銅箔配線層
４ａ〜４ｅ インナーリード
５ アウターリード用の銅箔配線層
５ａ，５ｄ，５ｅ，５ｆ，５ｃ 裏面配線パターン
６ 両面配線テープ（ＴＡＢテープ）
７ 樹脂
８ 接着剤
９ スティフナー
１０ 半田ボール
Claims (2)
- 絶縁テープの少なくとも表裏両面に金属箔の配線パターンが形成されたテープ素材で構成され、前記テープ素材の表裏一方の面に配された前記配線パターンから成る多ピン構造のインナーリード部が半導体素子の電極バンプとフリップチップ方式で共晶接合されるテープフィルムにおいて、
前記インナーリード部に対向した前記テープ素材の反対面の裏面配線パターンは、前記半導体素子との接合時の荷重が前記インナーリード部の各リードに均等に加わるような形状で形成されると共に、前記インナーリード部の各リードにおけるボンディング領域においてその領域面積に対して半分以上の面積が対向し、且つ均一の厚さのパターンであり、かつ前記インナーリード部の各リードに対して斜めの配線パターンであることを特徴とするテープフィルム。 - 請求項１記載のテープフィルムを用いて構成されたことを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26261999A JP3550057B2 (ja) | 1999-09-16 | 1999-09-16 | テープフィルム及び半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26261999A JP3550057B2 (ja) | 1999-09-16 | 1999-09-16 | テープフィルム及び半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085475A JP2001085475A (ja) | 2001-03-30 |
| JP3550057B2 true JP3550057B2 (ja) | 2004-08-04 |
Family
ID=17378315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26261999A Expired - Fee Related JP3550057B2 (ja) | 1999-09-16 | 1999-09-16 | テープフィルム及び半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3550057B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4009872B2 (ja) | 2006-03-07 | 2007-11-21 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP5236377B2 (ja) * | 2008-07-16 | 2013-07-17 | シャープ株式会社 | 半導体装置および表示装置 |
| JP6125209B2 (ja) | 2012-11-19 | 2017-05-10 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
-
1999
- 1999-09-16 JP JP26261999A patent/JP3550057B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001085475A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3538290B2 (ja) | 配線部材およびこれを有するリードフレーム | |
| US7521283B2 (en) | Manufacturing method of chip integrated substrate | |
| KR100384260B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3377001B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| US7598121B2 (en) | Method of manufacturing a semiconductor device | |
| KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JP2003197679A (ja) | 半導体装置及びその実装方法並びに実装体 | |
| JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| JP3550057B2 (ja) | テープフィルム及び半導体パッケージ | |
| JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000022329A (ja) | 配線基板および電子ユニットおよび電子部品実装方法 | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JPH09162240A (ja) | 半導体装置 | |
| KR100536886B1 (ko) | 칩 스케일 패키지 및 그 제조방법 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2000164786A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH06252334A (ja) | 半導体装置 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040422 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |