JP2001085475A - テープフィルム及び半導体パッケージ - Google Patents

テープフィルム及び半導体パッケージ

Info

Publication number
JP2001085475A
JP2001085475A JP26261999A JP26261999A JP2001085475A JP 2001085475 A JP2001085475 A JP 2001085475A JP 26261999 A JP26261999 A JP 26261999A JP 26261999 A JP26261999 A JP 26261999A JP 2001085475 A JP2001085475 A JP 2001085475A
Authority
JP
Japan
Prior art keywords
tape
double
semiconductor element
wiring
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26261999A
Other languages
English (en)
Other versions
JP3550057B2 (ja
Inventor
Toru Suda
亨 須田
Yuji Fukuzawa
雄二 福澤
Masabumi Takeuchi
正文 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP26261999A priority Critical patent/JP3550057B2/ja
Publication of JP2001085475A publication Critical patent/JP2001085475A/ja
Application granted granted Critical
Publication of JP3550057B2 publication Critical patent/JP3550057B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 両面配線テープに形成された各インナーリー
ドの接合部分を均一な加圧力で半導体素子にフリップチ
ップ接合することができるテープフィルムを提供する。 【解決手段】 絶縁テープの表裏両面に金属箔の配線パ
ターンが形成されたテープ素材で構成され、前記テープ
素材の表裏一方の面に配された前記配線パターンにおけ
る多ピン構造のインナーリード部が半導体素子の電極バ
ンプとフリップチップ方式で共晶接合されるテープフィ
ルムにおいて、インナーリード部に対向した両面配線テ
ープの反対面の裏面配線パターンは、半導体素子との接
合時の荷重が各インナーリードに均等に加わるような形
状で形成する。すなわち、前記裏面配線パターンは、各
インナーリードにおけるボンディング領域においてその
領域面積に対して半分以上の面積が対向し、且つ均一の
厚さのパターンとした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁テープの表裏
両面に金属箔の配線パターンが形成されたＴＡＢテープ
等のテープフィルム、及びこのテープフィルムを用いて
半導体素子をフリップチップ方式で共晶結合した半導体
パッケージに関する。
【０００２】
【従来の技術】ポリイミド等の絶縁テープの両面にＣｕ
等の金属箔を配したテープ素材を使用し、その絶縁テー
プの両面に配線パターンを施したＴＡＢテープは、従来
より知られている。
【０００３】かかるＴＡＢテープの両面配線テープを使
用して、フリップチップ結合方式にて半導体素子を接続
する半導体パッケージでは、図９に示す両面配線テープ
９０の断面図から明らかなように、半導体素子接合部に
おいて、各インナーリード１０１を配した絶縁テープ１
００の反対面には、各インナーリード１０１の位置とは
無関係に銅箔配線層１０２が不規則に配置されている。
【０００４】
【発明が解決しようとする課題】上記従来の半導体パッ
ケージでは、半導体素子接合部における両面配線テープ
９０には、主面側の各インナーリード１０１の位置とは
無関係に、反対面側の銅箔配線層１０２が配置されてい
るので、当該両面配線テープ９０の厚さが不均一になり
（図９のＷ１，Ｗ２参照）、両面配線テープ９０と半導
体素子とを接合する際に加圧力のばらつきが生じる。そ
の結果、両面配線テープ９０と半導体素子との接合強度
にぱらつきが発生し、このことが、接続不良などの危惧
から半導体パッケージの信頼性低下を引き起こす、とい
った問題点があった。
【０００５】具体的に説明すると、フリップチップボン
ディング時には、図１０に示すように、ステージ３００
上にセットされた半導体素子２００の各電極バンプ２０
１が両面配線テープ９０上のインナーリード１０１にそ
れぞれ対応するように半導体素子２００と両面配線テー
プ９０との位置合わせを行い、ボンディングツール４０
０を押下して両面配線テープ９０を加圧し、半導体素子
２００の電極バンプ２０１とインナーリード１０１との
共晶結合によりボンディングを行う。
【０００６】このボンディングの際に、両面配線テープ
９０のインナーリード１０１が存在する位置の対向面に
銅箔配線層１０２が配置されている場合には（図１０の
１１０）、荷重がインナーリード１０１に十分に伝わ
り、良好な接合の状態となる。
【０００７】これに対して、当該対向面に銅箔配線層１
０２が配置されていない場合には（図１０の１２０）、
荷重がインナーリード１０１に十分に伝わらないため、
良好な接合状態が得られない。
【０００８】そこで、上記問題点の解決を図る観点か
ら、図１１に示すような特開平９−９２６８３号公報に
開示されるような構造の半導体パッケージを応用するこ
とが考えられる。
【０００９】図１１に示す半導体パッケージは、異方性
導電性樹脂５０３を用いて、フレキシブル基板５０１に
形成されたリード５０２に半導体素子５０４の電極バン
プ５０５をフリップチッブボンディングした構成であ
り、特に、フレキシブル基板５０１の背面で、フリップ
チッブボンディングを行うボンディングエリアと対向す
る部位を少なくとも含む範囲に、補強部材５０６を配設
した点が特徴となっている。これにより、半導体素子５
０４をフレキシブル基板５０１に押圧した際に、フレキ
シブル基板５０１及びこれに配設されたリード５０２に
変形が発生するのを防止することができ、異方性導電性
樹脂を用いて半導体素子とリードとの電気的接続を確実
に行うことができるものである。
【００１０】しかし、上記公報に開示された技術は、異
方性導電性樹脂を用いて半導体素子をフレキシブル基板
に実装することが前提となっており、上記従来例に示し
た共晶結合を用いて両面配線テープ上に半導体素子を実
装する場合に、そのまま応用することはできない。
【００１１】例えば、上記公報の構造では、異方性導電
性樹脂５０３を用いて半導体素子５０４とリード５０２
との良好な電気的接続を得るために、フレキシブル基板
５０１及びリード５０２に変形が発生するのを確実に防
ぐ必要があることから、フリップチップボンディングの
ボンディングエリアと対向するフレキシブル基板５０１
の背面領域において、少なくともその対向領域全体を含
むようにして補強部材５０６を配置する必要がある。そ
のため、補強部材５０６を配線として使用する場合に
は、設計の自由度が阻害されるといった問題がある。
【００１２】一方、上記補強部材５０６を配線に使用す
る必要のないケースでは、フレキシブル基板５０１の背
面に補強部材５０６を新たに形成することは、装置の小
型化が阻害され、さらにはパッケージの製造工程の増加
をもたらすことになる。
【００１３】このように、上記従来例のような両面配線
テープの共晶結合によるフリップチップボンディング方
式において、不規則に配置された銅箔配線層の影響で両
面配線テープの厚さが不均一となり、そのことに起因し
て、半導体素子の電極バンプと両面配線テープのインナ
ーリードとの接合が均等な荷重で行われなくなる、とい
った問題を的確に解決した技術は、未だ考案されていな
かった。
【００１４】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、両面配線テー
プに形成された各インナーリードの接合部分を均一な加
圧力で半導体素子にフリップチップ接合することができ
るテープフィルムを提供することである。またその他の
目的は、このテープフィルムを用いて、両面配線テープ
と半導体素子との接合強度のばらつきを解消した半導体
パッケージを提供することである。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明に係るテープフィルムでは、絶
縁テープの少なくとも表裏両面に金属箔の配線パターン
が形成されたテープ素材で構成され、前記テープ素材の
表裏一方の面に配された前記配線パターンから成る多ピ
ン構造のインナーリード部が半導体素子の電極バンプと
フリップチップ方式で共晶接合されるテープフィルムに
おいて、前記インナーリード部に対向した前記テープ素
材の反対面の裏面配線パターンは、前記半導体素子との
接合時の荷重が前記インナーリード部の各リードに均等
に加わるような形状で形成したことを特徴とする。
【００１６】請求項２記載の発明に係るテープフィルム
では、請求項１記載のテープフィルムにおいて、前記裏
面配線パターンは、前記インナーリード部の各リードに
おけるボンディング領域においてその領域面積に対して
半分以上の面積が対向し、且つ均一の厚さのパターンで
あることを特徴とする。
【００１７】請求項３記載の発明に係る半導体パッケー
ジでは、請求項１または請求項２記載のテープフィルム
を用いて構成されたことを特徴とする。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【００１９】［第１実施形態］図１は、本発明の第１実
施形態に係る半導体パッケージの断面構造図である。
【００２０】この半導体パッケージは、ＢＧＡタイプの
パッケージで構成されており、電極バンプ２を有する半
導体素子１が両面配線テープ（ＴＡＢテープ）６にフリ
ップチップ方式で接合されている。
【００２１】すなわち、両面配線テープ６は、ポリイミ
ド等の絶縁テープ３をテープ素材として、その表面側に
はインナーリード用の銅箔配線層４が、また裏面側には
アウターリード用の銅箔配線層５がそれぞれ形成されて
いる。そして、この両面配線テープ６における多ピン構
造の各インナーリード４が半導体素子１の各電極（金）
バンプ２とそれぞれ共晶接合されている。
【００２２】半導体素子１の接合部分は樹脂７で封止さ
れ、さらに半導体素子１をキャップするスティフナー９
が接着剤８で貼り付けられ、両面配線テープ６のアウタ
ーリード側の銅箔配線層５に半田ボール１０が接続され
た構造となっている。
【００２３】図２は、図１に示した半導体素子接合部分
の詳細な断面構造図であり、図３は、図２中の両面配線
テープのＡ−Ａ’断面図である。
【００２４】図３に示すように、複数本のインナーリー
ド４ａ〜４ｅが配置されている半導体素子１の接合部に
おいて、半導体素子１との接合時の荷重が各インナーリ
ード４ａ〜４ｅに均等に加わるように、各インナーリー
ド４ａ〜４ｅが配された絶縁テープ３の反対面におけ
る、少なくとも各インナーリード４ａ〜４ｅの配設位置
に対向する部位には、同一の厚さの銅箔からなる裏面配
線層５ａ，５ｄ，５ｅ，５ｆ，５ｃがそれぞれ確実に配
設されている。なお、裏面配線層５ａ，５ｂ，５ｃは図
９に示した従来パターン１０２に対応したものである。
【００２５】次に、本実施形態の半導体パッケージの製
造方法について、図４（ａ）〜（ｄ）を参照しつつ説明
する。
【００２６】まず、図４（ａ）に示すように、両面配線
テープ６と半導体素子１とをフリップチップ方式で結合
する。すなわち、絶縁テープ３の両面に銅箔が貼られた
テープ素材に対して、通常のフォトリソグラフィ技術を
用いて、選択的にエッチングを施して形成した配線パタ
ーンを有する両面配線テープ、つまり図３に示した本実
施形態の両面配線テープ６を用意する。そして、図５に
示すように、フリップチップ接合用チップステージ３０
０上にセットされた半導体素子１の各々の金バンプ２が
両面配線テープ６上の各インナーリード４にそれぞれ対
応するように半導体素子１と両面配線テープ６との位置
合わせを行い、熱圧着ツール４００を押下して両面配線
テープ６を加圧し、半導体素子１の金バンプ２とインナ
ーリード４との共晶結合を行う。
【００２７】このように、図３に示した両面配線テープ
６を用いて半導体素子１をフリップチップ方式で共晶結
合することにより、図５に示すように各インナーリード
４ａ〜４ｅと金バンプ２との接合部分を均一な加圧力で
接合することが可能となる。
【００２８】その後の工程では、図４（ｂ）に示すが如
く、ポッティング法により半導体素子結合面全体を樹脂
７で封止し、次いで、半導体素子１をキャップするため
にスティフナー９を接着剤８で貼り付ける（図４
（ｃ））。そして、連続した両面配線テープ６（ＴＡＢ
テープ）をカットした後、両面配線テープ６のアウター
リード側の銅箔配線層５にフラックスを塗布し、図４
（ｄ）に示すように半田ボール１０を熱圧着し、その後
に余分なフラックスを洗浄すれば、図１に示した構造の
半導体パッケージが得られる。
【００２９】このように、本実施形態では、半導体素子
１の接合部において、各インナーリード４が配された絶
縁テープ３の反対面の、少なくとも各インナーリード４
の配設位置に対向する部位に銅箔配線層５を確実に配設
するようにしたので、この両面配線テープ６を用いて半
導体素子１をフリップチップ方式で共晶結合することに
より、各インナーリード４の接合部分を均一な加圧力で
接合することが可能となる。これにより、絶縁テープ３
と半導体素子１との接合強度のばらつきが解消される。
【００３０】［第２実施形態］図６は、本発明の第２実
施形態に係る半導体パッケージの半導体素子接合部の要
部平面図である。
【００３１】本実施形態は、上記図１に示した構造の半
導体パッケージの半導体接合部において、使用される両
面配線テープ６の裏面配線層５ｇ，５ｈ，５ｉが例えば
斜め配線のパターンで形成されている例である。当該個
々の裏面配線層５ｇ，５ｈ，５ｉは、各インナーリード
４ａ，４ｂ，４ｃにおける各々のボンディング領域にお
いてその領域面積に対して半分以上の面積が対向するよ
うに配置されている（参照：図６中の面積Ｓ１＋面積Ｓ
２）。
【００３２】このように構造であっても、上記第１実施
形態と同等な接合品質及び信頼性を得ることが可能であ
る。さらに、個々の裏面配線層５ｇ，５ｈ，５ｉが各イ
ンナーリード４ａ，４ｂ，４ｃにおける各々のボンディ
ング領域においてその領域面積に対して半分以上の面積
が対向するように配置されていれば、裏面配線層５ｇ，
５ｈ，５ｉの形状は斜め配線でなくとも良く、本実施形
態によれば配線設計の自由度が向上する。
【００３３】［第３実施形態］図７は、本発明の第３実
施形態に係る半導体パッケージに用いられる両面配線テ
ープの断面図である。
【００３４】本実施形態では、上記図１に示した構造の
半導体パッケージの半導体接合部において、使用される
両面配線テープ６の裏面配線層５ａ，５ｊ，５ｋが、複
数のインナーリードに跨った幅広のパターン５ｊ，５ｋ
を含むものとなっている。図７の例では、裏面配線層５
ｊ，５ｋがそれぞれインナーリード４ｂ，４ｃ、４ｄ，
４ｅに跨って対向している。
【００３５】このように構造であっても、上記第１実施
形態と同等な接合品質及び信頼性を得ることが可能であ
る。
【００３６】［第４実施形態］図８は、本発明の第４実
施形態に係る半導体パッケージに用いられる両面配線テ
ープの断面図である。
【００３７】本実施形態では、上記図１に示した構造の
半導体パッケージの半導体接合部において、使用される
両面配線テープ６が４層に構成されたものである。すな
わち、絶縁テープ３の表裏両面には、図７に示したもの
と同一の銅箔配線層が形成されるほか、内層にも２層の
銅箔配線層２１，２２が形成されている。このような多
層テープ構造であっても、裏面配線層５ａ，５ｊ，５ｋ
が、各インナーリード４ａ〜４ｅに対向しているので、
上記第１実施形態と同等な接合品質及び信頼性を得るこ
とが可能である。
【００３８】なお、裏面配線層５ａ〜５ｆのパターン形
状は、フリップチップ接合時の荷重が各インナーリード
４ａ〜４ｃに均等に加わるような形状であれば良く、図
示の実施形態に限定されず、種々の変形が可能である。
例えば、インナーリードパターンと同一のパターンを形
成するものであっても良いし、半導体素子接合部におい
て絶縁テープ３の裏面全体に金属箔を配設したものであ
っても良い。
【００３９】
【発明の効果】以上詳細に説明したように、請求項１記
載の発明に係るテープフィルムによれば、絶縁テープの
少なくとも表裏両面に金属箔の配線パターンが形成され
たテープ素材で構成され、前記テープ素材の表裏一方の
面に配された前記配線パターンから成る多ピン構造のイ
ンナーリード部が半導体素子の電極バンプとフリップチ
ップ方式で共晶接合されるテープフィルムにおいて、前
記インナーリード部に対向した前記テープ素材の反対面
の裏面配線パターンは、前記半導体素子との接合時の荷
重が前記インナーリード部の各リードに均等に加わるよ
うな形状で形成したので、フリップチップ方式で共晶結
合する際に、各インナーリードの接合部分を均一な加圧
力で接合することが可能となる。これにより、テープフ
ィルムと半導体素子との接合強度のばらつきが解消さ
れ、半導体パッケージの信頼性が著しく向上する。
【００４０】請求項２記載の発明に係るテープフィルム
によれば、請求項１記載のテープフィルムにおいて、前
記裏面配線パターンは、前記インナーリード部の各リー
ドにおけるボンディング領域においてその領域面積に対
して半分以上の面積が対向し、且つ均一の厚さのパター
ンであるので、請求項１記載の発明と同等の効果を得る
ことができるほか、配線設計の自由度を向上させること
ができる。
【００４１】請求項３記載の発明に係る半導体パッケー
ジによれば、請求項１または請求項２記載のテープフィ
ルムを用いて構成されたので、請求項１または請求項２
記載の発明と同等の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体パッケージ
の断面構造図である。
【図２】図１に示した半導体素子１接合部分の詳細な断
面構造図である。
【図３】図２に示した両面配線テープ６のＡ−Ａ’断面
図である。
【図４】実施形態の半導体パッケージの製造方法を示す
工程図である。
【図５】実施形態に係るＩＬＢ時の様子を示す断面図で
ある。
【図６】本発明の第２実施形態に係る半導体パッケージ
の半導体素子接合部の要部平面図である。
【図７】本発明の第３実施形態に係る半導体パッケージ
に用いられる両面配線テープの断面図である。
【図８】本発明の第４実施形態に係る半導体パッケージ
に用いられる両面配線テープの断面図である。
【図９】従来の両面配線テープの断面図である。
【図１０】従来のＩＬＢ時の様子を示す断面図である。
【図１１】従来の半導体パッケージの一構成例を示す断
面図である。
【符号の説明】
１ 半導体素子 ２ 電極バンプ ３ 絶縁テープ ４ インナーリード用の銅箔配線層 ４ａ〜４ｅ インナーリード ５ アウターリード用の銅箔配線層 ５ａ，５ｄ，５ｅ，５ｆ，５ｃ 裏面配線パターン ６ 両面配線テープ（ＴＡＢテープ） ７ 樹脂 ８ 接着剤 ９ スティフナー １０ 半田ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福澤 雄二 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 竹内 正文 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 Ｆターム(参考） 5F044 MM04 MM25 MM28

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁テープの少なくとも表裏両面に金属
    箔の配線パターンが形成されたテープ素材で構成され、
    前記テープ素材の表裏一方の面に配された前記配線パタ
    ーンから成る多ピン構造のインナーリード部が半導体素
    子の電極バンプとフリップチップ方式で共晶接合される
    テープフィルムにおいて、 前記インナーリード部に対向した前記テープ素材の反対
    面の裏面配線パターンは、前記半導体素子との接合時の
    荷重が前記インナーリード部の各リードに均等に加わる
    ような形状で形成したことを特徴とするテープフィル
    ム。
  2. 【請求項２】 前記裏面配線パターンは、前記インナー
    リード部の各リードにおけるボンディング領域において
    その領域面積に対して半分以上の面積が対向し、且つ均
    一の厚さのパターンであることを特徴とする請求項１記
    載のテープフィルム。
  3. 【請求項３】 請求項１または請求項２記載のテープフ
    ィルムを用いて構成されたことを特徴とする半導体パッ
    ケージ。
JP26261999A 1999-09-16 1999-09-16 テープフィルム及び半導体パッケージ Expired - Fee Related JP3550057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26261999A JP3550057B2 (ja) 1999-09-16 1999-09-16 テープフィルム及び半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26261999A JP3550057B2 (ja) 1999-09-16 1999-09-16 テープフィルム及び半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2001085475A true JP2001085475A (ja) 2001-03-30
JP3550057B2 JP3550057B2 (ja) 2004-08-04

Family

ID=17378315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26261999A Expired - Fee Related JP3550057B2 (ja) 1999-09-16 1999-09-16 テープフィルム及び半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3550057B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514296B2 (en) 2006-03-07 2009-04-07 Seiko Epson Corporation Method for manufacturing semiconductor device
WO2010007916A1 (ja) * 2008-07-16 2010-01-21 シャープ株式会社 半導体装置および表示装置
US9093393B2 (en) 2012-11-19 2015-07-28 J-Devices Corporation Semiconductor device and method for producing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514296B2 (en) 2006-03-07 2009-04-07 Seiko Epson Corporation Method for manufacturing semiconductor device
WO2010007916A1 (ja) * 2008-07-16 2010-01-21 シャープ株式会社 半導体装置および表示装置
JP2010027706A (ja) * 2008-07-16 2010-02-04 Sharp Corp 半導体装置および表示装置
KR101234461B1 (ko) * 2008-07-16 2013-02-18 샤프 가부시키가이샤 반도체 장치 및 표시 장치
TWI396266B (zh) * 2008-07-16 2013-05-11 Sharp Kk 半導體裝置及顯示裝置
US9093393B2 (en) 2012-11-19 2015-07-28 J-Devices Corporation Semiconductor device and method for producing the same

Also Published As

Publication number Publication date
JP3550057B2 (ja) 2004-08-04

Similar Documents

Publication Publication Date Title
JP2792532B2 (ja) 半導体装置の製造方法及び半導体ウエハー
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US7598121B2 (en) Method of manufacturing a semiconductor device
JPH0794553A (ja) 半導体装置およびその製造方法
JP2586344B2 (ja) キャリアフィルム
JPH1012676A (ja) 半導体装置
JP3243956B2 (ja) 半導体装置およびその製造方法
JPS59139636A (ja) ボンデイング方法
JP2000068328A (ja) フリップチップ実装用配線基板
JP2626621B2 (ja) 半導体装置の製造方法
JP3550057B2 (ja) テープフィルム及び半導体パッケージ
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2949969B2 (ja) フィルムキャリア半導体装置
JP3297262B2 (ja) Ｔａｂテープ及び半導体装置
JPH09162240A (ja) 半導体装置
JP2000164786A (ja) 半導体パッケージ及び半導体装置
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2000299399A (ja) 半導体装置
JP4619104B2 (ja) 半導体装置
JP3674550B2 (ja) 半導体装置
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JPH11135672A (ja) 半導体パッケージ
JP2762705B2 (ja) 半導体装置実装用回路基板の構造
JPH07283274A (ja) 半導体装置及び接合シート

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040422

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees