KR101234461B1 - 반도체 장치 및 표시 장치 - Google Patents

반도체 장치 및 표시 장치 Download PDF

Info

Publication number
KR101234461B1
KR101234461B1 KR1020117003122A KR20117003122A KR101234461B1 KR 101234461 B1 KR101234461 B1 KR 101234461B1 KR 1020117003122 A KR1020117003122 A KR 1020117003122A KR 20117003122 A KR20117003122 A KR 20117003122A KR 101234461 B1 KR101234461 B1 KR 101234461B1
Authority
KR
South Korea
Prior art keywords
area
region
semiconductor element
semiconductor device
heat radiating
Prior art date
Application number
KR1020117003122A
Other languages
English (en)
Other versions
KR20110039338A (ko
Inventor
도모카츠 나카가와
야스노리 지카와
아키테루 라이
다츠야 가토
다쿠야 스기야마
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20110039338A publication Critical patent/KR20110039338A/ko
Application granted granted Critical
Publication of KR101234461B1 publication Critical patent/KR101234461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 관련된 COF (10) 는, 방열재 (7) 가 그 단부 (7a, 7b) 주변의 영역만큼 큰 면적의 개구부를 형성하는 등 하여, 체적 (면적) 이 적어지도록 형성되어 있다. 이 구성에 의하여, COF (10) 를 절곡했을 때의 절곡성이 향상되고, 이 절곡에 의한 응력이 방열재 (7) 의 단부 (7a, 7b) 에 집중되는 것을 방지하여, 절연 필름 (1) 상의 배선을 단선으로부터 지킬 수 있다. 또한, COF (10) 를 표시 장치에 실장할 때에, COF (10) 와 표시 패널의 접합에 이용되는 이방성 도전 수지의 박리를 없앨 수 있다.

Description

반도체 장치 및 표시 장치{SEMICONDUCTOR DEVICE AND DISPLAY DEVICE}
본 발명은 금속성의 방열재가 형성되어 있는 COF (Chip On Film) 로서의 반도체 장치 및 그것을 구비하는 표시 장치에 관한 것으로, 특히 상기 금속성의 방열재를 형성하면서 절곡성을 향상시킨 반도체 장치 및 그것을 구비하는 표시 장치에 관한 것이다.
종래, COF 에 있어서의 반도체 소자가 방출하는 열의 방열 대책으로서, COF 의 절연 필름의 반도체 소자가 탑재되어 있는 면과 반대의 면에 있어서, 반도체 소자가 탑재되어 있는 위치에 상당하는 지점에, 또는 전면적으로, 금속성의 방열재를 형성하는 기술이 고안되어 있다 (특허문헌 1 참조). 이하, 이 기술을 이용한 COF 에 대하여 도 9(a) 를 이용하여 간단히 설명한다.
상기 기술을 이용한 COF 로서의 COF (110) 는, 도시하는 바와 같이, 절연 필름 (101) 과, 절연 필름 (101) 의 일방의 면에 형성된 배선 (102) 과, 절연 필름 (101) 및 배선 (102) 의 일부를 덮도록 형성된 솔더 레지스트 (103) 를 구비하고, 반도체 소자 (104) 에 형성된 범프 전극 (104a) 이 배선 (102) 과 접합되어 있다. 또한, COF (110) 는, 반도체 소자 (104) 주변에 충전되어 반도체 소자 (104) 를 절연 필름 (101) 에 고정시키고, 또한 외부로부터 보호하는 봉지 (封止) 수지 (106) 와, 절연 필름 (101) 의 상기 일방의 면과는 반대의 면 (이면) 에 형성된 방열재 (107) (구체적으로는 판 형상으로 구리로 이루어진다) 를 구비하고 있다. COF (110) 에서는, 방열재 (107) 를 구비하고 있음으로써 반도체 소자 (104) 가 방출한 열의 방열성을 향상시킬 수 있다.
일본 공개특허공보 「특개 2006-108356호 공보 (공개일 : 2006년 4월 20일)」 일본 공개특허공보 「특개 2005-294639호 공보 (공개일 : 2005년 10월 20일)」
COF (110) 는 예를 들어 표시 패널에 실장할 때, 절곡하여 실장을 실시하는데, 이 때 방열재 (107) 는 절곡을 저해하고, 절곡성이 나쁜 영역과 용이하게 되는 영역의 경계 부분인 방열재 (107) 단부 (端部) 에 절곡에 의한 응력이 집중되어, 방열재 (107) 단부의 반대면에 형성된 배선 (102) 이 단선된다는 문제를 발생시킨다. 또한, 방열재 (107) 에 의하여 COF (110) 의 절곡성이 악화되면, 절곡으로부터의 복원력에 의하여 표시 패널과 COF (110) 의 접합에 이용되고 있는 이방성 도전 수지를 박리시킨다는 문제를 발생시킨다.
본 발명은 상기의 문제점을 감안하여 이루어진 것으로, 그 목적은 방열재를 형성하면서도 절곡성을 향상시켜, 배선 단선 등의 문제를 발생시키지 않는 반도체 장치, 및 그것을 구비하는 표시 장치를 제공하는 것에 있다.
본 발명에 관련된 반도체 장치는, 상기 과제를 해결하기 위하여, 절연 필름과, 상기 절연 필름의 일방의 면에 형성된 외부 접속용 단자와 반도체 소자 접속용 단자를 갖는 배선과, 상기 절연 필름의 일방의 면과는 반대의 면에 형성된 방열 부재를 구비하고, 상기 배선에 있어서의 상기 반도체 소자 접속용 단자에 반도체 소자가 접합되는 반도체 장치에 있어서, 상기 방열 부재에 있어서의 상기 반도체 소자 및 그 주변에 상당하는 영역인 제 1 영역과 비교하여, 당해 제 1 영역과 인접하는, 상기 방열 부재 단부 주변에 상당하는 영역인 제 2 영역은 상기 방열 부재의 단위 면적당 체적이 적고, 또한 상기 제 2 영역 중 상기 제 1 영역과 인접하는 영역인 제 3 영역과 비교하여, 당해 제 3 영역과 인접하는, 상기 방열 부재 단부와 인접하는 영역인 제 4 영역은 상기 방열 부재의 단위 면적당 체적이 적은 것을 특징으로 하고 있다.
또한, 본 발명에 관련된 반도체 장치는, 상기 과제를 해결하기 위하여, 절연 필름과, 상기 절연 필름의 일방의 면에 형성된 외부 접속용 단자와 반도체 소자 접속용 단자를 갖는 배선과, 상기 절연 필름의 일방의 면과는 반대의 면에 형성된 방열 부재를 구비하고, 상기 배선에 있어서의 상기 반도체 소자 접속용 단자에 반도체 소자가 접합되는 반도체 장치에 있어서, 상기 방열 부재에 있어서의 상기 반도체 소자 및 그 주변에 상당하는 영역인 제 1 영역과 비교하여, 당해 제 1 영역과 인접하는, 상기 방열 부재 단부 주변에 상당하는 영역인 제 2 영역은 상기 방열 부재의 단위 길이당 면적이 적고, 또한 상기 제 2 영역 중 상기 제 1 영역과 인접하는 영역인 제 3 영역과 비교하여, 당해 제 3 영역과 인접하는, 상기 방열 부재 단부와 인접하는 영역인 제 4 영역은 상기 방열 부재의 단위 길이당 면적이 적은 것이 바람직하다.
또한, 본 발명에 관련된 표시 장치는, 상기 과제를 해결하기 위하여, 상기 반도체 장치를 이용하여 실장한, 표시 장치를 구동시키기 위한 표시 장치 구동 모듈을 구비하고 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 본 발명에 관련된 반도체 장치는, 방열 부재가 그 단부 주변의 영역만큼 단위 면적당 체적 (단위 길이당 면적) 이 적어지도록 형성되어 있다. 이 구성에 의하여, 상기 반도체 장치를 절곡했을 때의 절곡성이 향상되고, 이 절곡에 의한 응력이 상기 방열 부재 단부에 집중되는 것을 방지하여, 절연 필름 상의 배선을 단선으로부터 지킬 수 있다. 또한, 상기 반도체 장치의 절곡성이 향상됨으로써, 상기 반도체 장치를 표시 패널에 실장할 때에 상기 반도체 장치와 상기 표시 패널의 접합에 이용되는 이방성 도전 수지의 박리를 없앨 수 있다.
또한, 상기 반도체 장치는, 반도체 소자 및 그 주변에 상당하는 영역에서는 상기 방열 부재의 체적 (면적) 을 확보하고 있고, 이 때문에 절곡성을 향상시키면서, 상기 방열 부재의 원래 기능 (상기 반도체 소자가 방출하는 열의 방열) 도 유지하고 있다.
또한, 상기 구성에 의하면, 본 발명에 관련된 표시 장치는, 절곡성을 향상시켜 배선 단선 등의 문제를 발생시키지 않고, 또한 방열 기능을 갖는, 상기 또는 하기의 반도체 장치를 이용하여 실장한, 표시 장치를 구동시키기 위한 표시 장치 구동 모듈을 구비하고 있기 때문에, 그 동작에 높은 신뢰성을 확보할 수 있다.
이상으로부터, 상기 반도체 장치는 방열재를 형성하면서도 절곡성을 향상시켜, 배선 단선 등의 문제를 발생시키지 않는 반도체 장치, 및 그것을 구비하는 표시 장치를 제공할 수 있다는 효과를 발현한다.
본 발명에 관련된 반도체 장치는, 상기 제 2 영역에는, 상기 제 1 영역에는 형성되어 있지 않은, 상기 절연 필름까지 관통되는 구멍인 개구가 복수 형성되어 있고, 당해 개구 중 제 1 개구부 및 제 2 개구부가 각각 복수 형성되어 있고, 상기 제 1 개구부는 상기 제 2 개구부와 비교하여 작은 면적을 갖는 개구이고, 상기 제 1 개구부는 상기 제 3 영역에 형성되어 있고, 상기 제 2 개구부는 상기 제 4 영역에 형성되어 있는 것이 바람직하다.
상기의 구성에 의하면, 상기 방열 부재 단부 주변의 영역만큼 큰 면적을 갖는 개구부를 형성하여, 상기 방열 부재의 면적을 적게 하고 있다. 이 구성에 의하여, 상기 서술한 바와 같은, 상기 반도체 장치의 절곡성을 향상시켜 상기 배선을 단선으로부터 지키는 등의 각종 효과를 발현할 수 있다.
본 발명에 관련된 반도체 장치는, 상기 제 2 영역에는, 상기 제 1 영역에는 형성되어 있지 않은, 상기 절연 필름까지 관통되는 구멍인 개구가 복수 형성되고, 당해 개구 중 제 1 개구부가 복수 형성되어 있고, 상기 제 1 개구부는 상기 제 3 영역보다 상기 제 4 영역에 다수 형성되어 있는 것이 바람직하다.
상기 구성에 의하면, 상기 방열 부재 단부 주변의 영역만큼 개구부를 다수 형성하여, 상기 방열 부재의 면적을 적게 하고 있다. 이 구성에 의하여, 상기 서술한 바와 같은, 상기 반도체 장치의 절곡성을 향상시켜 상기 배선을 단선으로부터 지키는 등의 각종 효과를 발현할 수 있다.
본 발명에 관련된 반도체 장치는, 상기 개구부는 각각 90°이하의 각을 갖지 않는 형상인 것이 바람직하다.
또한, 본 발명에 관련된 반도체 장치는, 상기 개구부는 원형 형상, 또는 5 각형 이상의 다각형 형상인 것이 바람직하다. 또한, 상기 5 각형 이상의 다각형이란, 예를 들어 6 각형으로, 5 개 이상의 선분으로 둘러싸인 다각형을 가리키고 있다.
상기 방열 부재에 형성하는 개구부가 90°이하의 각을 갖는 형상이면, 이 각에 응력이 집중되어, 이 각을 기점으로 하는 절곡 및 균열이 발생할 우려가 있다. 그래서, 상기 구성과 같이, 상기 방열 부재에 형성하는 개구부가 90°이하의 각을 갖지 않는 형상, 예를 들어 원형 형상, 또는 5 각형 이상의 다각형 형상으로 함으로써, 상기 개구부의 각에 응력이 집중되는 것을 완화시켜, 상기 절곡 및 상기 균열의 발생을 방지할 수 있다. 또한, 특히 원형 형상으로 하는 것이 바람직하다.
본 발명에 관련된 반도체 장치는, 상기 제 2 영역에는, 상기 제 1 영역에는 형성되어 있지 않은, 상기 방열 부재 단부를 향함에 따라 상기 제 2 영역의 상기 방열 부재의 단위 길이당 면적이 적어지는 복수의 노치가 형성되어 있는 것이 바람직하다.
상기의 구성에 의하면, 상기 방열 부재 단부를 향함에 따라 상기 제 2 영역의 상기 방열 부재의 면적이 적어지는 복수의 노치를 형성하여, 상기 방열 부재의 단위 길이당 면적을 적게 하고 있다. 이 구성에 의하여, 상기 서술한 바와 같은, 상기 반도체 장치의 절곡성을 향상시켜, 배선을 단선으로부터 지키는 등의 각종 효과를 발현할 수 있다. 또한, 이 구성에서는, 상기 방열 부재 단부를 향함에 따라 연속적으로 상기 방열 부재의 면적이 적어지고 있기 때문에, 상기 서술한 개구부를 형성하는 구성과 비교하여, 절곡에 의한 응력이 상기 방열 부재 단부에 집중되는 것을 보다 방지하여, 상기 배선을 단선으로부터 지키는 등의 각종 효과를 보다 현저하게 발현할 수 있다.
본 발명에 관련된 반도체 장치는, 상기 노치는 상기 제 2 영역 중 상기 방열 부재 단부의 중앙부 영역을 제외하고 형성되어 있는 것이 바람직하다.
또한, 본 발명에 관련된 반도체 장치는, 상기 노치는 상기 제 2 영역 중 상기 방열 부재 단부의 중앙부 영역에만 형성되어 있는 것이 바람직하다.
상기 구성에 의하면, 상기 방열 부재 단부를 향함에 따라 상기 제 2 영역의 상기 방열 부재의 면적이 적어지는 복수의 노치를 상기 방열 부재 단부의 중앙부 영역을 제외하고, 또는 중앙부 영역에만 형성하여, 상기 방열 부재의 면적을 적게 하고 있다. 이 구성에 의하여, 상기 서술한 바와 같은, 상기 반도체 장치의 절곡성을 향상시켜, 배선을 단선으로부터 지키는 등의 각종 효과를 발현할 수 있다.
또한, 상기 구성에 의하면, 이하에 나타내는 효과도 발현할 수 있다. 상기 반도체 장치는, 제품으로 출하되는 단계에서는, 상기 반도체 소자 주변에 상기 반도체 소자를 상기 절연 필름에 고정시키기 위하여, 또한 상기 반도체 소자를 외부의 수분 등으로부터 보호하기 위하여 수지가 충전되어 있다. 이 수지는, 상기 반도체 장치를 실장할 때에 가해지는 열에 의하여 수축되고, 이로 인하여 상기 반도체 장치에 뒤틀림이 발생하는 경우가 있다. 또한, 방열 부재의 열팽창과 절연 필름의 열팽창의 미스매치에 의하여 뒤틀림이 발생하는 경우도 있다. 이 뒤틀림이 발생되어 있는 상태에서 상기 반도체 장치를 실장하면, 예를 들어 표시 패널에 실장하면 상기 방열 부재 단부에 응력이 집중되어, 상기 표시 패널과 상기 반도체 장치의 접합에 이용되고 있는 이방성 도전 수지가 박리되는 등의 문제가 발생한다. 그래서, 상기 복수의 노치를 상기 방열 부재 단부의 중앙부 영역을 제외하고, 또는 중앙부 영역에만 형성함으로써, 상기 뒤틀림에 의한 상기 방열 부재 단부에 대한 응력의 집중을 완화시켜, 상기 이방성 도전 수지의 박리를 방지할 수 있다.
상기 노치를 형성하는 영역은 상기 반도체 장치의 뒤틀림의 방향과 절곡의 방향에 따라 바꾸는 것이 바람직하다. 구체적으로는, 중앙부가 높아지도록 뒤틀려 있는 경우에는 상기 노치를 상기 방열 부재 단부의 중앙부 영역에만 형성하고, 중앙부가 오목해지도록 뒤틀려 있는 경우에는 상기 노치를 상기 방열 부재 단부의 중앙부 영역을 제외하고 형성하는 것이 바람직하다.
본 발명에 관련된 반도체 장치는, 상기 방열 부재에 슬릿을 형성하고 있는 것이 바람직하다.
상기의 구성에 의하면, 상기 방열 부재에 슬릿을 형성하고 있음으로써, 상기 방열 부재의 열팽창을 방지하여 완화시킬 수 있고, 종래 방열 부재의 열팽창에 의하여 발생하고 있던 배선의 변형 또는 단선을 방지할 수 있다. 또한, 예를 들어 상기 방열 부재가 직사각형 형상의 방열 부재이면, 상기 슬릿은 그 기능으로부터 상기 방열 부재의 장변 방향에 형성하게 된다.
본 발명에 관련된 반도체 장치는, 절연 필름과, 상기 절연 필름의 일방의 면에 형성된 외부 접속용 단자와 반도체 소자 접속용 단자를 갖는 배선과, 상기 절연 필름의 일방의 면과는 반대의 면에 형성된 방열 부재를 구비하고, 상기 배선에 있어서의 상기 반도체 소자 접속용 단자에 반도체 소자가 접합되는 반도체 장치에 있어서, 상기 방열 부재에 있어서의 상기 반도체 소자 및 그 주변에 상당하는 영역인 제 1 영역과 비교하여, 당해 제 1 영역과 인접하는, 상기 방열 부재 단부 주변에 상당하는 영역인 제 2 영역은 상기 방열 부재의 단위 면적당 체적이 적고, 또한 상기 제 2 영역 중 상기 제 1 영역과 인접하는 영역인 제 3 영역과 비교하여, 당해 제 3 영역과 인접하는, 상기 방열 부재 단부와 인접하는 영역인 제 4 영역은 상기 방열 부재의 단위 면적당 체적이 적은 것을 특징으로 하고 있다.
또한, 본 발명에 관련된 반도체 장치는 절연 필름과, 상기 절연 필름의 일방의 면에 형성된 외부 접속용 단자와 반도체 소자 접속용 단자를 갖는 배선과, 상기 절연 필름의 일방의 면과는 반대의 면에 형성된 방열 부재를 구비하고, 상기 배선에 있어서의 상기 반도체 소자 접속용 단자에 반도체 소자가 접합되는 반도체 장치에 있어서, 상기 방열 부재에 있어서의 상기 반도체 소자 및 그 주변에 상당하는 영역인 제 1 영역과 비교하여, 당해 제 1 영역과 인접하는, 상기 방열 부재 단부 주변에 상당하는 영역인 제 2 영역은 상기 방열 부재의 단위 길이당 면적이 적고, 또한 상기 제 2 영역 중 상기 제 1 영역과 인접하는 영역인 제 3 영역과 비교하여, 당해 제 3 영역과 인접하는, 상기 방열 부재 단부와 인접하는 영역인 제 4 영역은 상기 방열 부재의 단위 길이당 면적이 적은 것이 바람직하다.
또한, 본 발명에 관련된 표시 장치는, 상기 과제를 해결하기 위하여, 상기 반도체 장치를 이용하여 실장한, 표시 장치를 구동시키기 위한 표시 장치 구동 모듈을 구비하고 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 본 발명에 관련된 반도체 장치는, 방열 부재가 그 단부 주변의 영역만큼 단위 면적당 체적 (단위 길이당 면적) 이 적어지도록 형성되어 있다. 이 구성에 의하여, 상기 반도체 장치를 절곡했을 때의 절곡성이 향상되고, 이 절곡에 의한 응력이 상기 방열 부재 단부에 집중하는 것을 방지하여, 절연 필름 상의 배선을 단선으로부터 지킬 수 있다. 또한, 상기 반도체 장치의 절곡성이 향상됨으로써, 상기 반도체 장치를 표시 패널에 실장할 때에 상기 반도체 장치와 상기 표시 패널의 접합에 이용되는 이방성 도전 수지의 박리를 없앨 수 있다.
또한, 상기 반도체 장치는, 반도체 소자 및 그 주변에 상당하는 영역에서는 상기 방열 부재의 체적 (면적) 을 확보하고 있고, 이 때문에 절곡성을 향상시키면서, 상기 방열 부재의 원래 기능 (상기 반도체 소자가 방출하는 열의 방열) 도 유지하고 있다.
또한, 상기 구성에 의하면, 본 발명에 관련된 표시 장치는, 절곡성을 향상시켜 배선 단선 등의 문제를 발생시키지 않고, 또한 방열 기능을 갖는, 상기 또는 하기의 반도체 장치를 이용하여 실장한, 표시 장치를 구동시키기 위한 표시 장치 구동 모듈을 구비하고 있기 때문에 그 동작에 높은 신뢰성을 확보할 수 있다.
이상으로부터, 상기 반도체 장치는 방열재를 형성하면서도 절곡성을 향상시켜 배선 단선 등의 문제를 발생시키지 않는 반도체 장치, 및 그것을 구비하는 표시 장치를 제공할 수 있다는 효과를 발현한다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은 이하에 나타내는 기재에 의하여 충분히 알 수 있을 것이다. 또한, 본 발명의 이익은 첨부 도면을 참조한 다음 설명에 의하여 명백해질 것이다.
도 1 은 본 발명의 일 실시형태에 관련된 COF 를 나타내고 있고, (a) 는 그 이면의 평면도이고, (b) 및 (c) 는 도 1(a) 중의 "a" 영역의 구성예를 나타내는 확대도이다.
도 2 는 도 1 에 나타낸 COF 를 이용한 표시 장치의 일부의 구성을 나타내는 도면이다.
도 3 은 방열재의 두께와 방열재를 구비한 도 1 에 나타낸 COF 의 온도의 관계를 나타내는 그래프이다.
도 4 는 도 1 에 나타낸 COF 에 있어서의 방열재에 형성한 개구부의 형상예를 나타내는 평면도이다.
도 5 는 도 1 에 나타낸 COF 에 있어서의 방열재의 구성예를 나타내는 도면이다.
도 6 은 도 1 에 나타낸 COF 에 있어서의 방열재의 구성예를 나타내는 것으로, 노치를 형성한 경우의 일례를 나타내는 평면도이다.
도 7 은 도 1 에 나타낸 COF 에 있어서의 방열재의 구성예를 나타내는 것으로, 노치를 형성한 경우의 다른 예를 나타내는 평면도이다.
도 8 은 본 발명의 다른 실시형태에 관련된 COF 를 나타내고 있고, (a) 및 (c) 는 그 이면의 평면도이고, (b) 는 도 8(a) 및 도 8(c) 중의 "c" 영역의 확대도이다.
도 9 는 종래 기술에 관련된 COF 를 나타내고 있고, (a) 는 그 단면도이고, (b) 는 반도체 소자의 범프 전극이 형성된 면의 평면도이다.
본 명세서에서는, 본 발명에 관련된 반도체 장치에 있어서의 부재가 직사각형 형상인 경우에, 그 장변 방향을 「횡」, 단변 방향을 「종」 으로 칭한다.
[실시형태 1]
본 발명의 일 실시형태에 대하여 도 1 ∼ 도 7 을 이용하여 설명하면 이하와 같다.
도 1 은 본 실시형태에 관련된 COF (반도체 장치) (10) 를 나타내고 있고, 도 1(a) 는 그 이면을 나타내고 있고, 도 1(b) 및 도 1(c) 는 도 1(a) 중의 "a" 영역의 구성예를 확대하여 나타내고 있다.
COF (10) 는, 도 5 에 나타내는 바와 같이, 도 9(a) 에 나타낸 COF (110) 와 마찬가지의 구성이다. COF (10) 는, 반도체 소자 등의 반송에 사용하는 스프로킷 홀 (1a) 을 갖는 절연 필름 (1) 과, 절연 필름 (1) 의 일방의 면에 형성되고, 외부 접속용 단자 (도시 생략) 및 반도체 소자 접속용 단자 (도시 생략) 를 갖는 배선 (2) 과, 절연 필름 (1) 및 배선 (2) 의 일부를 덮도록 형성된 솔더 레지스트 (3) 를 구비한다. 또한, COF (10) 는, 범프 전극 (4a) 을 가진 반도체 소자 (4) 가 이 범프 전극 (4a) 을 개재하여 배선 (2) 에 있어서의 반도체 소자 접속용 단자에 접합된다. 또한, COF (10) 는 반도체 소자 (4) 근방에 충전되어 반도체 소자 (4) 를 절연 필름 (1) 에 고정시키고, 또한 외부의 수분 등으로부터 보호하는 봉지 수지 (6) 와, 절연 필름 (1) 의 상기 일방의 면과는 반대의 면 (이면) 에 형성된 방열재 (방열 부재) (7) 를 구비하여 구성되어 있다. COF (10) 에서는, 방열재 (7) 를 구비하고 있음으로써, 반도체 소자 (4) 가 방출한 열의 방열성을 향상시킬 수 있다.
도 2 는, COF (10) 를 탑재한 표시 장치 (30) 의 일부의 구성을 나타내고 있다. 표시 장치 (30) 는 일반적인 액정 표시 장치로, 상세한 설명은 생략한다.
표시 장치 (30) 는 표시 패널 (15), 백라이트 장치 (20), 및 표시 패널 (15) 에 표시를 실시하기 위한 표시 장치 구동 모듈로서의 (표시 장치 구동 모듈을 실장하기 위한) COF (10) 를 구비하고 있다. 도시하는 바와 같이, COF (10) 는 절곡되어 탑재된다. 상세한 것은 후술하는데, COF (10) 에서는, 예를 들어 방열재 (7) 를 형성하면서도 절곡성을 향상시켜 배선 (2) 의 단선을 방지할 수 있다. 표시 장치 (30) 에서는, 표시 장치 구동 모듈을 이상과 같은 효과를 갖는 COF (10) 에 의하여 실장하기 때문에, 그 동작에 높은 신뢰성을 확보할 수 있다. 또한, 특히 표시 패널 (15) 이 고기능화 및 다출력화가 되는 대형 패널인 경우에, 상기 서술한 높은 신뢰성을 확보할 수 있다는 효과가 현저해진다. 또한, 표시 장치 (30) 는 액정 표시 장치에 한정되는 것은 아니고, 예를 들어 유기 EL 을 이용한 표시 장치여도 된다.
이하, COF (10) 의 상세에 대하여 설명하는데, 절연 필름 (1), 배선 (2), 솔더 레지스트 (3), 및 봉지 수지 (6) 는 종래 일반적으로 알려진 재료 및 형성 방법으로 형성하기 때문에, 여기에서는 그 설명을 생략하고, 주로 방열재 (7) 에 대하여 설명한다.
방열재 (7) 는 판 형상인 것이 바람직하고, 우수한 방열성을 실현시키기 위하여 열전도율이 큰 재료로 형성한다. 구체적으로는, 열전도율이 10 W/(m·k) 이상인 재료에 의하여 형성되는 것이 바람직하다. 바꾸어 말하면, 구리, 알루미늄, 또는 SUS (스테인리스강) 에 의하여 형성되는 것이 바람직하다. 그 형성 방법은 일반적인 스퍼터 등이다. 본 실시형태에서는 구리로 구성하고 있다. 또한, 방열재 (7) 는 그 표면이 방열재 (7) 의 형성 재료와는 상이한 재료에 의하여 도금 또는 코팅되어 있는 것이 바람직하다. 방열재 (7) 는 상기 서술한 바와 같이 오로지 금속으로 형성되기 때문에 산화가 발생할 경우가 있지만, 이상의 구성에 의하여 방열재 (7) 의 산화를 방지할 수 있다. 구체적으로는, 주석 도금 또는 솔더 레지스트에 의하여 코팅한다.
방열재 (7) 의 두께는 5 ㎛ 이상 30 ㎛ 이하가 바람직하고, 8 ㎛ 이상 15 ㎛ 이하가 보다 바람직하다. 도 3 은 방열재 (7) 의 두께와 COF (10) 의 온도의 관계를 나타내는 그래프이다. 이 그래프로부터, 8 ㎛ 이상 15 ㎛ 이하의 두께인 경우에 가장 온도의 저하가 현저하고, 두께가 증가하여도 그 효과가 그다지 향상되지 않는 것이 분명하다. 또한, COF (10) 의 박형을 유지하기 위해서도 방열재 (7) 는 얇은 편이 바람직하다. 따라서, 방열재 (7) 의 두께로서는 8 ㎛ 이상 15 ㎛ 이하가 보다 바람직하고, 이 구성에 의하여 COF (10) 의 박형을 유지하면서, 방열성을 향상시킬 수 있다. 본 실시형태에서는 8 ㎛ 또는 15 ㎛ 로 구성하고 있다.
또한, COF (10) 의 박형화 및 높은 방열성을 달성하기 위해서는, 반도체 소자 (4) 와 방열재 (7) 의 수직 방향의 거리 (도 9(a) 로 나타내는 "b" 의 거리) 가 0.1 ㎜ 이하인 것이 바람직하다.
방열재 (7) 는 COF (10) 의 이면 전체에 형성하는 것이 바람직하다. 이 구성에 의하여 높은 방열성을 달성할 수 있다. 그러나, COF (10) 는 상기 서술한 바와 같이 절곡되어 실장되기 때문에, 그 절곡성을 고려하면 COF (10) 의 이면의 일부, 구체적으로는 COF (10) 의 이면에 있어서의 반도체 소자 (4) 및 그 주변에 상당하는 위치에 형성되는 것이 바람직하다.
또한, COF 에서는 타발 (打拔) 부분을 타발하여 실장하기 때문에, COF (10) 에서는 방열재 (7) 의 횡폭 (7B) 을 타발 부분 (1c) 으로부터 양측 각각 0.5 ㎜ 이상 여유를 두고 (도 1(a) 중의 "d1" 영역) 설정한다. 본 실시형태에서는 d1=1 ㎜ 로 하고 있다. 이 구성에 의하여, 실장시의 타발에 지장을 초래하는 일 없이 방열성을 향상시킬 수 있다.
또한, 방열재 (7) 의 형상은, 본 실시형태에서는 반도체 소자 (4) 를 직사각형 형상으로 하고 있기 때문에 그것에 맞추어 직사각형 형상으로 하고 있고, 이것에 한정되는 것은 아니고, 예를 들어 정사각형 형상이어도 된다.
다음으로, 본 실시형태에 있어서 가장 주목해야 할 점인데, 방열재 (7) 는 반도체 소자 (4) 및 그 주변에 상당하는 영역인 영역 (area1) (제 1 영역) 과, 영역 (area1) 의 양측에 인접하는, 방열재 (7) 의 횡방향의 단부 (7a, 7b) 주변에 상당하는 영역인 1 쌍의 영역 (area2) (제 2 영역) 을 갖고 있다. 각 영역 (area2) 은, 영역 (area1) 에 인접하여 횡방향으로 띠 형상으로 연장되는 영역 (area3) (제 3 영역) 과, 영역 (area3) 의 외측에 인접하여 횡방향으로 띠 형상으로 연장되는 영역 (area4) (제 4 영역) 을 갖고 있다. 영역 (area3) 에는 횡방향을 따라 소정의 간격을 두고 형성된 복수 개의 개구부 (O1) 가 배치되어 있다. 영역 (area4) 에는 횡방향을 따라 소정의 간격을 두고 형성된 복수 개의 개구부 (O2) 가, 각 개구부 (O1) 에 대향하는 위치에 배치되어 있다.
상기 복수 개의 개구부 (O1·O2) 는 개구부 (O) 를 구성하고 있다. 개구부 (O1·O2) 는, 도 1(b) 에 나타내는 바와 같이, 정사각형 형상으로, 개구부 (O2) 는 개구부 (O1) 보다 큰 면적을 가진 개구이다. 개구부 (O1) 는 영역 (area2) 내의 영역 (area3) 에 형성되어 있고, 개구부 (O2) 는 영역 (area2) 내의 영역 (area4) 에 형성되어 있다. 즉, 방열재 (7) 는 평평하게 형성되어 있는 방열재와 비교하여, 개구부 (O) 가 형성되어 있기 때문에 그 체적 (면적) 이 적어져 있다. 또한, 영역 (area1) ＞ 영역 (area2), 영역 (area3) ＞ 영역 (area4) 과 같이, 단부 (7a, 7b) 주변의 영역만큼 큰 면적의 개구부 (O) 가 형성되어 방열재의 단위 면적당 체적 (단위 길이당 면적) 이 적어져 있다.
이와 같은 구성에 의하여, 방열재 (7) 는 COF (10) 를 절곡했을 때의 절곡성이 향상되고, 이 절곡에 의한 응력이 방열재 (7) 의 단부 (7a, 7b) 에 집중되는 것을 방지하여, 절연 필름 (1) 상의 배선 (2) 을 단선으로부터 지킬 수 있다. 또한, COF (10) 의 절곡성이 향상됨으로써 COF (10) 를 표시 장치 (30) 에 실장할 때에 COF (10) 와 표시 패널 (15) 의 접합에 이용되는 이방성 도전 수지의 박리를 없앨 수 있다.
또한, COF (10) 는 반도체 소자 (4) 및 그 주변에 상당하는 영역 (area1) 에서는, 개구부 (O) 를 형성하지 않고 방열재 (7) 의 체적 (면적) 을 확보하고 있고, 이 때문에 절곡성을 향상시키면서, 방열재 (7) 의 원래 기능 (반도체 소자 (4) 가 방출하는 열의 방열) 도 유지하고 있다. 이 점으로부터 바꾸어 말하면, 개구부 (O) 는 방열재 (7) 의 기능인 방열에 그다지 기여하지 않는 지점에 형성되어 있다고 할 수 있다. 영역 (area2) 은, 구체적으로는 단부 (7a, 7b) 로부터 반도체 소자 (4) 주변을 향하여 1 ∼ 3 (㎜) 정도로 하면 된다.
또한, 개구부 (O) 는, 도 1(c) 에 나타내는 바와 같이, 개구부 (O1·O2) 를 포함하지 않고 개구부 (O1) 만으로 구성하고, 개구부 (O2) 의 기능을 영역 (area4) 에, 영역 (area3) 에 형성하는 것보다 많은 개구부 (O1) 를 형성함으로써 달성하여도 된다. 이 경우, 개구부 (O1·O2) 를 형성하는 경우와 동등한 효과를 발현할 수 있다.
또한, 개구부 (O) 는 90°이하의 각을 갖지 않는 형상인 것이 바람직하다. 이것은 개구부 (O) 가 90°이하의 각을 갖는 형상이면, 이 각에 응력이 집중되어, 이 각을 기점으로 하는 절곡 및 균열이 발생할 우려가 있기 때문이다. 상기 90°이하의 각을 갖지 않는 형상이란, 예를 들어 도 4 에 나타내는 바와 같은 5 각형 형상, 또는 5 각형 형상 이상의 다각형, 또는 원형 형상을 들 수 있고, 특히 원형 형상이 바람직하다. 또한, 상기 5 각형 이상의 다각형이란, 예를 들어 6 각형으로, 5 개 이상의 선분으로 둘러싸인 다각형을 가리키고 있다.
또한, 방열재 (7) 는 상기 서술한 바와 같은 COF (10) 의 절곡성을 향상시켜, 배선 (2) 을 단선으로부터 지키는 등의 각종 효과를 발현하기 위해서는, 상기 서술한 바와 같은 개구부 (O) 를 형성하는 것이 아니라, 도 5 에 나타내는 바와 같이, 단부 (7a, 7b) 에 근접해짐에 따라 단계적으로 또는 연속적으로 방열재 (7) 의 두께를 얇게 하는 구성으로 하여도 된다. 또는, 도 6 및 도 7 에 나타내는 바와 같이, 방열재 (7) 의 단부 (7a, 7b) 를 향함에 따라 영역 (area2) 의 방열재 면적이 적어지는, 복수의 노치 (N) 를 형성하여도 된다. 도 6 및 도 7 은 노치 (N) 를 형성한 방열재 (7) 를 나타내고 있고, COF (10) 의 그 밖의 구성의 도시는 생략하고 있다.
이와 같이 방열재 (7) 의 단부 (7a, 7b) 를 향함에 따라 방열재 (7) 의 두께를 얇게 하는, 영역 (area2) 의 방열재의 면적이 적어지는 노치 (N) 를 형성함으로써, 단부 (7a, 7b) 를 향함에 따라 단계적으로 또는 연속적으로 방열재 (7) 의 면적이 적어지고 있다. 그 때문에, 상기 서술한 개구부 (O) 를 형성하는 구성과 비교하여, 절곡에 의한 응력이 단부 (7a, 7b) 에 집중되는 것을 보다 방지하여, 배선 (2) 을 단선으로부터 지키는 등의 각종 효과를 보다 현저하게 발현할 수 있다.
또한, 도 7 에 나타낸 노치 (N) 의 형성 방법에서는, 즉 단부 (7a, 7b) 의 중앙부 영역을 제외하고, 또는 중앙부 영역에만 노치 (N) 를 형성하는 구성이면, COF (10) 를 실장할 때의 절곡에 기인한 배선 (2) 의 단선을 방지하는 등의 상기 서술한 각종 효과에 추가로, 이하에 나타내는 효과도 발현할 수 있다.
COF (10) 는, 상기 서술한 바와 같이, 반도체 소자 (4) 주변에 반도체 소자 (4) 를 절연 필름 (1) 에 고정시키고, 또한 외부의 수분 등으로부터 보호하는 봉지 수지 (6) 가 충전되어 있다. 이 봉지 수지 (6) 는 COF (10) 를 실장할 때에 가해지는 열에 의하여 수축되고, 이로 인하여 COF (10) 에 뒤틀림 (방열재 (7) 의 횡방향의 뒤틀림) 이 발생하는 경우가 있다. 또한, 방열재 (7) 의 열팽창과 절연 필름 (1) 의 열팽창의 미스매치에 의하여 뒤틀림이 발생하는 경우도 있다. 이 뒤틀림이 발생한 상태에서 COF (10) 를 실장하면, 예를 들어 상기 서술한 바와 같이 표시 패널에 실장하면, 단부 (7a, 7b) 에 응력이 집중되어, 표시 패널과 COF (10) 의 접합에 이용되고 있는 이방성 도전 수지가 박리되는 등의 문제가 발생한다. 그래서, 단부 (7a, 7b) 의 중앙부 영역을 제외하고, 또는 중앙부 영역에만 노치 (N) 를 형성함으로써, 상기 뒤틀림에 의한 단부 (7a, 7b) 에 대한 응력의 집중을 완화시켜, 상기 이방성 도전 수지의 박리를 방지할 수 있다. 또한, 단부 (7a, 7b) 의 중앙부로부터 방열재 (7) 의 횡방향의 단부 (7c, 7d) 를 향하여 방열재 (7) 의 면적이 적어지도록 구성 (극단적으로 말하면, 마름모꼴 형상과 같은 형상) 하여도 상기 비틀림에 의한 문제를 해결할 수 있다.
또한, 노치 (N) 를 형성하는 영역은 COF (10) 의 뒤틀림 방향과 절곡 방향에 따라 바꾸는 것이 바람직하다. 구체적으로는, 중앙부가 높아지듯이 비틀려 있는 경우에는 노치 (N) 를 방열재 (7) 의 단부 (7a, 7b) 의 중앙부 영역에만 형성하고, 중앙부가 오목해지듯이 비틀려 있는 경우에는 노치 (N) 를 방열재 (7) 의 단부 (7a, 7b) 의 중앙부 영역을 제외하고 형성하는 것이 바람직하다.
이상과 같이, 본 실시형태에 관련된 COF (10) 에서는, 방열재 (7) 가 그 단부 (7a, 7b) 주변 영역만큼 단위 면적당 체적 (단위 길이당 면적) 이 적어지도록 형성되어 있다. 이 구성에 의하여, COF (10) 를 절곡했을 때의 절곡성이 향상되고, 이 절곡에 의한 응력이 방열재 (7) 의 단부 (7a, 7b) 에 집중되는 것을 방지하여, 절연 필름 (1) 상의 배선 (2) 을 단선으로부터 지킬 수 있다. 또한, COF (10) 의 절곡성이 향상됨으로써, COF (10) 를 표시 장치 (30) 에 실장할 때에 COF (10) 와 표시 패널 (15) 의 접합에 이용되는 이방성 도전 수지의 박리를 없앨 수 있다. 또한, 반도체 소자 (4) 및 그 주변에 상당하는 영역 (area1) 에서는, 개구부 (O) 를 형성하지 않고 방열재 (7) 의 체적 (면적) 을 확보하고 있고, 이 때문에 절곡성을 향상시키면서 방열재 (7) 의 원래 기능 (반도체 소자 (4) 가 방출하는 열의 방열) 도 유지하고 있다.
또한, 특허문헌 2 에는, 플렉스리지드 배선판을 구성하는 플렉시블 기판에, 당해 플렉시블 기판의 굴곡부에 있어서의 굴곡 정도를 크게 하거나, 또한 도체 회로의 단선 등을 야기하기 어렵게 하거나 하는 등을 위하여, 더미 패턴을 형성함과 함께, 이 더미 패턴에 다양한 형상의 개구가 형성되어 있는 것이 개시되어 있다. 구체적으로는, 동일한 크기의 면적을 갖는 개구가 격자 형상으로 형성되어 있거나, 또는 큰 면적의 개구가 중앙부에 형성되고, 당해 개구에 대하여 단부측에 작은 면적의 개구가 형성되어 있다.
이와 같이 상기 더미 패턴에 있어서의 개구는, 본 발명과 같이, 단부에 근접함에 따라 큰 면적의 개구를 형성하도록은 구성되어 있지 않아, 적어도 이 점에서 본 발명과는 다르다 (특허문헌 2 의 단락 [0042] ∼ 단락 [0049], 및 도 3 참조).
[실시형태 2]
본 발명의 다른 실시형태에 대하여 도 8 을 이용하여 설명하면 이하와 같다.
도 8 은 본 실시형태에 관련된 COF (10a) 를 나타내고 있고, 도 8(a) 및 도 8(c) 는 그 이면을, 도 8(b) 는 도 8(a) 및 도 8(c) 중의 "c" 영역을 확대하여 나타내고 있다. 또한, 설명의 편의상, COF (10) 의 부재와 동일 기능을 갖는 부재에는 동일 부재 번호를 붙여, 그 설명을 생략한다. 또한, 기본적으로 COF (10) 와 다른 점에 대해서만 설명한다.
COF (10a) 는, COF (10) 의 구성에 대하여, 방열재 (7) 에 도 8 에 나타내는 바와 같은 슬릿 (8) 을 추가로 형성하고 있다. 이 슬릿 (8) 에 대하여 이하 상세하게 설명한다.
종래의 COF (110) 에서는, 반도체 소자 (104) 의 범프 전극 (104a) 을 배선 (102) 에 접합시켰을 때, 도 9(a) 에 나타내는 바와 같이, 약 120℃정도로 가열된 스테이지 (115) 상에 COF (110) 를 배치함과 함께, 반도체 소자 (104) 상에 약 400℃정도로 가열된 가열 툴 (117) 을 배치하고 고정시켜 압력을 인가하고, 이 상태를 약 1 초 정도 유지하여 열압착에 의하여 접합을 실시한다.
이 때, 도면 중 "A" 영역의 방열재 (107) 는 스테이지 (115) 와 가열 툴 (117) 에 의하여 고정되어 있는데, 도면 중 "B" 영역의 방열재 (107) 는 그것들에 의해 고정되어 있지 않기 때문에, 스테이지 (115) 와 가열 툴 (117) 의 열에 의한 열팽창에 의하여, 장변 방향 (도면 중 점선의 화살표 방향) 으로 신장된다. 또한, 이 현상은 기타 수지 봉지 후의 수지 경화 등의 가열 프로세스에 있어서도 마찬가지의 경우가 생각된다. 이 결과, 방열재 (107) 의 신장에 영향을 받아 절연 필름 (101) 이 신장되어, 배선 (102) 의 변형 또는 단선이 야기된다는 문제를 발생시키고 있었다. 도 9(b) 는 반도체 소자 (104) 의 범프 전극 (104a) 이 형성된 면의 평면도이다. 상기 서술한 바와 같이, 방열재 (107) 및 절연 필름 (101) 은 그 장변 방향으로 신장되기 때문에, 반도체 소자 (104) 의 단변측 (도면 중 "C" 영역) 배선 (102) 의 변형 또는 단선이 현저하게 발견되었다.
슬릿 (8) 은 이상과 같은 문제를 해결하기 위한 것으로, 이 슬릿 (8) 에 의하여, 방열재 (7)에 대하여, 방열재로서의 기능을 손상시키는 일 없이, 반도체 소자 (4) 의 범프 전극 (4a) 을 배선 (2) 에 접합시킬 때의 열압착 및 수지 봉지 후의 수지 경화 등의 가열 프로세스에 의한 열팽창을 완화시켜 신장을 방지하고, 그 결과 배선 (2) 의 변형 또는 단선을 방지한다.
슬릿 (8) 은 그 기능으로부터 기본적으로 방열재 (7) 에 있어서의 반도체 소자 (4) 및 그 주변에 상당하는 위치 (영역 (area1)) 에 형성하는 것이 바람직하다. 또한, 반도체 소자 (4) 의 중심선 (L1, L2) (일례) 에 대하여 선대칭이 되도록 형성하는 것이 바람직하다. 이상의 구성에 의하여, 슬릿 (8) 을 반도체 소자 (4) 근처에, 또한 그 반도체 소자 (4) 부근에 균등하게 형성하게 되기 때문에, 확실하게 열팽창을 완화시킬 수 있고, 그 결과 확실하게 배선 (2) 의 변형 또는 단선을 방지할 수 있다. 또한, 반도체 소자 (4) 의 1 변에 평행한 제 1 슬릿을 갖고, 상기 제 1 슬릿과, 상기 제 1 슬릿에 가장 근접하는 반도체 소자 (4) 의 1 변에 있는 범프 단면의 수평 방향의 거리가, 0.1 ㎜ 이상 2.0 ㎜ 이하인 것이 바람직하다. 이 구성에 의하면, 상기 제 1 슬릿은 방열재 (7) 의 팽창 경로를 횡단하도록 형성되기 때문에, 열팽창을 완화시키기 위해서는 매우 유효하고, 그러므로 보다 확실하게 열팽창을 완화시킬 수 있고, 그 결과 보다 확실하게 배선 (2) 의 변형 또는 단선을 방지할 수 있다.
도시한 슬릿 (8) 은 방열재 (7) 가 상기 열압착이나 상기 수지 경화 등의 가열 프로세스에 의하여 특히 장변 방향으로 신장된다는 예에 대응하여 형성된 것이고, 그러므로 특히 반도체 소자 (4) 의 단변측에 방사형으로 많은 슬릿을 형성하고 있다. 보다 구체적으로는, 도 8(b) 에 나타내는 바와 같이, 방열재 (7) 에 있어서 "7a", "7b", "7c", "7d (도시 생략)" 라는 영역이 생기도록, 또한 그 각 영역에 반도체 소자 (4) 의 1 변에 있어서의 범프 전극 (4a) 이 포함되도록, 슬릿을 형성하고 있다 (예를 들어, 영역 "7a" 에는 반도체 소자 (4) 의 단변측의 범프 전극 (4a) 이 포함되어 있다).
또한, 도시한 슬릿 (8) 은 상기 제 1 슬릿으로서의 슬릿 (8a) (도 8(b)) 을 갖고 있다. 슬릿 (8a) 과, 슬릿 (8a) 에 가장 근접하는 반도체 소자 (4) 의 단변에 있는 범프 단면의 수평 방향의 거리 (도 8(b) 중 "d2") 는 0.5 ㎜ 로 되어 있다. 또한, 도시한 슬릿 (8) 은, 도 8(a) 에 나타내는 바와 같이, 방열성을 고려하여 방열재 (7) 를 분리시키지 않도록 절개선을 갖고 형성되고 있어도 되고, 또는 도 8(c) 에 나타내는 바와 같이, 방열재 (7) 를 분리시키도록 형성되어 있어도 된다.
또한, 슬릿 (8) 은 그 폭이 0.02 ㎜ 이상 1.0 ㎜ 이하인 것이 바람직하다. 이 구성에 의하여, 슬릿 (8) 을 작게 형성하여 방열재 (7) 의 방열성을 손상시키지 않고, 배선의 변형 또는 단선을 방지할 수 있다. 본 실시형태에서는, 0.05 ㎜ 로 형성하고 있다. 슬릿 (8) 의 형성 방법은 일반적인 에칭이다.
이상 설명한 슬릿 (8) 의 위치 및 형상은 어디까지나 단순한 일례에 지나지 않는다. 방열재의 신장은 상기 열압착을 실시하기 위한 장치 (도 9(a) 에 나타낸 스테이지 (115) 및 가열 툴 (117)) 과 방열판의 형상 및 크기의 차이에 따라 고정시킬 수 없는 지점이 존재함으로써 발생하는 것이기 때문에 (또한, 이 현상은 수지 봉지 후의 수지 경화 등의 가열 프로세스에 있어서도 마찬가지의 경우가 발생할 가능성이 있다), 그 형태는 다방면에 걸친다. 따라서, 그 방열판의 신장을 회피하기 위한 슬릿의 위치 및 형상도 다방면에 걸친다.
본 발명은 상기 서술한 각 실시형태에 한정되는 것이 아니고, 청구항에 나타낸 범위에서 다양한 변경이 가능하고, 상이한 실시형태에 각각 개시된 기술적 수단을 적절히 조합하여 얻어지는 실시형태에 대해서도 본 발명의 기술적 범위에 포함된다.
또한, 발명을 실시하기 위한 형태의 항에 있어서 행한 구체적인 실시 양태 또는 실시예는, 어디까지나 본 발명의 기술 내용을 명확히 하는 것으로서, 그러한 구체예에만 한정되어 협의로 해석되어야 할 것이 아니고, 본 발명의 정신과 다음에 기재하는 특허청구범위 내에서 다양하게 변경하여 실시할 수 있는 것이다.
산업상 이용가능성
본 발명은 이면에 방열재를 형성하면서도 절곡성을 향상시켜, 배선 단선 등의 문제를 발생시키지 않는 COF 로, 다종 다양한 반도체 소자의 실장에 이용하는 COF 로서 바람직하게 이용할 수 있다.
1 절연 필름
2 배선
4 반도체 소자
7 방열재
8 슬릿
10, 10a COF (반도체 장치)
30 표시 장치
area1 영역 (제 1 영역)
area2 영역 (제 2 영역)
area3 영역 (제 3 영역)
area4 영역 (제 4 영역)
O1 개구부 (제 1 개구부)
O2 개구부 (제 2 개구부)
N 노치

Claims (11)

  1. 절연 필름과,
    상기 절연 필름의 일방의 면에 형성된 외부 접속용 단자와 반도체 소자 접속용 단자를 갖는 배선과,
    상기 절연 필름의 일방의 면과는 반대의 면에 형성된 방열 부재를 구비하고, 상기 배선에 있어서의 상기 반도체 소자 접속용 단자에 반도체 소자가 접합되는 반도체 장치로서,
    상기 방열 부재에 있어서의 상기 반도체 소자 및 그 주변에 상당하는 영역인 제 1 영역과 비교하여, 당해 제 1 영역과 인접하는, 상기 방열 부재 단부 주변에 상당하는 영역인 제 2 영역은 상기 방열 부재의 단위 면적당 체적이 적고, 또한,
    상기 제 2 영역 중, 상기 제 1 영역과 인접하는 영역인 제 3 영역과 비교하여, 당해 제 3 영역과 인접하는, 상기 방열 부재 단부와 인접하는 영역인 제 4 영역은 상기 방열 부재의 단위 면적당 체적이 적은 것을 특징으로 하는 반도체 장치.
  2. 절연 필름과,
    상기 절연 필름의 일방의 면에 형성된 외부 접속용 단자와 반도체 소자 접속용 단자를 갖는 배선과,
    상기 절연 필름의 일방의 면과는 반대의 면에 형성된 방열 부재를 구비하고, 상기 배선에 있어서의 상기 반도체 소자 접속용 단자에 반도체 소자가 접합되는 반도체 장치로서,
    상기 방열 부재에 있어서의 상기 반도체 소자 및 그 주변에 상당하는 영역인 제 1 영역과 비교하여, 당해 제 1 영역과 인접하는, 상기 방열 부재 단부 주변에 상당하는 영역인 제 2 영역은 상기 방열 부재의 단위 길이당 면적이 적고, 또한,
    상기 제 2 영역 중, 상기 제 1 영역과 인접하는 영역인 제 3 영역과 비교하여, 당해 제 3 영역과 인접하는, 상기 방열 부재 단부와 인접하는 영역인 제 4 영역은 상기 방열 부재의 단위 길이당 면적이 적은 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 2 영역에는, 상기 제 1 영역에는 형성되어 있지 않은, 상기 절연 필름까지 관통되는 구멍인 개구가 복수 형성되어 있고, 당해 개구 중 제 1 개구부 및 제 2 개구부가 각각 복수 형성되어 있고,
    상기 제 1 개구부는, 상기 제 2 개구부와 비교하여 작은 면적을 갖는 개구이고,
    상기 제 1 개구부는 상기 제 3 영역에 형성되어 있고, 상기 제 2 개구부는 상기 제 4 영역에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 제 2 영역에는, 상기 제 1 영역에는 형성되어 있지 않은, 상기 절연 필름까지 관통되는 구멍인 개구가 복수 형성되어 있고, 당해 개구 중 제 1 개구부가 복수 형성되어 있고,
    상기 제 1 개구부는, 상기 제 3 영역보다 상기 제 4 영역에 다수 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 개구부는, 각각의 내각이 전부 90°를 넘는 각도로 구성된 5 각형 이상의 다각형 형상, 또는 원형 형상인 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 있어서,
    상기 제 2 영역에는, 상기 제 1 영역에는 형성되어 있지 않은, 상기 방열 부재 단부를 향함에 따라 상기 제 2 영역의 상기 방열 부재의 단위 길이당 면적이 적어지는 복수의 노치가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 노치는, 상기 제 2 영역 중 상기 방열 부재 단부의 중앙부 영역을 제외하고 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제 6 항에 있어서,
    상기 노치는, 상기 제 2 영역 중 상기 방열 부재 단부의 중앙부 영역에만 형성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 방열 부재에 슬릿을 형성하고 있는 것을 특징으로 하는 반도체 장치.
  10. 절연 필름과,
    상기 절연 필름의 일방의 면에 형성된 외부 접속용 단자와 반도체 소자 접속용 단자를 갖는 배선과,
    상기 절연 필름의 일방의 면과는 반대의 면에 형성된 방열 부재를 구비하고, 상기 배선에 있어서의 상기 반도체 소자 접속용 단자에 반도체 소자가 접합되는 반도체 장치에 있어서,
    상기 방열 부재에 있어서의 상기 반도체 소자 및 그 주변에 상당하는 영역인 제 1 영역과 비교하여, 당해 제 1 영역과 인접하는, 상기 방열 부재 단부 주변에 상당하는 영역인 제 2 영역은 상기 방열 부재의 단위 면적당 체적이 적고, 또한,
    상기 제 2 영역 중, 상기 제 1 영역과 인접하는 영역인 제 3 영역과 비교하여, 당해 제 3 영역과 인접하는, 상기 방열 부재 단부와 인접하는 영역인 제 4 영역은 상기 방열 부재의 단위 면적당 체적이 적은 것을 특징으로 하는 반도체 장치를 이용하여 실장한, 표시 장치를 구동시키기 위한 표시 장치 구동 모듈을 구비하고 있는 것을 특징으로 하는 표시 장치.
  11. 삭제
KR1020117003122A 2008-07-16 2009-07-07 반도체 장치 및 표시 장치 KR101234461B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-184669 2008-07-16
JP2008184669A JP5236377B2 (ja) 2008-07-16 2008-07-16 半導体装置および表示装置
PCT/JP2009/062389 WO2010007916A1 (ja) 2008-07-16 2009-07-07 半導体装置および表示装置

Publications (2)

Publication Number Publication Date
KR20110039338A KR20110039338A (ko) 2011-04-15
KR101234461B1 true KR101234461B1 (ko) 2013-02-18

Family

ID=41550322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003122A KR101234461B1 (ko) 2008-07-16 2009-07-07 반도체 장치 및 표시 장치

Country Status (6)

Country Link
US (1) US8344486B2 (ko)
JP (1) JP5236377B2 (ko)
KR (1) KR101234461B1 (ko)
CN (1) CN102099905B (ko)
TW (1) TWI396266B (ko)
WO (1) WO2010007916A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5218273B2 (ja) * 2009-05-14 2013-06-26 日立電線株式会社 半導体装置用テープキャリアおよびその製造方法
KR101955465B1 (ko) 2012-08-16 2019-03-12 삼성디스플레이 주식회사 표시 장치
KR102017158B1 (ko) 2013-03-04 2019-09-02 삼성전자주식회사 칩 온 필름 패키지 및 이를 갖는 표시 장치
EP2871672B1 (en) * 2013-11-06 2018-09-26 Nxp B.V. Semiconductor device
EP2871673A1 (en) 2013-11-06 2015-05-13 Nxp B.V. Semiconductor device
US9978663B2 (en) 2015-12-09 2018-05-22 Samsung Display Co., Ltd. Integrated circuit assembly with heat spreader and method of making the same
CN110189650A (zh) * 2019-05-29 2019-08-30 厦门天马微电子有限公司 显示模组及显示装置
KR20210105723A (ko) 2020-02-19 2021-08-27 삼성전자주식회사 칩-온-필름 패키지, 및 이를 포함하는 디스플레이 모듈 및 전자 장치
CN111755389B (zh) * 2020-06-29 2022-06-21 无锡睿勤科技有限公司 覆晶薄膜组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152353A (ja) * 1991-11-27 1993-06-18 Hitachi Cable Ltd 半導体素子搭載用基板
JP2001085475A (ja) * 1999-09-16 2001-03-30 Toshiba Microelectronics Corp テープフィルム及び半導体パッケージ
JP2005294639A (ja) * 2004-04-01 2005-10-20 Ibiden Co Ltd フレックスリジッド配線板
JP2006108356A (ja) * 2004-10-05 2006-04-20 Sharp Corp 半導体装置および電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616848A (ja) * 1984-06-20 1986-01-13 Nec Corp 配線基板
US5289039A (en) * 1988-02-05 1994-02-22 Citizen Watch Co., Ltd. Resin encapsulated semiconductor device
JP3063422B2 (ja) * 1992-10-05 2000-07-12 富士電機株式会社 磁気誘導素子用コイル
KR0128164B1 (ko) * 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JP2959480B2 (ja) * 1996-08-12 1999-10-06 日本電気株式会社 半導体装置及びその製造方法
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US5942795A (en) * 1997-07-03 1999-08-24 National Semiconductor Corporation Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
DE19736962B4 (de) * 1997-08-25 2009-08-06 Robert Bosch Gmbh Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
US6238954B1 (en) * 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP3804861B2 (ja) * 2002-08-29 2006-08-02 株式会社デンソー 電気装置および配線基板
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
WO2004073064A1 (ja) * 2003-02-17 2004-08-26 Renesas Technology Corp. 半導体装置
US20050051893A1 (en) * 2003-09-05 2005-03-10 Taiwan Semiconductor Manufacturing Co. SBGA design for low-k integrated circuits (IC)
JP4352964B2 (ja) * 2004-03-29 2009-10-28 株式会社島津製作所 二次元像検出器
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP5489394B2 (ja) * 2006-07-20 2014-05-14 三星電子株式会社 Ｃｏｆ型半導体パッケージ
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
JP2008160019A (ja) * 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152353A (ja) * 1991-11-27 1993-06-18 Hitachi Cable Ltd 半導体素子搭載用基板
JP2001085475A (ja) * 1999-09-16 2001-03-30 Toshiba Microelectronics Corp テープフィルム及び半導体パッケージ
JP2005294639A (ja) * 2004-04-01 2005-10-20 Ibiden Co Ltd フレックスリジッド配線板
JP2006108356A (ja) * 2004-10-05 2006-04-20 Sharp Corp 半導体装置および電子機器

Also Published As

Publication number Publication date
US8344486B2 (en) 2013-01-01
TWI396266B (zh) 2013-05-11
TW201021168A (en) 2010-06-01
JP5236377B2 (ja) 2013-07-17
CN102099905A (zh) 2011-06-15
WO2010007916A1 (ja) 2010-01-21
US20110108979A1 (en) 2011-05-12
CN102099905B (zh) 2012-11-14
JP2010027706A (ja) 2010-02-04
KR20110039338A (ko) 2011-04-15

Similar Documents

Publication Publication Date Title
KR101234461B1 (ko) 반도체 장치 및 표시 장치
JP4068628B2 (ja) 配線基板、半導体装置および表示モジュール
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
US8017959B2 (en) Light source and liquid crystal display device using the same
US8952510B2 (en) Semiconductor chip and film and tab package comprising the chip and film
JP4740708B2 (ja) 配線基板、及び半導体装置
US20110075088A1 (en) Wiring board and liquid crystal display device
JP2012164846A (ja) 半導体装置、半導体装置の製造方法、及び表示装置
JP2000286309A (ja) 可撓性配線基板及びその製造方法、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
US9627302B2 (en) Power semiconductor device
TWI398937B (zh) Flip chip substrate
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
KR102622369B1 (ko) 연성인쇄회로필름 및 이를 포함하는 표시장치
JP2006228932A (ja) 半導体パッケージ
US20190287931A1 (en) Chip on film package
KR101183499B1 (ko) 반도체 장치 및 표시 장치
US10211118B2 (en) Semiconductor module
JP4649098B2 (ja) 配線基板及びその製造方法、半導体装置、電子モジュール並びに電子機器
US7667305B2 (en) Semiconductor device
CN109219242B (zh) 可挠式电路板及电路总成
CN221575677U (zh) 用于承载晶片的柔性线路基板及电子装置
JP5184578B2 (ja) プリント配線基板
TWI684261B (zh) 電子模組
KR20240028215A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 7