JP4068628B2 - 配線基板、半導体装置および表示モジュール - Google Patents

配線基板、半導体装置および表示モジュール Download PDF

Info

Publication number
JP4068628B2
JP4068628B2 JP2005157738A JP2005157738A JP4068628B2 JP 4068628 B2 JP4068628 B2 JP 4068628B2 JP 2005157738 A JP2005157738 A JP 2005157738A JP 2005157738 A JP2005157738 A JP 2005157738A JP 4068628 B2 JP4068628 B2 JP 4068628B2
Authority
JP
Japan
Prior art keywords
conductor
wiring
solder resist
wiring board
conductor wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005157738A
Other languages
English (en)
Other versions
JP2006332545A (ja
Inventor
浩一 長尾
嘉文 中村
博之 今村
道成 手谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005157738A priority Critical patent/JP4068628B2/ja
Priority to US11/441,678 priority patent/US7250575B2/en
Priority to TW095118997A priority patent/TW200705586A/zh
Priority to KR1020060048025A priority patent/KR20060124600A/ko
Priority to CNB2006100842607A priority patent/CN100517680C/zh
Publication of JP2006332545A publication Critical patent/JP2006332545A/ja
Application granted granted Critical
Publication of JP4068628B2 publication Critical patent/JP4068628B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、テープキャリア基板のように、柔軟な絶縁性の基材に導体配線を設けて構成された配線基板、特に折り曲げに対する導体配線の耐性を向上させた配線基板の構造に関する。
テープキャリア基板を使用したパッケージモジュールの一種として、COF(Chip On Film)が知られている。COFは、柔軟な絶縁性のテープキャリア基板の上に半導体素子が搭載され、樹脂で封止することにより搭載部が保護された構造を有する。テープキャリア基板は、主たる要素として、絶縁性のフィルム基材とその面上に形成された多数本の導体配線を含む。フィルム基材としては一般的にポリイミドが、導体配線としては銅が使用される。必要に応じて導体配線上には、金属めっき被膜および絶縁樹脂であるソルダーレジストの層が形成される。
COFの主要な用途は、液晶パネル等の表示パネル駆動用ドライバーの実装である。その場合、テープキャリア基板上の導体配線は、出力信号用外部端子を形成する第1群と、入力信号用外部端子を形成する第2群に分けて配置され、第1群の導体配線と第2群の導体配線の間に半導体素子が実装される。出力信号用外部端子を形成する第1群の導体配線は、表示パネルの周縁部に形成された電極に接続され、入力信号用外部端子を形成する第2群の導体配線は、マザー基板の端子に接続される。
一方、表示パネルへの実装構造をより小型化するために、テープキャリア基板を端部で折り曲げる実装方式が用いられており、鋭角での折り曲げを容易にするため、フィルム基材の折り曲げ部分にスリット穴を予め設けて、導体配線を形成する銅箔リードのみを折り曲げるようにしたものが知られている。
しかしながらそのような構成の場合、スリット穴を設けた折り曲げ部分にはフィルム基材がないため、実装時の機械的応力や熱サイクル等による応力が、薄い銅箔リードからなる導体配線に集中して、導体配線のクラックや破断を生じ易いという問題がある。特に導体配線用めっきとして最も一般的に用いられているSnめっき又はSn−Pbめっきを施した場合においては、パッケージ組立工程における加熱によって銅箔リードとめっきの界面に脆いCu−Sn拡散合金層が形成されるため、導体配線の耐折り曲げ性が著しく低下する。
このような導体配線の耐折り曲げ性を向上させるために、例えば、特許文献1には、フィルム基材に設けた折り曲げ用のスリット穴上に位置する銅箔リードの表面にはSn又はSn合金めっきを施さず、更に、折り曲げ用スリット穴上に位置する銅リードの表面に、耐めっき性及び絶縁性を有する可撓性樹脂被膜(ソルダーレジスト)を設けた配線基板が記載されている。
特開平5−326643号公報
しかしながら、上記従来の構成の配線基板においても、銅箔リードからなる導体配線の耐折り曲げ性は十分とは言えなくなってきた。すなわち、テープキャリア基板を用いたパッケージの小型化の進展に伴い、ポリイミドからなるフィルム基材の厚さが40μm程度、導体配線の厚さが8μm程度、ソルダーレジストの厚さが15μm程度と、全ての要素が薄くなってきたからである。すなわち、折り曲げられた際に、導体配線が単独で折り曲げられた場合と大差のない応力が印加され、導体配線が断線し易くなっている。そのため、導体配線に作用する曲げ応力を十分に緩和する構造が必要になってきた。
本発明は上記問題点に鑑み、フィルム基材等の厚さが薄くなっても、導体配線に作用する曲げ応力が十分に緩和され、断線の発生が抑制された配線基板を提供することを目的とする。
本発明の配線基板は、可撓性絶縁基材と、前記可撓性絶縁基材上に整列して設けられた複数本の導体配線と、前記複数本の導体配線各々の一方の端部に設けられた突起電極と、前記複数本の導体配線各々の他方の端部に設けられた外部端子と、前記導体配線、前記突起電極および前記外部端子に施された金属めっき層と、前記突起電極と前記外部端子の間の領域に前記導体配線を被覆したソルダーレジスト層とを備える。前記ソルダーレジスト層が形成された領域においては、前記導体配線に前記金属めっき層が形成されておらず、かつ、前記導体配線の前記可撓性絶縁基材と接触する面は、前記可撓性絶縁基材と接触しない面より表面粗さが粗く、前記可撓性絶縁基材、前記導体配線および前記ソルダーレジスト層からなる積層構造の前記導体配線を横切る断面の厚さ方向における中立面が、前記導体配線中を通って位置するように、前記可撓性絶縁基材、前記導体配線および前記ソルダーレジスト層を形成する材質の弾性係数および厚みが設定されていることを特徴とする
上記構成の配線基板によれば、ソルダーレジスト層が形成された領域においては、金属めっき層が施されないことにより、金属めっき層の形成に起因する導体配線の脆性増大が回避される。また、基材と接触する導体配線の表面粗さを粗くすることにより、導体配線と基材の密着性が増大し、さらに、基材とソルダーレジスト層により導体配線を挟んだ構造により、導体配線を基材に固定して曲げ応力を緩和する作用を高めることができる。その結果、ソルダーレジスト層が形成された領域に折り曲げ部を位置させれば、導体配線における断線の発生が抑制される。
また好ましくは、前記ソルダーレジスト層の弾性係数は、前記導体配線の弾性係数より小さく、前記可撓性絶縁性基材の弾性係数より大きく設定する。その場合、前記ソルダーレジスト層の厚さは、前記導体配線の厚さより厚く、前記可撓性絶縁性基材の厚さより薄くすることができる。
以上の構成の配線基板において、前記突起電極は、前記導体配線の長手方向を横切って前記導体配線の両側の前記可撓性絶縁性基材上の領域に亘り形成され、前記突起電極の、前記導体配線の幅方向の断面形状は、中央部が両側よりも高くなっている構成とすることができる。
前記導体配線および前記突起電極を形成している金属は銅にすることができる。また、前記導体配線および前記突起電極に施されている前記金属めっき層は、金めっき層とすることができる。
また、前記複数本の導体配線として、第1群の導体配線の内側端部と第2群の導体配線の内側端部とが、互いに向かい合わせになるように整列し、間隔を設けて配置され、前記突起電極は、前記第1の群および前記第2の群の前記導体配線における内側端部に配置され、前記外部端子は前記第1の群および前記第2の群の前記導体配線における外側端部に配置されている構成とすることができる。
本発明の半導体装置は、以上のいずれかの構成の配線基板と、前記配線基板上に搭載された半導体素子と、前記配線基板と前記半導体素子との間に介在するように設けられた絶縁性樹脂層とを備え、前記半導体素子の電極パッドは前記突起電極を介して前記導体配線と接続されていることを特徴とする。
この半導体装置において、前記絶縁性樹脂層は、その端部が前記ソルダーレジスト層の端部の上に重なるように形成されることが好ましい。
本発明の表示モジュールは、上記の第1群の導体配線と第2群の導体配線が形成された配線基板上に半導体素子を搭載して構成された半導体装置と、表示パネルと、マザー基板とを備える。前記半導体素子の電極パッドは前記突起電極を介して前記導体配線と接続され、前記配線基板と前記半導体素子との間に介在するように絶縁性樹脂層が設けられており、前記半導体装置の前記第1群の導体配線に設けられた第1の外部端子と前記表示パネルの接続端子が接続され、前記半導体装置の前記第2群の導体配線に設けられた第2の外部端子と前記マザー基板の接続端子が接続され、前記配線基板が前記ソルダーレジスト層の領域において折り曲げられた構造を有することを特徴とする。
以下、本発明の実施の形態について、図面を参照して具体的に説明する。
図1は、本発明の実施の形態における配線基板を示す平面図である。1は可撓性絶縁基材であり、その上に、複数本の導体配線2が整列して設けられている。この実施の形態では、複数の導体配線2は、図の右側の第1群と、左側の第2群に分割され、同一方向に整列して間隔を設けて配置されている。第1群および第2群の導体配線2の内側端部は、半導体素子を搭載するための素子搭載端部を構成し、それぞれ突起電極3が設けられている。突起電極3は、半導体素子を搭載したときにその電極パッドと接合される。第1群の導体配線2の外側端部には第1の外部端子4が、第2群の導体配線2の外側端部には第2の外部端子5が設けられている。基材1としては、例えばポリイミドを用い、導体配線2および突起電極3としては、例えば銅を用いることができる。
突起電極3が設けられた端部と、第1および第2の外部端子4、5の各々の中間の領域の導体配線2上には、例えばエポキシ樹脂からなるソルダーレジスト層7がそれぞれ形成されている。ソルダーレジスト層7が設けられた領域におけるA−A’断面を、図2Aに示す。同図に示すように、ソルダーレジスト層7が形成された領域では、導体配線2とソルダーレジスト層7が直接接触している。ソルダーレジスト層7としては、ポリイミド樹脂等を用いてもよい。一方、ソルダーレジスト層7が形成されていない領域である、突起電極3部分のB−B’断面を、図2Bに示す。同図に示すように、突起電極3には、金属めっき層6が施されている。同様に、図示しないソルダーレジスト層7が設けられていない領域における導体配線2、および外部端子4、5にも、金属めっき層6が施されている。金属めっき層6としては、Auめっき、Snめっき等が用いられる。
また、導体配線2の基材1と接触する面は、基材1と接触しない面、すなわち上面よりも表面粗さが粗い状態に形成されている。基材1と接触する面の導体配線2の表面粗さは、好ましくは0.5〜1.0μmの範囲とする。基材1と接触しない面の導体配線2の表面粗さは、好ましくは0.1〜0.5μmの範囲とする。
図2AにおけるSCは、基材1、導体配線2およびソルダーレジスト層7からなる積層構造の導体配線2を横切る断面の厚さ方向における中立面を示す。ソルダーレジスト層7が形成された領域においては、中立面SCが導体配線2中を通って位置するように、基材1、導体配線2およびソルダーレジスト層7を形成する材質の弾性係数および厚みが設定されている。従って、図2Aに示すソルダーレジスト層7が形成された領域で配線基板を折り曲げたときの、導体配線2中に発生する歪みは最小限となり、折り曲げによる導体配線2の断線が抑制される。
ソルダーレジスト層7の弾性係数は、導体配線2の弾性係数より小さく、基材1の弾性係数より大きい関係となるように設定される。従って、ソルダーレジスト層7の厚さは、導体配線2の厚さより厚く、基材1の厚さより薄くすれば、中立面SCが導体配線2中を通って位置するように設定できる。例えば、ソルダーレジスト層7の弾性係数が基材1の弾性係数の2倍であれば、ソルダーレジスト層7の厚さを基材1の厚さの半分にすれば、中立面SCはちょうど導体配線2の真ん中を通るようになり、折り曲げによる導体配線2の断線抑制効果が顕著になる。
中立面SCが導体配線2中を通って位置するように設定すれば、上記以外の組み合わせでも同様の効果が得られる。例えば、ソルダーレジスト層7の弾性係数は、導体配線2の弾性係数より小さく、かつ基材1の弾性係数より小さい関係となるように設定された場合であれば、ソルダーレジスト層7の厚さは、導体配線2の厚さより厚く、かつ基材1の厚さより厚くすれば、中立面SCが導体配線2中を通って位置するように設定できる。
図1および図2Bに示すように、突起電極は3、導体配線2の長手方向を横切って導体配線2の両側の基材1上の領域に亘り形成され、突起電極3の、導体配線2の幅方向の断面形状は、中央部が両側よりも高くなっている。
導体配線2および突起電極3を形成する金属としては、例えば銅を用いる。また、導体配線2および突起電極3に形成されている金属めっき層6としては、例えば金めっきを用いる。
図3は、上述の配線基板に半導体素子8を実装して構成された半導体装置11の構造の一例を示す。半導体素子8は、2つの群の導体配線2の内側端部間に搭載される。配線基板上に搭載された半導体素子8と配線基板の間に介在させて、絶縁性樹脂層9が設けられている。図3におけるC−C’断面の要部を、図4に示す。同図に示すように、半導体素子8の電極パッド10は、突起電極3を介して導体配線2と接続されている。絶縁性樹脂層9は、その端部がソルダーレジスト層7の端部の上に重なるように形成されている。それにより、半導体素子8とソルダーレジスト層7の領域との間の間隙に絶縁性樹脂層9が充填されて、厚みが大きく変化する状態を避けることができる。厚みが大きく変化する領域では、導体配線2が断線し易くなるので、この構造も、断線の抑制に効果的である。
図5は、以上のように配線基板上に半導体素子8を搭載して構成された半導体装置11と、表示パネル12と、マザー基板13とを備えた表示モジュールを示す断面図である。半導体装置11の第1群の導体配線2に設けられた第1の外部端子4と表示パネル12の接続端子(図示せず)が接続されている。また半導体装置11の第2群の導体配線2に設けられた第2の外部端子5とマザー基板13の接続端子(図示せず)が接続されている。半導体装置11は、配線基板のソルダーレジスト層7の領域で折り曲げられて、折り曲げ部14を形成している。
折り曲げ部14がソルダーレジスト層7の領域に配置されることにより、折り曲げに起因する導体配線2の断線が効果的に抑制される。すなわち、ソルダーレジスト層7が形成された領域では、上述のとおり、導体配線2に金属めっき層が施されておらず、導体配線2の基材1と接触する面は、基材1と接触しない面より表面粗さが粗くなっている。金属めっき層が施されないことにより、金属めっき層の形成に起因する導体配線2の脆性増大が回避される。また、基材1と接触する導体配線2の表面粗さを粗くすることにより、導体配線2と基材1の密着性が増大し、さらに、基材1とソルダーレジスト層7により導体配線2を挟んだ構造により、折り曲げに対して、導体配線2を基材1に固定し曲げ応力を緩和する作用を高めることができる。以上の作用により、折り曲げに起因する導体配線2の断線が抑制される。なお、ソルダーレジスト層7を内側にして折り曲げる場合に、基材1と導体配線2間の剥離が生じ易いので、上述の効果を得ることの利点は大きい。
更に、図2Aを参照して説明したとおり、基材1、導体配線2およびソルダーレジスト層7が積層された断面における中立面SCが、導体配線2中を通っているので、配線基板を折り曲げたときに導体配線2中に発生する歪みは最小限となり、折り曲げによる導体配線2の断線が抑制される効果を最大にすることができる。
次に、上記構成の配線基板の製造方法について、図6、7を参照して、以下に説明する。図6は、配線基板の製造する工程における、図1におけるA−A’断面を示す。図7は、図1におけるB−B’断面を示す。
まず図6(a)に示すように、ベース層21上に、シード層22を介して導体層23を形成し、導体層23の表面を粗面化する。次に図6(b)に示すように、導体層23上に可撓性絶縁基材1を形成し、硬化させる。次に図6(c)に示すように、ベース層21、シード層22を除去した後、導体層23をハーフエッチングする。次に、エッチングにより導体層23をパターニングして、図6(d)に示すように、導体配線2を形成する。最後に図6(e)に示すように、ソルダーレジスト層7を形成する。
一方B−B’断面においては、図6(d)のように導体配線2が形成された後、ソルダーレジスト層7を形成することなく、図7(a)に示すように、フォトレジスト24のパターンを、導体配線2の端部対向させて開口24aを有するように形成する。次に図7(b)に示すように、開口24aを通した電解めっきにより、突起電極3を形成する。次に図7(c)に示すようにフォトレジスト24を除去した後、図7(d)に示すように、突起電極3および導体配線2に対して電解めっき(金めっき)を施して、金属めっき層6を形成する。
以下に、上記配線基板および半導体装置について、各部寸法の一例を示す。なお、図1において、導体配線2は簡略化して一律の形状に図示したが、実際には、突起電極3が形成された端部であるインナーリードにおいては、他の部分と寸法、ピッチ等が相違する。また、第1および第2の外部端子4、5は、導体配線2と同一ピッチに図示したが、実際にはピッチが互いに相違する。
(導体配線2)
本数:300〜900本/pcs、ピッチ:30〜100μm
幅:15〜50μm、厚さ:6〜12μm、長さ:5〜15mm
弾性率:130〜140GPa
(インナーリード)
ピッチ:35〜200μm
幅:10〜20μm、厚さ:6〜12μm、長さ:60〜20μm
(第1の外部端子4)
本数:250〜700本、ピッチ:70〜150μm
幅:35〜75μm、厚さ:6〜12μm、長さ:1〜2mm
(第2の外部端子5)
本数:40〜200本、ピッチ:200〜600μm
幅:100〜300μm、厚さ:6〜12μm、長さ:1.5〜3mm
(基材1)
幅:35〜70mm、厚さ:30〜60μm、弾性率:4〜10GPa
(突起電極3)
幅:20μm〜50μm、高さ:10〜30μm、長さ:20〜50μm
(ソルダーレジスト7)
厚さ:10〜30μm、弾性率:5〜20GPa
(その他)
第1および第2の外部端子4、5の外端間の長さ:9.5〜28.5mm
半導体素子8とソルダーレジスト7間の間隔L1(図4参照):0.1〜0.4mm
絶縁性樹脂層9による封止幅L2(図4参照):0.3〜1.5mm
本発明の配線基板によれば、フィルム基材の厚さが薄くなっても、導体配線に作用する曲げ応力が十分に緩和され、断線の発生が抑制されるので、テープキャリア基板を使用したパッケージモジュールの構成に好適である。
本発明の実施の形態における配線基板の平面図 (a)は図1におけるA−A’断面図、(b)は図1におけるB−B’断面図 本発明の実施の形態における半導体装置の平面図 図3におけるC−C’断面の要部を拡大して示す断面図 本発明の実施の形態における表示モジュールの要部を示す断面図 本発明の実施の形態における配線基板の製造工程を示す断面図 同製造工程における他の断面を示す断面図
符号の説明
1 基材
2 導体配線
3 突起電極
4 第1の外部端子
5 第2の外部端子
6 金属めっき層
7 ソルダーレジスト層
8 半導体素子
9 絶縁性樹脂層
10 電極パッド
11 半導体装置
12 表示パネル
13 マザー基板
14 折り曲げ部
21 ベース層
22 シード層
23 導体層
24 フォトレジスト
24a 開口
SC 中立面

Claims (10)

  1. 可撓性絶縁基材と、
    前記可撓性絶縁基材上に整列して設けられた複数本の導体配線と、
    前記複数本の導体配線各々の一方の端部に設けられた突起電極と、
    前記複数本の導体配線各々の他方の端部に設けられた外部端子と、
    前記導体配線、前記突起電極および前記外部端子に施された金属めっき層と、
    前記突起電極と前記外部端子の間の領域に前記導体配線を被覆したソルダーレジスト層とを備えた配線基板において、
    前記ソルダーレジスト層が形成された領域においては、前記導体配線に前記金属めっき層が形成されておらず、かつ、前記導体配線の前記可撓性絶縁基材と接触する面は、前記可撓性絶縁基材と接触しない面より表面粗さが粗く、前記可撓性絶縁基材、前記導体配線および前記ソルダーレジスト層からなる積層構造の前記導体配線を横切る断面の厚さ方向における中立面が、前記導体配線中を通って位置するように、前記可撓性絶縁基材、前記導体配線および前記ソルダーレジスト層を形成する材質の弾性係数および厚みが設定されていることを特徴とする配線基板。
  2. 前記ソルダーレジスト層の弾性係数は、前記導体配線の弾性係数より小さく、前記可撓性絶縁基材の弾性係数より大きい請求項に記載の配線基板。
  3. 前記ソルダーレジスト層の厚さは、前記導体配線の厚さより厚く、前記可撓性絶縁基材の厚さより薄い請求項に記載の配線基板。
  4. 前記突起電極は、前記導体配線の長手方向を横切って前記導体配線の両側の前記可撓性絶縁基材上の領域に亘り形成され、前記突起電極の、前記導体配線の幅方向の断面形状は、中央部が両側よりも高くなっている請求項1〜のいれか1項に記載の配線基板。
  5. 前記導体配線および前記突起電極を形成している金属は銅である請求項1〜のいれか1項に記載の配線基板。
  6. 前記導体配線および前記突起電極に施されている前記金属めっき層は、金めっき層である請求項に記載の配線基板。
  7. 前記複数本の導体配線として、第1群の導体配線の内側端部と第2群の導体配線の内側端部とが、互いに向かい合わせになるように整列し、間隔を設けて配置され、前記突起電極は、前記第1の群および前記第2の群の前記導体配線における内側端部に配置され、前記外部端子は前記第1の群および前記第2の群の前記導体配線における外側端部に配置されている請求項1〜のいれか1項に記載の配線基板。
  8. 請求項1〜のいずれか1項に記載の配線基板と、前記配線基板上に搭載された半導体素子と、前記配線基板と前記半導体素子との間に介在するように設けられた絶縁性樹脂層とを備え、前記半導体素子の電極パッドは前記突起電極を介して前記導体配線と接続されていることを特徴とする半導体装置。
  9. 前記絶縁性樹脂層は、その端部が前記ソルダーレジスト層の端部の上に重なるように形成された請求項に記載の半導体装置。
  10. 請求項に記載の配線基板上に半導体素子を搭載して構成された半導体装置と、表示パネルと、マザー基板とを備え、
    前記半導体素子の電極パッドは前記突起電極を介して前記導体配線と接続され、前記配線基板と前記半導体素子との間に介在するように絶縁性樹脂層が設けられており、
    前記半導体装置の前記第1群の導体配線に設けられた第1の外部端子と前記表示パネルの接続端子が接続され、前記半導体装置の前記第2群の導体配線に設けられた第2の外部端子と前記マザー基板の接続端子が接続され、
    前記配線基板が前記ソルダーレジスト層の領域において折り曲げられた構造を有することを特徴とする表示モジュール。
JP2005157738A 2005-05-30 2005-05-30 配線基板、半導体装置および表示モジュール Expired - Fee Related JP4068628B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005157738A JP4068628B2 (ja) 2005-05-30 2005-05-30 配線基板、半導体装置および表示モジュール
US11/441,678 US7250575B2 (en) 2005-05-30 2006-05-26 Wiring board, semiconductor device and display module
TW095118997A TW200705586A (en) 2005-05-30 2006-05-29 Wiring board, semiconductor device and display module
KR1020060048025A KR20060124600A (ko) 2005-05-30 2006-05-29 배선 기판, 반도체 장치 및 표시 모듈
CNB2006100842607A CN100517680C (zh) 2005-05-30 2006-05-30 布线基板、半导体装置及显示模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157738A JP4068628B2 (ja) 2005-05-30 2005-05-30 配線基板、半導体装置および表示モジュール

Publications (2)

Publication Number Publication Date
JP2006332545A JP2006332545A (ja) 2006-12-07
JP4068628B2 true JP4068628B2 (ja) 2008-03-26

Family

ID=37463092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157738A Expired - Fee Related JP4068628B2 (ja) 2005-05-30 2005-05-30 配線基板、半導体装置および表示モジュール

Country Status (5)

Country Link
US (1) US7250575B2 (ja)
JP (1) JP4068628B2 (ja)
KR (1) KR20060124600A (ja)
CN (1) CN100517680C (ja)
TW (1) TW200705586A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4717604B2 (ja) * 2005-11-17 2011-07-06 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP4728828B2 (ja) * 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
JP4934325B2 (ja) * 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
JP2008015403A (ja) * 2006-07-10 2008-01-24 Nec Lcd Technologies Ltd フレキシブル配線シートおよびそれを備えた平面表示装置およびその製造方法
JP5511125B2 (ja) * 2006-12-27 2014-06-04 キヤノン株式会社 半導体モジュール及びその製造方法
JP2010050445A (ja) * 2008-07-22 2010-03-04 Panasonic Corp 基板の接合構造および基板の接合方法
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
JP5559674B2 (ja) * 2010-12-21 2014-07-23 パナソニック株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板製造用積層物
CN103972264A (zh) * 2013-01-25 2014-08-06 财团法人工业技术研究院 可挠性电子装置
CN103972201A (zh) * 2013-01-30 2014-08-06 奇景光电股份有限公司 封装结构与显示模组
KR102080011B1 (ko) * 2013-06-13 2020-02-24 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102148845B1 (ko) * 2013-12-12 2020-08-27 엘지이노텍 주식회사 인쇄회로기판
CN104486902B (zh) * 2014-11-27 2018-01-16 深圳市华星光电技术有限公司 弯折型印刷电路板
KR102257253B1 (ko) 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판
JP6812103B2 (ja) 2015-12-25 2021-01-13 日東電工株式会社 配線回路基板の製造方法
US10080282B2 (en) * 2016-02-16 2018-09-18 Kabushiki Kaisha Toshiba Flexible printed circuit and electronic apparatus
JP6617067B2 (ja) 2016-03-30 2019-12-04 日東電工株式会社 配線回路基板およびその製造方法
JP6795323B2 (ja) 2016-04-07 2020-12-02 日東電工株式会社 配線回路基板およびその製造方法
JP6773956B2 (ja) * 2016-06-07 2020-10-21 学校法人早稲田大学 曲げおよび伸縮変形センサデバイス
JP6787693B2 (ja) 2016-06-07 2020-11-18 日東電工株式会社 配線回路基板の製造方法
KR20180010370A (ko) * 2016-07-20 2018-01-31 삼성디스플레이 주식회사 디스플레이 장치
US10321562B2 (en) * 2016-07-22 2019-06-11 Lg Innotek Co., Ltd Flexible circuit board, COF module and electronic device comprising the same
CN209327741U (zh) * 2018-10-26 2019-08-30 苹果公司 电子设备
US11297718B2 (en) * 2020-06-30 2022-04-05 Gentherm Gmbh Methods of manufacturing flex circuits with mechanically formed conductive traces

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326643A (ja) 1992-05-19 1993-12-10 Hitachi Cable Ltd Tab用フィルムキャリア
JP3184853B2 (ja) * 1993-06-24 2001-07-09 株式会社日立製作所 液晶表示装置
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
JP2000012726A (ja) * 1998-06-17 2000-01-14 Sony Corp 半導体実装用基板における突起電極形成方法
WO2000008685A1 (fr) * 1998-08-03 2000-02-17 Shinko Electric Industries Co., Ltd. Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
KR100574278B1 (ko) * 1998-11-27 2006-09-22 삼성전자주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
JP2001093942A (ja) 1999-09-21 2001-04-06 Hitachi Cable Ltd 半導体装置、電子装置、配線基板及び半導体装置の製造方法
US6677664B2 (en) * 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
JP2005039109A (ja) * 2003-07-17 2005-02-10 Matsushita Electric Ind Co Ltd 回路基板
JP2005109377A (ja) * 2003-10-02 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components

Also Published As

Publication number Publication date
KR20060124600A (ko) 2006-12-05
TW200705586A (en) 2007-02-01
CN100517680C (zh) 2009-07-22
US7250575B2 (en) 2007-07-31
JP2006332545A (ja) 2006-12-07
CN1873967A (zh) 2006-12-06
US20060268530A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP4068628B2 (ja) 配線基板、半導体装置および表示モジュール
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP4717604B2 (ja) 配線基板およびそれを用いた半導体装置
JP4740708B2 (ja) 配線基板、及び半導体装置
JP5184115B2 (ja) 配線回路基板およびその製造方法
JP4245578B2 (ja) 半導体装置
US6833512B2 (en) Substrate board structure
KR20090084710A (ko) 배선 회로 기판 및 그 제조 방법
JPH1022326A (ja) 半導体装置の実装構造
JP2000068328A (ja) フリップチップ実装用配線基板
JP3350352B2 (ja) 配線パターンを有する半導体装置の支持基体
JP4488073B2 (ja) 電気接続装置
JP2007141969A (ja) テープ配線基板およびその製造方法ならびに半導体装置
US11309238B2 (en) Layout structure of a flexible circuit board
JP2005109377A (ja) 半導体装置およびその製造方法
US20040104113A1 (en) External electrode connector
KR100852371B1 (ko) 이방성 도전성 접착 필름을 갖는 디스플레이 디바이스
JP2774179B2 (ja) 半導体装置および電子装置
JP3792227B2 (ja) 半導体装置およびその製造方法
JP2006332415A (ja) 半導体装置
WO2020044460A1 (ja) フレキシブルプリント基板
JP2009302200A (ja) Cof用フィルム、半導体装置およびcof用フィルムの製造方法
TWI490990B (zh) 晶片封裝結構

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees