JP4728828B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4728828B2
JP4728828B2 JP2006032738A JP2006032738A JP4728828B2 JP 4728828 B2 JP4728828 B2 JP 4728828B2 JP 2006032738 A JP2006032738 A JP 2006032738A JP 2006032738 A JP2006032738 A JP 2006032738A JP 4728828 B2 JP4728828 B2 JP 4728828B2
Authority
JP
Japan
Prior art keywords
wiring
conductor wiring
conductor
width
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006032738A
Other languages
English (en)
Other versions
JP2007214370A (ja
Inventor
幸広 小坂
望 下石坂
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006032738A priority Critical patent/JP4728828B2/ja
Priority to US11/620,883 priority patent/US7800209B2/en
Priority to CNA2007100054641A priority patent/CN101018453A/zh
Publication of JP2007214370A publication Critical patent/JP2007214370A/ja
Application granted granted Critical
Publication of JP4728828B2 publication Critical patent/JP4728828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、チップオンフィルム（ＣＯＦ）に用いられるテープキャリア基板のような配線基板の製造方法に関し、特に、配線基板の導体配線上に形成される突起電極の改良に関する。
フィルム基材を使用したパッケージモジュールの一種として、ＣＯＦ（Chip On Film）が知られている。図１０は、従来のＣＯＦの一部分を示す断面図である。このＣＯＦは、柔軟な絶縁性のテープキャリア基板１の上に半導体素子２を搭載し、封止樹脂３により保護した構造を有し、フラットパネルディスプレイの駆動用ドライバーとして主に使用されている。
テープキャリア基板１は、ポリイミドなどの絶縁性のフィルム基材４の上に複数本の銅などの導体配線５が整列して設けられたもので、この導体配線５に対して半導体素子２上の電極パッド６が突起電極７を介して接続されている。導体配線５上には必要に応じて金属めっき被膜８、および絶縁樹脂であるソルダーレジスト９の層が形成されている。
突起電極７は、テープキャリア基板１上の導体配線５に対して、または半導体素子２上の電極パッド６に対して形成されている。特許文献１では、図１１（ａ）、（ｂ）に示すように、突起電極７は、フィルム基材４上の導体配線５に対して金属めっきを施すことにより形成されている。（ａ）は平面図、（ｂ）は（ａ）におけるＦ−Ｆ線に沿った断面図である。この突起電極７は、導体配線５を横切って導体配線５の両側の領域に亘り、導体配線５の上面および両側面に接合されている。従って、（突起電極７の幅Ｓ１）＞（導体配線５の配線幅Ｓ２）である。それにより、突起電極７は横方向に加わる力に対する安定性が十分である。またこの突起電極７は、中央部が両側よりも高くなった中高形状とされていて、半導体素子２上の電極パッド６に対して位置合わせがずれても、不適当な電極パッド６に接続される恐れは少ない。
特許第３５６５８３５号公報
図１２（ａ）は、特許文献１に記載された半導体装置を示す平面図である。なお、テープキャリア基板１の裏側から見た状態が図示されているが、見易さを考慮して、フィルム基材４を破線で示し、他の要素を実線で示す。（ｂ）は（ａ）におけるＧ−Ｇ線に沿った断面図である。
上述のように複数の導体配線５が整列して設けられたテープキャリア基板１上に、半導体素子２を実装する際に、荷重や超音波を印加することにより導体配線５の突起電極７の近傍に応力が加わり、断線５ｘが発生するという問題があった。
このような断線不良は、ＣＯＦの多出力化に伴って、半導体素子２の電極パッド６の狭ピッチ化により導体配線５の狭幅化が要求され、導体配線５の強度がさらに低下する傾向にあることから、非常に深刻な問題となる。
特に、図１３に示したように、フィルム基材４上に整列して設けられた複数の導体配線のうち、両側に他の導体配線が近接して配置された領域の導体配線５ａに比べて、半導体素子搭載領域２ａの長辺方向の両端に位置する導体配線５ｂや、短辺方向に位置する導体配線５ｃ、および孤立した位置の導体配線５ｄに応力が集中し断線しやすい傾向がある。
本発明は、上記問題に鑑み、フィルム基材の突起電極と半導体素子の電極パッドとを接続する際に印加される応力に対して、実用的に十分な強さで導体配線が保持され、十分な接続安定性が得られて、半導体素子の狭ピッチ化にも対応できる配線基板の製造方法を提供することを目的とする。
本発明の配線基板の製造方法は、複数本の導体配線が整列して設けられたフィルム基材を用い、前記フィルム基材における前記導体配線が設けられた面にフォトレジストを形成し、前記フォトレジストに、前記整列している導体配線を横切って前記導体配線の両側の領域を含む形状を有する長孔状パターンの開口部を形成して、前記長孔状パターン中に前記導体配線の一部を露出させ、前記フォトレジストの長孔状パターンを通して、露出した前記導体配線の一部に金属めっきを施して突起電極を形成する方法である。上記課題を解決するために、前記導体配線として、配線幅Ｗ１を有する第１導体配線と、配線幅Ｗ１よりも広い配線幅Ｗ２を有する第２導体配線とが設けられた前記フィルム基材を用い、前記金属めっきによる前記突起電極を形成する工程を、前記導体配線の幅に対する前記金属めっきにより形成される前記突起電極の高さの関係として、前記導体配線の幅の増大に伴って、前記突起電極の高さが増大する領域Ａ、前記領域Ａよりも高い前記突起電極が形成され前記突起電極の高さが最大値に達する領域Ｂ、及び前記領域Ｂよりも低い前記突起電極が形成され前記突起電極の高さが減少する領域Ｃが順次現われる条件の範囲において行い、前記第１導体配線の配線幅Ｗ１を前記領域Ａの範囲内で設定し、前記第２導体配線の配線幅Ｗ２を前記領域Ｃの範囲内で設定することを特徴とする。
上記構成の配線基板の製造方法によれば、配線幅が広くなると電流密度は高くなるが、電解めっきの反応が進み導体配線周辺のめっき液のイオン濃度が低下することにより、めっき成長が抑制されていくことを利用して、配線幅の相違する導体配線に同等の高さの突起電極を容易に形成することが可能である。
本発明の上記構成の配線基板の製造方法において、前記第１導体配線に形成される前記突起電極の高さをｈ１、前記第２導体配線に形成される前記突起電極の高さをｈ２、前記領域Ｂの配線幅の導体配線に形成される前記突起電極の高さをｈＢとするとき、前記突起電極の高さの差の関係が下記の式を満足するように配線幅Ｗ１および配線幅Ｗ２を設定することが好ましい。
｜ｈ１−ｈ２｜＜（ｈＢ−ｈ１）、および｜ｈ１−ｈ２｜＜（ｈＢ−ｈ２）
また、前記突起電極の高さｈ１とｈ２が等しくなるよう配線幅Ｗ１および配線幅Ｗ２を設定することが好ましい。
また、前記領域Ａの導体配線幅Ｗ１は１３〜１７μｍ、前記領域Ｂの導体配線幅ＷＢは１８〜２２μｍ、前記領域Ｃの導体配線幅Ｗ２は２３〜２７μｍであるように設定することができる。
以下、本発明の実施形態について、図面を参照して具体的に説明する。
図１（ａ）は本発明の一実施形態における配線基板の一部を示す平面図、図１（ｂ）は図１（ａ）におけるＡ−Ａ断面図、図１（ｃ）は図１（ａ）におけるＢ−Ｂ断面図である。図２は同配線基板の一部を示す斜視図である。
図１および図２において、テープキャリア基板１は、絶縁性のフィルム基材４と、その上に整列して設けられた複数本の導体配線５ａ、５ｂ、５ｃ、５ｄと、各導体配線５ａ〜５ｄの上に各々形成された突起電極７ａ、７ｂ、７ｃ、７ｄとを備えている。図１（ｃ）あるいは図２に示されるように、導体配線５ａ〜５ｄの幅方向における突起電極７ａ〜７ｄの両端はＲ面を形成している。また、導体配線５ａ〜５ｄの長手方向における突起電極７ａ〜７ｄの両端は垂直面を形成している。なお、以下の説明において、導体配線５ａ〜５ｄを一括して総称する場合は導体配線５と記す。突起電極７ａ〜７ｄを総称する場合は突起電極７と記す。
本実施の形態のテープキャリア基板１の特徴は、両側に他の導体配線が近接して配置された領域である標準的な部位に配置された導体配線５ａの幅Ｗ１に対して、半導体素子を実装する際の荷重や超音波の応力の影響を受けやすい部位に配置された導体配線５ｂ〜５ｄの幅Ｗ２の方が広く形成されていることである。すなわち、半導体素子搭載領域の長手方向の両端に位置する導体配線５ｂ、短辺方向に位置する導体配線５ｃ、および、孤立した位置の導体配線５ｄなどの、応力集中の起こり易い部位に配置された導体配線は幅Ｗ２が広く形成されている。それにより、導体配線５ｂ〜５ｄにおける突起電極７ｂ〜７ｄの近傍部の断線が抑制される。
さらに、導体配線５ａとは幅の異なる導体配線５ｂ〜５ｄ上の突起電極７ｂ〜７ｄの高さについては、突起電極７ａの高さと同等になるように形成されている。後述するように、突起電極７ａ〜７ｄは導体配線５ａ〜５ｄ上に金属めっきにより形成される。ところが、金属めっきは導体配線の表面から等方成長するため、導体配線の幅に比例して、突起電極の高さが高くなる傾向がある。突起電極の高さが異なると、半導体素子を実装する際に接続不良を起こす危険性がある。つまり、高い突起電極に隣接する低い突起電極には、半導体素子を実装する際に十分な荷重および超音波が加わり難い。そのため、低い突起電極は半導体素子の電極パッドに到達しなかったり、接続が不安定な状態になるおそれがある。そこで、狭い導体配線５ａ上の突起電極７ａと、半導体素子の電極パッドとの接続を安定化させるために、本実施の形態においては、図２に示すように、幅の広い導体配線５ｂ〜５ｄ上の突起電極７ｂ〜７ｄと、幅の狭い導体配線５ａ上の突起電極７ａとが同等の高さになるように調整する。従って、突起電極の導体配線幅方向の両端のＲ面の曲率半径は、配線幅が広い導体配線５ｂ〜５ｄ上の突起電極７ｂ〜７ｄの方が、配線幅の狭い導体配線５ａ上の突起電極７ａよりも大きい。幅の相違する導体配線上に金属めっきにより同等の高さの突起電極を形成する方法については、後述する。
次に、本発明の実施の形態におけるテープキャリア基板１の製造方法について説明する。図３、図４はテープキャリア基板の製造工程図であり、図３は前半工程を示し、図４は後半工程を示す。各図における左列はそれぞれ、テープキャリア基板の半導体素子搭載部の平面図である。右列はそれぞれ、左列の半導体素子搭載部に対応する拡大断面図であり、図３（ａ１）におけるＣ−Ｃ線に沿った位置での断面を示す。
まず、図３（ａ１）、（ａ２）に示すように、複数の導体配線５が表面に整列して形成されたフィルム基材４を用意する。ここでは矩形のフィルム基材４の４辺のそれぞれに沿って複数の導体配線５が配列されており、各導体配線５の延びる方向は対応する辺と直交する方向である。導体配線５は、図１に示したように幅の相違するものが形成されるが、図示の都合上、全て同一の幅で示す。
このフィルム基材４の全面に、図３（ｂ１）、（ｂ２）に示すように、フォトレジスト１１を形成する。次に図３（ｃ１）、（ｃ２）に示すように、フィルム基材４に形成されたフォトレジスト１１の上部に、複数の導体配線５の電極形成領域にめっきを施すための露光マスク１２を対向させ、その光透過領域１２ａを通してフォトレジスト１１を露光する。光透過領域１２ａは、複数の導体配線５の整列方向に沿って複数の導体配線５を横切るように、かつ複数の導体配線５のそれぞれの所定の電極形成領域よりも配線幅方向および配線長さ方向に広い領域を含むように設定される。ここでは光透過領域１２ａは、フィルム基材４の中央部に対応する四角孔形状に設定されている。
その後現像することにより、図３（ｄ１）、（ｄ２）に示すように、フォトレジスト１１に光透過領域１２ａに対応する開口部１１ａを形成して各導体配線５の一部を露出させる。次に開口部１１ａを通して各導体配線５の露出部分に金属めっきを施して硬質金属膜１３を形成する。次に図３（ｅ１）、（ｅ２）に示すように、フィルム基材４の全面に再びフォトレジスト１４を形成する。
次に図４（ａ１）、（ａ２）に示すように、フィルム基材４に形成されたフォトレジスト１４の上部に、突起電極７を形成するための露光マスク１５を対向させ、その光透過領域１５ａを通してフォトレジスト１４を露光する。光透過領域１５ａは、複数の導体配線５の整列方向に沿って複数の導体配線５（および硬質金属膜１３）を横切るように延びた矩形の長孔が繋がった四角枠形状である。
その後現像することにより、図４（ｂ１）、（ｂ２）に示すように、フォトレジスト１４に光透過領域１５ａに対応する四角枠形状の開口部１４ａを形成して各導体配線５上の硬質金属膜１３の一部を露出させる。次に四角枠形状の開口部１４ａを通して各導体配線５上の硬質金属膜１３の露出部分に金属めっきを施すことにより、図４（ｃ１）、（ｃ２）に示すように、突起電極７を形成する。
最後にフォトレジスト１２を除去することにより、図４（ｄ１）、（ｄ２）に示すような、導体配線５上に硬質金属膜１３を介して突起電極７が形成されたテープキャリア基板１が得られる。
なお、図示は省略したが、以上の方法において導体配線５の幅は、配置された部位に応じて後述のように設定される。上述の方法によれば、図４（ｃ１）、（ｃ２）に示した工程で、複数の導体配線５を横切る長孔が繋がった開口部１４ａを通して金属めっきを施すことにより、突起電極７を図１及び図２に示したような形状に形成することができる。導体配線５の上面のみでなく側面も露出した状態で、その露出面全体に亘って金属めっきが形成されるからである。その際に、金属めっきは導体配線５の上面および側面に成長するので、開口部１４ａが導体配線５の幅方向に位置ずれしても、一定の形状・寸法に形成され、設計された条件を満足することができる。このことは、開口部１４ａを形成するための露光マスク１５の位置合わせに厳密な精度を必要とせず、調整が容易であることを意味する。
開口部１４ａが導体配線５の長さ方向に位置ずれしても、当該開口部１４ａは上述した光透過領域１５ａによって電極形成領域よりも配線長さ方向に広い領域の硬質金属膜１３を露出させるように形成されるので、突起電極７が硬質金属膜１３からずれることはない。
突起電極７を銅で形成する金属めっきの一例としては、めっき液として硫酸銅を用い、０．３〜５Ａ／ｄｍ2の条件で電解めっきを行う。電解めっきは、突起電極７を図１（ｃ）に示したような断面形状で、かつ十分な厚みを持たせて形成するために好適な方法である。
次に、図１及び図２に示したように、突起電極７ａと突起電極７ｂ〜７ｄの高さを同等にするための方法について説明する。
上述のとおり、テープキャリア基板１の導体配線５上に金属めっきにより突起電極７を形成する際には、導体配線５表面からめっきが等方成長するため、導体配線５の幅に比例して、突起電極７の高さが高くなってしまう。突起電極７は、電解めっき法などにより銅などを用いて形成するが、その高さはめっき電流、および、めっき時間を一定にした場合、導体配線５の断面積で決定される。この場合、導体配線５の厚みはシード層の厚みで固定されているため、導体配線５の幅が相違することにより、導体配線５の断面積が変化し、電流密度が変化することにより突起電極７の高さも変化する。
図５（ａ）は、各々異なる幅を有する導体配線に金属めっきにより突起電極が形成されたときの、導体配線幅と突起電極高さの関係を示す概念図である。図５（ｂ）は、各々異なる幅を有する導体配線５ｈ、５ｉ、５ｊ、５ｋに対して金属めっきにより形成された突起電極７ｈ、７ｉ、７ｊ、７ｋの高さを示す断面図である。同図の突起電極７ｈ〜７ｋの高さが、図５（ａ）に同一の参照番号で記されている。図５（ａ）に示す領域Ａでは、導体配線５の幅が広くなると電流密度が徐々に大きくなり、突起電極７の高さが高くなる（７ｈ、７ｉ）。領域Ｂでは突起電極７の高さが最大になる（７ｊ）。そして、領域Ｃのようにさらに導体配線５幅が広くなると、逆に突起電極７の高さが低くなっていく（７ｋ）。これは、導体配線５幅が広くなると電流密度は高くなるが、電解めっきの反応が進むと、導体配線５周辺の銅イオン濃度が低下することにより、めっき成長が抑制されていくためである。
図６（ａ）は、半導体素子２の長手方向の両端に位置する導体配線５ｊを、他の導体配線５ｉよりも幅広に形成した場合の半導体装置を示す平面図である。（ｂ）は、（ａ）におけるＤ−Ｄ断面図を示す。この例は、導体配線５ｉ、５ｊの幅がそれぞれ、図５（ａ）における領域Ａと領域Ｂより選択された場合に相当する。導体配線５ｉに形成された突起電極７ｉに比べて、導体配線５ｊに形成された突起電極７ｊの高さが高くなっている。
従って、突起電極と電極パッドとを接続するために荷重を印加しながら超音波を印加しても、幅を太くした導体配線５ｊ上の高さの高い突起電極７ｊに隣接する幅の細い導体配線５ｉ上の高さの低い突起電極７ｉが電極パッド６に到達しないため、接続させることができない。あるいは、高さの低い突起電極７ｉが電極パッド６に到達したとしても実装時の荷重や超音波が十分に加わらないため、接続状態が不安定となる。そこで、高さの高い突起電極７ｊに隣接する高さの低い突起電極７ｉも電極パッド６に接合させるために、荷重や超音波振幅を大きくし、高さの高い突起電極７ｊの変形量を大きくすれば、高さの低い突起電極７ｉも電極パッド６に到達し、荷重や超音波が十分に加わるようになる。しかし、幅の広い導体配線５ｊに過剰な負荷が加わってしまい、導体配線５ｊが断線してしまう。
これに対して、図７（ａ）は、半導体素子２の長手方向の両端に、図５（ａ）の領域Ｃより選択された幅の導体配線５ｋを配置することにより、領域Ａから選択された導体配線５ｉよりも幅広に形成した場合の半導体装置を示す平面図である。図７（ｂ）は、（ａ）におけるＥ−Ｅ断面図を示す。この場合には、図５（ａ）の領域Ａと領域Ｃの各範囲内で、突起電極７ｉ、７ｋの高さが同等となる２種類の幅の導体配線５ｉ、５ｋを選定することにより、幅の狭い導体配線５ｉと幅の広い導体配線５ｋを、突起電極の高さを異ならせることなく形成することができる。
なお、幅の狭い導体配線５ｉに形成される突起電極７ｉの高さをｈ１、幅の広い導体配線５ｋに形成される突起電極７ｋの高さをｈ２、領域Ｂの配線幅の導体配線に形成される突起電極の高さをｈＢとするとき、突起電極の高さの差の関係が下記の式を満足するように導体配線５ｉ、５ｋの配線幅Ｗ１、配線幅Ｗ２を設定することが望ましい。
｜ｈ１−ｈ２｜＜（ｈＢ−ｈ１）、および｜ｈ１−ｈ２｜＜（ｈＢ−ｈ２）
図８は、導体配線幅と突起電極の高さとの関係を検証した実験結果である。図５（ａ）の領域Ａとして１３〜１７μｍの導体配線の幅、領域Ｂとして１８〜２２μｍの導体配線の幅、領域Ｃとして２３〜２７μｍの導体配線の幅を選択することにより、突起電極の高さを均一に設定することができた。
このようにして、図１３に示したような、半導体素子搭載領域２ａの長手方向の両端に位置する導体配線５ｂ、短辺方向に位置する導体配線５ｃ、および、孤立した位置の導体配線５ｄなどの、応力集中の起こりやすい部位の導体配線５ｂ、５ｃ、５ｄとして、領域Ｃの幅の広い導体配線の幅を選択することにより、導体配線の突起電極近傍部の断線を防止するとともに、突起電極の高さを幅の狭い導体配線上の突起電極と同等にして、接続の安定化を図ることが可能となる。
以上の配線基板において、フィルム基材４としては一般にポリイミドが用いられる。必要に応じて、ＰＥＴ、ＰＥＩ等の絶縁フィルム材料を用いてもよい。導体配線は通常、銅を用いて、厚み３〜２０μｍの範囲内で形成される。必要に応じて、フィルム基材と導体配線との間にエポキシ系の接着剤を介在させてもよい。
また、突起電極７は、導体配線５の所定部分に跨がるように形成される。つまり突起電極７は、図１（ａ）に示すように、導体配線５を幅方向に横切って導体配線の片側からもう片側に亘って形成されている。横切る方向は、導体配線５の長手方向（長さ方向）に対して直交する方向であり、この方向が好ましい。上述のとおり、半導体素子を実装する際に荷重や超音波振幅による応力の影響を受けやすい、長手方向の両端、短辺、および孤立して形成される導体配線５がある場合は、その部位の導体配線５の幅を広くして強度を強くする。導体配線５の長さ方向における突起電極７の断面は、図１（ｂ）に示すように実質的に長方形である。導体配線５の幅方向における突起電極７の断面形状は、図１（ｃ）に示すように、導体配線５の上面および両側面に接合された逆凹形であり、且つ中央部が両側よりも高くなった中高形状である。突起電極７の厚みは、導体配線５の上面から上方への厚みの方が、導体配線５の側面から横方向への厚みよりも大きい。突起電極７は導体配線５の両側でフィルム基材の表面に接している。
突起電極７は上述した形状に形成されることにより、実用的に十分な強さで導体配線５上に保持される。まず、突起電極７は導体配線５の上面だけではなく両側面にも接合されているので、横方向に加わる力に対する安定性が十分である。
また突起電極７は平坦な上面を持つのでなく中高であるため、半導体素子２の電極パッド６と適切に接続される。第１に、突起電極７と電極パッド６との位置合わせにずれがあっても、上面が平坦である場合と比べて、突起電極７は隣接する不適当な電極パッド６と接続され難い。第２に、突起電極７と電極パッド６とを接続させる際に、突起電極７の凸状の上面によって電極パッド６の表面に清浄面を露出させることができ、良好な電気的接続が得られる。第３に、突起電極７と電極パッド６との接続を、半導体素子２とテープキャリア基板１との間に樹脂層を介在させた状態で行う場合、突起電極７の凸状の上面によって樹脂層を容易に排除することができる。
ただし、以上の効果を得るためには、上述したように突起電極７が導体配線５の両側でフィルム基材４の表面に接するように形成されていることは必須ではない。しかしこのような構造を有することで、横方向に加わる力に対して最も安定して導体配線５に保持される。また導体配線５の長さ方向における突起電極７の断面が実質的に長方形であることも必須ではない。しかしこのような構造は、半導体素子２の電極パッド６との接続性能が最も良好になるものであり、しかも製造が容易である。さらに、突起電極７の導体配線５上面から上方への厚みが導体配線５側面から横方向への厚みよりも大きいことも必須ではない。しかしこのような構造は、テープキャリア基板１のうねり等による導体配線５と半導体素子２との間のショートを抑制し、且つ隣接する導体配線５上の突起電極７とのショートを回避するために効果的である。この形状は、めっきを用いた製造方法により形成される。突起電極７に銅を用いる場合には、突起電極７と導体配線５とに金属めっき、例えば金めっき等の軟質な金属めっきを施すことが望ましい。
次に、上述したテープキャリア基板１上に半導体素子２を実装して半導体装置を製造する方法について説明する。
第１の方法では、まず図９（ａ）に示すように、テープキャリア基板１と半導体素子２とを位置合わせして対向させる。次に（ｂ）に示すように、ボンディングツール１６により互いに向かって押圧して、突起電極７ａ、７ｂと電極パッド６とを当接させながら、その当接部にボンディングツール１６を介して超音波を印加することにより、突起電極７７ａ、７ｂと電極パッド６とを接合させる。その際に、フィルム基材４上に整列して設けられた導体配線５ｂの突起電極７ｂ近傍に応力が加わるが、断線しやすい長辺側の両端や、短辺、および、孤立して形成された導体配線の幅を広くすることにより、導体配線の断線を防止することができる。そして、突起電極７ａ、７ｂの高さが均一なため、接続の安定化を図ることができる。
そして、接合後に、図９（ｂ）に示すように、テープキャリア基板１と半導体素子２との間に封止樹脂３を充填する。また突起電極７ａ、７ｂの凸状の先端部が電極パッド６の表面層に当接した状態で振動するため、電極パッド６に新生面を露出させる効果が顕著になり、良好に接合される。
第２の方法では、図９（ｃ）に示すように、テープキャリア基板１の突起電極７ａ、７ｂの形成領域を覆って封止樹脂３を塗布した上で、テープキャリア基板１と半導体素子２とを位置合わせして対向させる。その後、図９（ｂ）に示したように、ボンディングツール１６により互いに向かって押圧して、突起電極７ａ、７ｂと電極パッド６とを当接させ、その当接部にボンディングツール１６を介して超音波を印加することにより突起電極７ａ、７ｂと電極パッド６とを接合させる。また接合と同時に封止樹脂３の仮硬化を完了させる。この際、突起電極７ａ、７ｂが中高で凸状であるため、封止樹脂６が突起電極７ａ、７ｂの両脇に効果的に排除され、突起電極７ａ、７ｂと電極パッド６とが容易に当接する。第２の方法においても、突起電極７ａ、７ｂの凸状の先端部が電極パッド６の表面層に当接した状態で振動するため、電極パッド６に新生面を露出させる効果が顕著になり、良好に接合される。
これらの製造方法を実施する際に上述のとおり、フィルム基材４上に整列して設けられた導体配線の突起電極近傍部に応力が加わるが、断線しやすい長辺側の両端や、短辺、および、孤立して形成された導体配線５の幅が広く形成されているので、導体配線５の断線を防止することができ、また、突起電極７の高さが均一なため、接続の安定化を図ることができる。
本発明の配線基板によれば、実装のために超音波を印加しても断線を生じ難く、十分な接続安定性が確保される。従って、画像表示パネル等へ搭載する半導体装置などの製造に有用である。
（ａ）は本発明の一実施の形態におけるテープキャリア基板の一部を示す平面図、（ｂ）は（ａ）におけるＡ−Ａ断面図、及び（ｃ）は（ａ）におけるＢ−Ｂ断面図 同テープキャリア基板の一部を示す斜視図 同テープキャリア基板の製造方法の前半工程を示した製造工程図 同テープキャリア基板の製造方法の後半工程を示した製造工程図 同製造方法により形成される導体配線幅と突起電極の高さの関係を示した概念図 （ａ）は同製造方法より形成された不都合な例のテープキャリア基板を用いた半導体装置の平面図、（ｂ）は（ａ）におけるＤ−Ｄ同断面図 （ａ）は同製造方法より形成された良好な例のテープキャリア基板を用いた半導体装置の平面図、（ｂ）は（ａ）におけるＥ−Ｅ同断面図 同テープキャリア基板上の導体配線幅と突起電極の高さとの関係を検証した実験結果を示す図 同テープキャリア基板上に半導体素子を実装して半導体装置を製造する方法を示す工程断面図 従来例の半導体装置を示す断面図 （ａ）は従来例のテープキャリア基板の一部を示す平面図、（ｂ）は（ａ）のＦ−Ｆ断面図 （ａ）は従来例のテープキャリア基板の突起電極と半導体素子の電極パッドとの接続部分の断線を示す平面図、（ｂ）は（ａ）のＧ−Ｇ断面図 従来のテープキャリア基板上に半導体素子を実装する時に応力が加わりやすい部位を示した平面図
符号の説明
１ テープキャリア基板（配線基板）
２ 半導体素子
２ａ 半導体素子搭載領域
３ 封止樹脂
４ フィルム基材（絶縁性基材）
５、５ａ〜５ｄ、５ｈ〜５ｋ 導体配線
５ｘ 断線
６ 電極パッド
７、７ａ〜７ｄ、７ｈ〜７ｋ 突起電極
８ 金属めっき皮膜
９ ソルダーレジスト
１１、１４ フォトレジスト
１１ａ、１４ａ 開口部
１２、１５ 露光マスク
１２ａ、１５ａ 開口部
１３ 硬質金属膜
１６ ボンディングツール

Claims (4)

  1. 複数本の導体配線が整列して設けられたフィルム基材を用い、
    前記フィルム基材における前記導体配線が設けられた面にフォトレジストを形成し、前記フォトレジストに、前記整列している導体配線を横切って前記導体配線の両側の領域を含む形状を有する長孔状パターンの開口部を形成して、前記長孔状パターン中に前記導体配線の一部を露出させ、
    前記フォトレジストの長孔状パターンを通して、露出した前記導体配線の一部に金属めっきを施して突起電極を形成する配線基板の製造方法において、
    前記導体配線として、配線幅Ｗ１を有する第１導体配線と、配線幅Ｗ１よりも広い配線幅Ｗ２を有する第２導体配線とが設けられた前記フィルム基材を用い、
    前記金属めっきによる前記突起電極を形成する工程を、前記導体配線の幅に対する前記金属めっきにより形成される前記突起電極の高さの関係として、前記導体配線の幅の増大に伴って、前記突起電極の高さが増大する領域Ａ、前記領域Ａよりも高い前記突起電極が形成され前記突起電極の高さが最大値に達する領域Ｂ、及び前記領域Ｂよりも低い前記突起電極が形成され前記突起電極の高さが減少する領域Ｃが順次現われる条件の範囲において行い、
    前記第１導体配線の配線幅Ｗ１を前記領域Ａの範囲内で設定し、前記第２導体配線の配線幅Ｗ２を前記領域Ｃの範囲内で設定することを特徴とする配線基板の製造方法。
  2. 前記第１導体配線に形成される前記突起電極の高さをｈ１、前記第２導体配線に形成される前記突起電極の高さをｈ２、前記領域Ｂの配線幅の導体配線に形成される前記突起電極の高さをｈＢとするとき、前記突起電極の高さの差の関係が下記の式を満足するように配線幅Ｗ１および配線幅Ｗ２を設定する請求項１に記載の配線基板の製造方法。
    ｜ｈ１−ｈ２｜＜（ｈＢ−ｈ１）、および｜ｈ１−ｈ２｜＜（ｈＢ−ｈ２）
  3. 前記突起電極の高さｈ１とｈ２が等しくなるよう配線幅Ｗ１および配線幅Ｗ２を設定する請求項１または２に記載の配線基板の製造方法。
  4. 前記領域Ａの導体配線幅Ｗ１は１３〜１７μｍ、前記領域Ｂの導体配線幅ＷＢは１８〜２２μｍ、前記領域Ｃの導体配線幅Ｗ２は２３〜２７μｍである請求項１〜３のいずれか１項に記載の配線基板の製造方法。
JP2006032738A 2006-02-09 2006-02-09 配線基板の製造方法 Expired - Fee Related JP4728828B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006032738A JP4728828B2 (ja) 2006-02-09 2006-02-09 配線基板の製造方法
US11/620,883 US7800209B2 (en) 2006-02-09 2007-01-08 Wiring board with conductive wirings and protrusion electrodes
CNA2007100054641A CN101018453A (zh) 2006-02-09 2007-02-08 布线基板及其制造方法、以及半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006032738A JP4728828B2 (ja) 2006-02-09 2006-02-09 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007214370A JP2007214370A (ja) 2007-08-23
JP4728828B2 true JP4728828B2 (ja) 2011-07-20

Family

ID=38333210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006032738A Expired - Fee Related JP4728828B2 (ja) 2006-02-09 2006-02-09 配線基板の製造方法

Country Status (3)

Country Link
US (1) US7800209B2 (ja)
JP (1) JP4728828B2 (ja)
CN (1) CN101018453A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2260520B1 (en) 2008-04-01 2015-02-25 Nxp B.V. Vertical phase change memory cell
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Ｌｓｉ用電子部材
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
JP6986492B2 (ja) * 2018-06-01 2021-12-22 日東電工株式会社 配線回路基板
CN109801855B (zh) * 2019-01-22 2021-01-29 上海华虹宏力半导体制造有限公司 用于检测金属连线隆起的wat测试装置、制备方法及测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283414A (ja) * 1991-04-16 1993-10-29 Nippon Steel Corp 半導体装置用金属配線のバンプ高さ制御装置
JPH07245308A (ja) * 1994-03-03 1995-09-19 Toshiba Corp バンプ形成方法
JP2004327936A (ja) * 2003-04-28 2004-11-18 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2005109377A (ja) * 2003-10-02 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005166960A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005217065A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法ならびに半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
KR20090059173A (ko) * 1998-09-17 2009-06-10 이비덴 가부시키가이샤 다층빌드업배선판
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
EP1156521A3 (en) * 2000-04-24 2007-05-23 Interuniversitair Microelektronica Centrum Vzw Low cost electroless plating process for single chips and wafer parts and products obtained thereof
CN1994033A (zh) * 2004-07-29 2007-07-04 三井金属矿业株式会社 印刷电路板、其制造方法及半导体装置
JP4068628B2 (ja) * 2005-05-30 2008-03-26 松下電器産業株式会社 配線基板、半導体装置および表示モジュール
JP2009253147A (ja) * 2008-04-09 2009-10-29 Shinko Electric Ind Co Ltd 配線の形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283414A (ja) * 1991-04-16 1993-10-29 Nippon Steel Corp 半導体装置用金属配線のバンプ高さ制御装置
JPH07245308A (ja) * 1994-03-03 1995-09-19 Toshiba Corp バンプ形成方法
JP2004327936A (ja) * 2003-04-28 2004-11-18 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2005109377A (ja) * 2003-10-02 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005166960A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005217065A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN101018453A (zh) 2007-08-15
US20070182009A1 (en) 2007-08-09
JP2007214370A (ja) 2007-08-23
US7800209B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
KR100499899B1 (ko) 반도체 장치의 제조 방법
TWI430416B (zh) 覆晶安裝基板
JP4819335B2 (ja) 半導体チップパッケージ
JP4728828B2 (ja) 配線基板の製造方法
JP4171492B2 (ja) 半導体装置およびその製造方法
JP2013012674A (ja) 半導体チップの製造方法、回路実装体及びその製造方法
JP2008118129A (ja) フリップチップ接続用基板及びその製造方法
JP4216295B2 (ja) バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
JP2009272382A (ja) 半導体装置、配線基板およびその製造方法
JP2007067022A (ja) 配線基板、半導体装置、およびその製造方法
JP4068575B2 (ja) 配線基板の製造方法ならびに半導体装置の製造方法
JP2004363224A (ja) 半導体チップの接続構造
JP2004328001A (ja) 配線基板
JP2007180233A (ja) 配線基板とその製造方法及び半導体装置
JP4348260B2 (ja) 半導体装置実装用基材
JP2005217069A (ja) 半導体装置
JPH10229104A (ja) 半導体装置およびその製造に用いるテープキャリヤ
JP2006303035A (ja) 半導体装置
JP2008072148A (ja) 半導体装置
JP2009277873A (ja) 配線基板及び半導体装置ならびにその製造方法
JP2006303256A (ja) 配線基板、及びその製造方法、並びに半導体装置
JP2007019271A (ja) 配線基板およびその製造方法
JP2005175268A (ja) 半導体装置及びその製造方法、半導体チップ、電子モジュール並びに電子機器
JP2006269700A (ja) 配線基板の製造方法、及び配線基板、並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees