JP2007067022A - 配線基板、半導体装置、およびその製造方法 - Google Patents

配線基板、半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2007067022A
JP2007067022A JP2005248513A JP2005248513A JP2007067022A JP 2007067022 A JP2007067022 A JP 2007067022A JP 2005248513 A JP2005248513 A JP 2005248513A JP 2005248513 A JP2005248513 A JP 2005248513A JP 2007067022 A JP2007067022 A JP 2007067022A
Authority
JP
Japan
Prior art keywords
conductor wiring
wiring
conductor
electrode
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005248513A
Other languages
English (en)
Inventor
Yukihiro Kosaka
幸広 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005248513A priority Critical patent/JP2007067022A/ja
Publication of JP2007067022A publication Critical patent/JP2007067022A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】テープキャリア基板などの配線基板の導体配線上に形成された突起電極と半導体素子の電極パッドとを接続する際に、その応力に対して実用的に十分な強さで保持され、十分な接続安定性が得られるようにする。
【解決手段】絶縁性のフィルム基材4上に整列して設けられた複数本の導体配線5と、複数本の導体配線5のそれぞれの上に形成された突起電極7とを備えたテープキャリア基板1を、導体配線5の表面の突起電極形成領域を含む領域に導体配線5より硬質な硬質金属膜が形成され、突起電極7は導体配線5を幅方向に横切って導体配線5の片側からもう片側に亘って形成された構造とする。突起電極7の近傍部で起こりやすかった断線を防止できるばかりでなく、横方向に加わる力に抗する安定性も十分である。硬質金属膜は突起電極7の表面には形成されていないので、突起電極7は容易に大きく変形可能であり、接続対象の電極パッドに良好に接続可能である。
【選択図】 図1

Description

本発明は、配線基板、半導体装置、およびその製造方法に関し、特に、チップオンフィルム(COF)に用いられるテープキャリア基板のような配線基板、なかでもその導体配線上に形成する突起電極の改良に関する。
フィルム基材を使用したパッケージモジュールの一種として、COF(Chip On Film)が知られている。図7は、従来のCOFの一部分を示す断面図である。このCOFは、柔軟な絶縁性のテープキャリア基板1の上に半導体素子2を搭載し、封止樹脂3により保護した構造を有し、フラットパネルディスプレイの駆動用ドライバーとして主に使用されている。
テープキャリア基板1は、ポリイミドなどの絶縁性のフィルム基材4の上に複数本の銅などの導体配線5が整列して設けられたもので、この導体配線5に対して半導体素子2上の電極パッド6が突起電極7を介して接続されている。導体配線5上には必要に応じて金属めっき被膜8および絶縁樹脂であるソルダーレジスト9の層が形成されている。
突起電極7は、テープキャリア基板1上の導体配線5に対して、または半導体素子2上の電極パッド6に対して形成されている。特許文献1では、図8(a)(b)に示すように、突起電極7は、テープキャリア基板1上の導体配線5に対して金属めっきにより形成されている。この突起電極7は、導体配線5を横切って導体配線5の両側の領域に亘り(突起電極7の幅W1>導体配線5の配線幅W2)、導体配線5の上面および両側面に接合されていて、横方向に加わる力に対する安定性が十分である。またこの突起電極7は、中央部が両側よりも高くなった中高形状とされていて、半導体素子2上の電極パッド6に対して位置合わせがずれても、不適当な電極パッド6に接続される恐れは少ない。
特開2004−327936公報
しかしながら、特許文献1に記載されたテープキャリア基板1は、上述したように突起電極7の幅W1がその下の導体配線5の配線幅W2より広いことから、半導体素子2の電極パッド6との接続を行う際に障害を生じる。
図9(a)(b)はそれぞれ、テープキャリア基板1の突起電極7と半導体素子2の電極パッド6との接続部分を示す平面図および断面図である。突起電極7と電極パッド6とを接続するために超音波を印加すると、図示したように、導体配線5における突起電極7の近傍部5a(以下、電極近傍部5aという)に応力集中が起こる。導体配線5の幅や厚みが小さく、ばらついている時や、接続のための超音波の強度や印加時間が長い時、また荷重を強く印加した時には、上記した電極近傍部5aへの応力がより大きくなる。そのような場合、応力集中部たる電極近傍部5aが断線する惧れがあり、半導体素子2の実装後の接続状態の安定性が危惧される。図10は、導体配線5の電極近傍部5aが断線した状態を示す。このような導体配線5の断線不良は、COFの多出力化に伴って、電極パッド6の狭ピッチ化および導体配線5の狭幅化が要求され、導体配線5の強度がさらに低下する傾向にあることから、非常に深刻な問題となる。
導体配線5の断線を防止するために、図11に示すように、突起電極7と導体配線5の最表面に施される金等のめっきの下地にニッケル等の硬質な金属を設けて、強固なめっき層10とすることが考えられる。しかしこのようなめっき層10を備えた突起電極7を半導体素子2の電極パッド6と接続する際には、下地の金属が硬質であるがゆえに、突起電極7の変形量が小さくなり、レべリングされにくい。図12に示すようにテープキャリア基板1の突起電極7の高さのばらつきが大きい場合は、高い突起電極7は電極パッド6と接続されるもののその変形量は小さいため、低い突起電極7は電極パッド6と接続できなくなる惧れがある。
本発明は、上記問題に鑑み、テープキャリア基板などの配線基板の導体配線上に形成された突起電極と半導体素子の電極パッドとを接続する際に、その応力に対して実用的に十分な強さで保持され、十分な接続安定性が得られるようにすることを目的とする。
上記課題を解決するために、本発明の配線基板は、絶縁性基材と、前記絶縁性基材上に整列して設けられた複数本の導体配線と、前記複数本の導体配線のそれぞれの上に形成された突起電極とを備えた配線基板において、前記導体配線の表面の前記突起電極の形成領域を含む領域に導体配線より硬質な金属膜が形成され、前記突起電極は導体配線を幅方向に横切って導体配線の片側からもう片側に亘って形成されたことを特徴とする。これによれば、金属膜によって導体配線の強度が向上するため、突起電極の近傍部で起こりやすかった断線を防止できる。また突起電極が導体配線の上面だけでなく両側面にも接合されているので、突起電極に対して横方向に加わる力に抗する安定性も十分である。その一方で突起電極の表面には硬質な金属膜は形成していないので、突起電極は容易に大きく変形可能であり、接続対象の電極パッドに良好に接続可能である。
導体配線が銅で形成されている時には、金属膜はニッケル、錫、またはパラジウムで形成されていてよい。
導体配線の幅方向における突起電極の断面形状が、中央部が両側よりも高い中高形状であるのが好ましい。半導体素子の電極パッドとの接続を好適に行えるからである。
導体配線および突起電極の表面にこれらと異なる金属でめっきが施されるのが好ましい。導体配線および突起電極の表面に施されるめっきは金めっきであってよい。
本発明の配線基板の製造方法は、複数本の導体配線が整列して設けられた絶縁性基材上にフォトレジストを形成する工程と、前記フォトレジストに各導体配線の一部とその両側の絶縁性基材面とを露出させる開口部を形成する工程と、前記フォトレジストの開口部を通して各導体配線の露出部に金属めっきを施して導体配線より硬質な金属膜を形成する工程と、各導体配線に金属膜を有した絶縁性基材上にフォトレジストを形成する工程と、前記フォトレジストに各導体配線上の金属膜の一部とその両側の絶縁性基材面とを露出させる開口部を形成する工程と、前記フォトレジストの開口部を通して各金属膜の露出部に金属めっきを施して突起電極を形成する工程とを行うことを特徴とする。この方法によれば、上述のような良好な状態の突起電極を容易に形成可能であり、またフォトレジストに形成される開口部と導体配線との位置合わせの精度が低くとも、突起電極を導体配線上に十分な面積で確実に形成することが可能である。
突起電極の形成に用いたフォトレジストの開口部を通して、導体配線および突起電極の表面にこれらと異なる金属でめっきを施すのが好ましい。
本発明の半導体装置は、上記した配線基板と半導体素子とを備え、前記配線基板の導体配線上の突起電極と前記半導体素子の電極パッドとが接続されたことを特徴とする。
上記した配線基板上に半導体素子を実装して半導体装置を製造する際に、前記配線基板の導体配線上の突起電極と前記半導体素子の電極パッドとを当接させて接続させることを特徴とする。当接部を押圧しながら超音波を印加して接続させるのが好ましい。
本発明の配線基板は、導体配線の表面に前記導体配線より硬質な金属膜を形成しているので、突起電極近傍部などの導体配線の強度が向上し、超音波接続時の応力にも十分耐え得る。その一方で突起電極の表面には硬質な金属膜は形成していないので、突起電極は容易に大きく変形可能であり、高さばらつきが発生した場合もレべリングされ、接続対象の電極パッドに良好に接続可能である。つまり高い突起電極が電極パッドに接続しながら低背化されるので、低い突起電極も電極パッドに接続することになる。よって半導体素子との接続の安定性を確保することができ、半導体装置を良好に構成できる。
以下、本発明の実施形態について、図面を参照して具体的に説明する。
図1は本発明の一実施形態における配線基板の一部を示す斜視図、図2(a)は同配線基板の一部を示す平面図、図2(b)(c)はそれぞれ、図2(a)におけるA−A断面図、B−B断面図である。この配線基板は、COFなどに用いられるテープキャリア基板であり、先に図7を用いて説明した従来のものと同様の部材に図7と同じ符号を付して説明する。
図1および図2において、テープキャリア基板1は、絶縁性のフィルム基材4と、その上に整列して設けられた複数本の導体配線5と、各導体配線5の上に形成された突起電極7とを備えている。
フィルム基材4としては一般にポリイミドが用いられる。必要に応じて、PET、PEI等の絶縁フィルム材料を用いてもよい。導体配線5は通常、銅を用いて、厚み3〜20μmの範囲で形成される。必要に応じて、フィルム基材4と導体配線5との間にエポキシ系の接着剤を介在させてもよい。導体配線5は、先端部に他の領域よりも幅の狭い領域を有し、その幅の狭い領域に突起電極7が形成されていることが好ましい。
導体配線5の表面には、突起電極7の形成領域よりも広い領域にわたって、導体配線5よりも硬質な金属よりなる硬質金属膜11が形成されている。この硬質金属膜11は、ニッケル、錫、パラジウム等を用いて、例えばめっき法にて形成される。硬質金属膜11が存在することにより、導体配線5の強度が向上する。導体配線5の電極近傍部5aの強度が向上し、超音波接続時の応力にも十分耐え得る。
突起電極7は通常、銅などを用いて、厚み3〜20μmの範囲で形成される。また突起電極7は、導体配線5の所定部分に跨がるように形成される。つまり突起電極7は、図2(a)に示すように、導体配線5を幅方向に横切って導体配線5の片側からもう片側に亘って形成されている。横切る方向は、導体配線5の長手方向(長さ方向)に対して直交する方向であり、この方向が好ましい。導体配線5の長さ方向における突起電極7の断面は、図2(b)に示すように実質的に長方形である。導体配線5の幅方向における突起電極7の断面形状は、図2(c)に示すように、導体配線5の上面および両側面に接合された逆凹形であり、且つ中央部が両側よりも高くなった中高形状である。突起電極7の厚みは、導体配線5の上面から上方への厚みの方が、導体配線5の側面から横方向への厚みよりも大きい。突起電極7は導体配線5の両側でフィルム基材4の表面に接している。
突起電極7が上述した形状とされていることにより、当該突起電極7は実用的に十分な強さで導体配線5上に保持される。まず、突起電極7は導体配線5の上面だけではなく両側面にも接合されているので、横方向に加わる力に対する安定性が十分である。また突起電極7は平坦な上面を持つのでなく中高であるため、半導体素子2の電極パッド6と適切に接続される。第1に、突起電極7と電極パッド6との位置合わせにずれがあっても、上面が平坦である場合と比べて、突起電極7は隣接する不適当な電極パッド6と接続され難い。第2に、突起電極7と電極パッド6とを接続させる際に、突起電極7の凸状の上面によって電極パッド6の表面に清浄面を露出させることができ、良好な電気的接続が得られる。第3に、突起電極7と電極パッド6との接続を、半導体素子2とテープキャリア基板1との間に樹脂層を介在させた状態で行う場合、突起電極7の凸状の上面によって樹脂層を容易に排除することができる。
ただし、以上の効果を得るためには、上述したように突起電極7が導体配線5の両側でフィルム基材4の表面に接するように形成されていることは必須ではない。しかしこのような構造を有することで、横方向に加わる力に対して最も安定して導体配線5に保持される。また導体配線5の長さ方向における突起電極7の断面が実質的に長方形であることも必須ではない。しかしこのような構造は、半導体素子2の電極パッド6との接続性能が最も良好になるものであり、しかも製造が容易である。さらに、突起電極7の導体配線5上面から上方への厚みが導体配線5側面から横方向への厚みよりも大きいことも必須ではない。しかしこのような構造は、テープキャリア基板1のうねり等による導体配線5と半導体素子2との間のショートを抑制し、且つ隣接する導体配線5上の突起電極7とのショートを回避するために効果的である。この形状は、めっきを用いた製造方法により形成される。
突起電極7に銅を用いる場合には、突起電極7と導体配線5とに金属めっき、例えば金めっき等の軟質な金属めっきを施すことが望ましい。突起電極7の高さばらつきをより吸収し易くするためである。このめっき層は、先に図11を用いて説明しためっき層10と同等の形状となるので図11を援用する。ただし突起電極7の周囲に位置する硬質金属膜11上にもめっき層10が形成されることになる。
上記したテープキャリア基板1の製造方法について説明する。図3、図4はテープキャリア基板の製造工程図であり、各図における左列はそれぞれ同テープキャリア基板の半導体素子搭載部の平面図、右列はそれぞれ左列の半導体素子搭載部に対応する拡大断面図(図3(a1)におけるC−C位置での断面)として示している。
まず、図3(a1)(a2)に示すように、複数の導体配線5が表面に整列して形成されたフィルム基材4を用意する。ここでは矩形のフィルム基材4の4辺のそれぞれに沿って複数の導体配線5が配列されており、各導体配線5の延びる方向は対応する辺と直交する方向である。
このフィルム基材4の全面に、図3(b1)(b2)に示すように、フォトレジスト12を形成する。次に図3(c1)(c2)に示すように、フィルム基材4に形成されたフォトレジスト12の上部に、複数の導体配線5の電極形成領域にめっきを施すための露光マスク13を対向させ、その光透過領域13aを通してフォトレジスト12を露光する。光透過領域13aは、複数の導体配線5の整列方向に沿って複数の導体配線5を横切るように、かつ複数の導体配線5のそれぞれの所定の電極形成領域よりも配線幅方向および配線長さ方向に広い領域を含むように設定されており、ここではフィルム基材4の中央部に対応する四角孔形状に設定されている。
その後に現像することにより、図3(d1)(d2)に示すように、フォトレジスト12に光透過領域13aに対応する開口部12aを形成して各導体配線5の一部を露出させる。次に、フォトレジスト12の開口部12aを通して、各導体配線5の露出部分にニッケルなどの硬質金属のめっきを施して、図3(e1)(e2)に示すような硬質金属膜11を形成する。
図3(f1)(f2)に示すように、フィルム基材4の全面に再びフォトレジスト12を形成する。次に図4(a1)(a2)に示すように、フィルム基材4に形成されたフォトレジスト12の上部に、突起電極7を形成するための露光マスク15を対向させ、その光透過領域15aを通してフォトレジスト12を露光する。光透過領域15aは、複数の導体配線5の整列方向に沿って複数の導体配線5(および硬質金属膜11)を横切るように延びた矩形の長孔が繋がった四角枠形状である。
その後に現像することにより、図4(b1)(b2)に示すように、フォトレジスト12に光透過領域15aに対応する四角枠形状の開口部12bを形成して各導体配線5上の硬質金属膜11の一部を露出させる。次に四角枠形状の開口部12bを通して各導体配線5上の硬質金属膜11の露出部分に金属めっきを施すことにより、図4(c1)(c2)に示すように、突起電極7を形成する。
最後にフォトレジスト12を除去することにより、図4(d1)(d2)に示すような、導体配線5上に硬質金属膜11を介して突起電極7が形成されたテープキャリア基板1を得る。
以上の方法によれば、図4(c1)(c2)に示した工程で、複数の導体配線5を横切る長孔が繋がった開口部12bを通して金属めっきを施すようにしたことにより、突起電極7を図2(a)(b)(c)に示したような形状に形成することができる。導体配線5の上面のみでなく側面も露出した状態でその露出面全体に亘って金属めっきが形成されるからである。
その際に金属めっきは導体配線5の上面および側面に成長するので、開口部12bが導体配線5の幅方向に位置ずれしても一定の形状・寸法に形成され、設計された条件を満足することができる。このことは、開口部12bを形成するための露光マスク15の位置合わせに厳密な精度を必要とせず、調整が容易であることを意味する。
開口部12bが導体配線5の長さ方向に位置ずれしても、当該開口部12bは上述した光透過領域13aによって電極形成領域よりも配線長さ方向に広い領域の硬質金属膜11を露出させるように形成されるので、突起電極7が硬質金属膜11からずれることはない。
突起電極7を銅で形成する金属めっきの一例としては、めっき液として硫酸銅を用い、0.3〜5A/dm2の条件で電解めっきを行う。電解めっきは、突起電極7を図2(c)に示したような断面形状かつ十分な厚みを持たせて形成するために好適な方法である。
上記したテープキャリア基板1上に半導体素子2を実装して半導体装置を製造する方法について説明する。
第1の方法では、図5(a)に示すように、テープキャリア基板1と半導体素子2とを位置合わせして対向させ、ボンディングツール16により互いに向かって押圧して、突起電極7と電極パッド6とを当接させながら、その当接部にボンディングツール16を介して超音波を印加することにより、突起電極7と電極パッド6とを接合させる。接合後に、図5(b)に示すように、テープキャリア基板1と半導体素子2との間に封止樹脂3を配置する。
その際に、上述したように導体配線5の強度が硬質金属膜11によって高められているため、断線が防止される。また突起電極7の凸状の先端部が電極パッド6の表面層に当接した状態で振動するため、電極パッド6の清浄面を露出させる効果が顕著になり、良好に接合される。
第2の方法では、図6(a)に示すように、テープキャリア基板1の突起電極7の形成領域を覆って封止樹脂6を配置したうえで、テープキャリア基板1と半導体素子2とを位置合わせして対向させる。その後に図6(b)に示すように、ボンディングツール16により互いに向かって押圧して、互いの突起電極7と電極パッド6とを当接させ、その当接部にボンディングツール16を介して超音波を印加することにより突起電極7と電極パッド6とを接合させ、それと同時に封止樹脂の仮硬化を完了させる。
この方法でも、上述したように導体配線5の強度が硬質金属膜11によって高められているため、断線が防止される。また突起電極7が中高で凸状であるため、封止樹脂6が突起電極7の両脇に効果的に排除され、突起電極7と電極パッド6とが容易に当接する。
本発明の配線基板は、半導体素子の電極パッドの狭ピッチ化に適合させるべく導体配線を幅狭くしてもその強度の低下を抑えることができ、実装のために超音波を印加しても断線を生じ難く、十分な接続安定性が確保される。よって、この半導体装置を用いて、画像表示パネル等へ搭載する半導体装置などを構成することができる。
本発明の一実施形態の配線基板たるテープキャリア基板の一部を示す斜視図 同テープキャリア基板の一部を示す平面図および断面図 同テープキャリア基板を製造する前半工程を示した製造工程図 同テープキャリア基板を製造する後半工程を示した製造工程図 同テープキャリア基板上に半導体素子を実装して半導体装置を製造する第1の方法を示す工程断面図 同テープキャリア基板上に半導体素子を実装して半導体装置を製造する第2の方法を示す工程断面図 従来のテープキャリア基板を用いた半導体装置の断面図 図7のテープキャリア基板の一部を示す平面図および断面図 図7のテープキャリア基板の突起電極と半導体素子の電極パッドとの接続部分を示す平面図および断面図 図7のテープキャリア基板の突起電極と半導体素子の電極パッドとの接続部分の断線を示す断面図 従来の他のテープキャリア基板の一部を示す断面図 図11のテープキャリア基板の突起電極と半導体素子の電極パッドとの接続状態を示す断面図
符号の説明
1 テープキャリア基板(配線基板)
2 半導体素子
3 封止樹脂
4 フィルム基材(絶縁性基材)
5 導体配線
5a 導体配線の電極近傍部
6 電極パッド
7 突起電極
8 金属めっき皮膜
9 ソルダーレジスト
10 めっき層
11 硬質金属膜
12 フォトレジスト
12a,12b 開口部
13 導体配線めっき用の露光マスク
13a 光透過領域
15 突起電極形成用の露光マスク
15a 光透過領域
16 ボンディングツール

Claims (10)

  1. 絶縁性基材と、前記絶縁性基材上に整列して設けられた複数本の導体配線と、前記複数本の導体配線のそれぞれの上に形成された突起電極とを備えた配線基板において、
    前記導体配線の表面の前記突起電極の形成領域を含む領域に導体配線より硬質な金属膜が形成され、前記突起電極は導体配線を幅方向に横切って導体配線の片側からもう片側に亘って形成された配線基板。
  2. 導体配線が銅で形成され、金属膜がニッケル、錫、またはパラジウムで形成された請求項1記載の配線基板。
  3. 導体配線の幅方向における突起電極の断面形状が、中央部が両側よりも高い中高形状である請求項1記載の配線基板。
  4. 導体配線および突起電極の表面にこれらと異なる金属でめっきが施された請求項1または請求項2のいずれかに記載の配線基板。
  5. 導体配線および突起電極の表面に施されためっきが金めっきである請求項4記載の配線基板。
  6. 複数本の導体配線が整列して設けられた絶縁性基材上にフォトレジストを形成する工程と、
    前記フォトレジストに各導体配線の一部とその両側の絶縁性基材面とを露出させる開口部を形成する工程と、
    前記フォトレジストの開口部を通して各導体配線の露出部に金属めっきを施して導体配線より硬質な金属膜を形成する工程と、
    各導体配線に金属膜を有した絶縁性基材上にフォトレジストを形成する工程と、
    前記フォトレジストに各導体配線上の金属膜の一部とその両側の絶縁性基材面とを露出させる開口部を形成する工程と、
    前記フォトレジストの開口部を通して各金属膜の露出部に金属めっきを施して突起電極を形成する工程と
    を行う配線基板の製造方法。
  7. 突起電極の形成に用いたフォトレジストの開口部を通して、導体配線および突起電極の表面にこれらと異なる金属でめっきを施す請求項6記載の配線基板の製造方法。
  8. 請求項1記載の配線基板と半導体素子とを備え、前記配線基板の導体配線上の突起電極と前記半導体素子の電極パッドとが接続された半導体装置。
  9. 請求項1記載の配線基板上に半導体素子を実装して半導体装置を製造する際に、
    前記配線基板の導体配線上の突起電極と前記半導体素子の電極パッドとを当接させて接続させる半導体装置の製造方法。
  10. 当接部を押圧しながら超音波を印加して接続させる請求項9記載の半導体装置の製造方法。
JP2005248513A 2005-08-30 2005-08-30 配線基板、半導体装置、およびその製造方法 Withdrawn JP2007067022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005248513A JP2007067022A (ja) 2005-08-30 2005-08-30 配線基板、半導体装置、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248513A JP2007067022A (ja) 2005-08-30 2005-08-30 配線基板、半導体装置、およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007067022A true JP2007067022A (ja) 2007-03-15

Family

ID=37928891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248513A Withdrawn JP2007067022A (ja) 2005-08-30 2005-08-30 配線基板、半導体装置、およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007067022A (ja)

Similar Documents

Publication Publication Date Title
KR100499899B1 (ko) 반도체 장치의 제조 방법
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP4171492B2 (ja) 半導体装置およびその製造方法
JP4728828B2 (ja) 配線基板の製造方法
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP2007067022A (ja) 配線基板、半導体装置、およびその製造方法
JP4488073B2 (ja) 電気接続装置
JP2009272382A (ja) 半導体装置、配線基板およびその製造方法
JP3970694B2 (ja) 半導体装置およびその製造方法
JP4108641B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP4068575B2 (ja) 配線基板の製造方法ならびに半導体装置の製造方法
JP3752829B2 (ja) 液晶表示パネルと半導体チップとの接合方法
JP2007180233A (ja) 配線基板とその製造方法及び半導体装置
JP4241324B2 (ja) 半導体装置及びその製造方法
JP2008072148A (ja) 半導体装置
JP2006303256A (ja) 配線基板、及びその製造方法、並びに半導体装置
JP2007019271A (ja) 配線基板およびその製造方法
JP2010067884A (ja) Tabテープおよびその製造方法
JP2007214294A (ja) 配線基板および半導体装置
JP2006073551A (ja) 半導体装置実装用基材
JP2009111017A (ja) 電子部品
JP2006269700A (ja) 配線基板の製造方法、及び配線基板、並びに半導体装置
JP2008112838A (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080730

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090609