JP3970694B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3970694B2
JP3970694B2 JP2002165632A JP2002165632A JP3970694B2 JP 3970694 B2 JP3970694 B2 JP 3970694B2 JP 2002165632 A JP2002165632 A JP 2002165632A JP 2002165632 A JP2002165632 A JP 2002165632A JP 3970694 B2 JP3970694 B2 JP 3970694B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
bump
holes
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002165632A
Other languages
English (en)
Other versions
JP2004014778A5 (ja
JP2004014778A (ja
Inventor
和弘 伴
茂 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP2002165632A priority Critical patent/JP3970694B2/ja
Publication of JP2004014778A publication Critical patent/JP2004014778A/ja
Publication of JP2004014778A5 publication Critical patent/JP2004014778A5/ja
Application granted granted Critical
Publication of JP3970694B2 publication Critical patent/JP3970694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、バンプ電極を用いたフリップチップ方式で実装される半導体装置に適用して有効な技術である。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体チップ等の半導体装置では、その小型化、高密度実装化等が強く求められている。かかる技術的要請に対して、バンプ電極を設けた半導体チップを、フェイスダウンの状態で実装基板側に位置合わせし、バンプ電極と実装基板側電極とを接続する、いわゆるフリップチップ方式による実装技術が広く採用されている。
【０００４】
かかるフリップチップ方式による実装としては、例えば、チップ・オン・ガラス（ＣＯＧ）方式、チップ・オン・フィルム（ＣＯＦ）方式、チップ・オン・ボード（ＣＯＢ）方式等の実装方式が知られている。
【０００５】
近年、高精細化、画素数の増大化が求められている液晶技術の分野でも、例えば、液晶表示に係る電圧切替えを制御するＬＣＤドライバの実装方式として、上記方法が積極的に採用されている。
【０００６】
【発明が解決しようとする課題】
ところが、上記技術においては、以下の課題があることを本発明者は見出した。
【０００７】
上記フリップチップ方式の実装は、一般的には、半導体装置側のバンプ電極と、実装基板側電極との間に、異方性導電樹脂等で構成される異方性導電膜を介在させて、バンプ電極を実装基板側電極に加熱圧着することにより行われている。
【０００８】
かかる実装に際してのバンプ電極と実装基板側電極との電気的接続は、異方性導電膜に含まれる導電性粒子が、バンプ電極と実装基板側電極との間に介在させられることにより確保されることとなる。
【０００９】
すなわち、加熱圧着により、異方性導電性膜内に含まれていた導電性粒子が、バンプ電極と実装基板側電極との間に挟まれて、両電極間を電気的に接続できるように介在させられることにより、バンプ電極−導電粒子−実装基板側電極なるルートで電気的接続が確保されるのである。
【００１０】
かかる介在させた導電性粒子を仲立ちとして両電極間の電気的接続を確保するためには、両電極間における導電性粒子の高密度化が求められる。
【００１１】
しかし、実装に際して、バンプ電極の実装基板側電極への圧着に不均一が発生すると、その加圧不足部分では、両電極間に介在する導電粒子の密度は正常加圧部分に比べて相対的に粗に成りがちである。
【００１２】
かかる加圧不足部分では、両電極間に介在する導電性粒子が、正常加圧部分に比べて、両電極間で圧縮される割合が少なく、導電性粒子同士、あるいは電極と導電性粒子との接触度合いが比較的に弱かったり、あるいは非接触状態となる場合もある。かかる場合には、その部分における電気抵抗が高くなり、両電極間の良好な十分な導通性が確保されないこととなる。
【００１３】
例えば、両電極間に電位差をかければ確かに電流は流れるものの、十分な電流は当初から流れず、十分に電圧が上がるまでに時間がかかる等の異常が発生する。電圧の切替えを円滑に行うことで、液晶状態を変化させてその表示を行う液晶表示のＬＣＤドライバにおいては、液晶表示の鮮明性が確保できなくなる重大な障害となる。
【００１４】
また、かかる異常は、完成したＬＣＤドライバ等の半導体装置の完成品検査においても、所定位置に検査用のプローブを当てて、その導通を検査するに際して、反応が遅かったり、あるいは全く導通が示されず、プローブを多少動かして接触位置を変えると導通が俄に確認される等の検査時の問題現象の原因の一つともなる。
【００１５】
かかる導通異常が発生する大きな原因の一つは、バンプ電極の表面形状によるものである。バンプ電極は、半導体装置に設けられた配線電極上のパッシベーション膜をエッチング等で除去し、その上にメッキ等の手段で電極形成を行って作成される。
【００１６】
そのため、このようにして形成されたバンプ電極では、電極表面に、パッシベーション膜をエッチングして配線電極を露出させた際のパッシベーション膜面と配線電極面との段差を反映した窪みが形成されることとなる。
【００１７】
かかる構成のバンプ電極を有する半導体装置をフリップチップ方式でフェイスダウン実装すると、窪みを有した電極表面が、実装基板側電極対面されることとなり、両電極間に介在させる異方性導電膜中の導電性粒子への押圧力が、窪み部と、窪んでいないその周辺部とでは微妙に異なることとなる。すなわち、実装時に加圧不均一が発生するのである。
【００１８】
そこで、かかる対策として、パッシベーション膜を薄膜化することで、パッシベーション膜面と配線電極面との段差を小さく抑える手段が提案されている。しかし、パッシベーション膜を薄くすることは、逆に、その絶縁性を低下させることにも繋がり、かかるパッシベーション膜の薄膜化を行わずにバンプ電極と実装基板側の電極との導通性を確保する技術の開発が望まれている。
なお、バンプ表面と異方性導電膜との接触を向上する方法として、特開平１０−１１２４７９号公報には、バンプ表面を、凹凸を有するツールに押し付けて当該バンプ表面に凹凸を形成することの開示があり、特開平６−２８３５３７号公報には、バンプ表面を研磨シートに押し付けて超音波振動を与えて当該バンプ表面に凹凸を形成することの開示があり、特開２００１−１９６４１８号公報には、バンプ表面の平坦度および表面粗さの最大高さを管理することにより異方性導電膜の導電粒子が確実に導通するようにすることの開示があり、特開平１１−１６９４６号公報には、バンプ電極の表面を金属板に押し付けて凹凸を形成することの開示がある。
【００１９】
本発明の目的は、ＬＣＤドライバなどの半導体装置側のバンプ電極と、バンプ電極と相対して接続される実装基板側電極等の相手側電極との導通性を十分に確保できるようにすることにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２２】
本発明は、半導体装置のバンプ電極の電極表面に、半導体装置の表面に設けられた配線電極上のパッシベーション膜に形成された凹凸形状に倣って形成された配線電極に導通可能な複数の凹部を設け、バンプ電極の電極表面側の凹部開口側面積を凹部底面側面積より大きく構成することにより、導電性粒子を含む異方性導電膜を介してのバンプ電極と実装基板側電極との導通性の確保を良好に行えるようにするものである。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明を省略する。
【００２４】
図１（ａ）は本発明の一実施の形態の半導体装置のバンプ電極構造を模式的に示す断面図であり、（ｂ）は（ａ）に示す構成のバンプ電極を使用して実装基板側に実装した状態を模式的に示す断面図である。
【００２５】
図１（ａ）に示すように、半導体装置１０の表面には、Ａｌ等により形成された配線電極１１が設けられている。配線電極１１上には、パッシベーション膜１２が設けられている。
【００２６】
配線電極１１上には、バンプ電極１４の形成部分に対応して、パッシベーション膜１２が凸状に断続的に設けられ、凹凸部が形成されている。凸部１２ａは断面錐状に形成され、凹部１２ｂはかかる凸部１２ａの錐状に対応して断面が逆錐状に形成されている。このように複数の凸部１２ａ、凹部１２ｂが構成された凹凸部上に、バンプ下地金属層１３を介して、Ａｕ等で形成されたバンプ電極１４が設けられている。
【００２７】
このように形成されたバンプ電極１４の電極表面には、配線電極１１上に設けられたパッシベーション膜１２からなる上記凹凸部に対応して、凸部１４ａ（１４）、凹部１４ｂ（１４）がそれぞれ複数形成されている。
【００２８】
また、凸部１２ａ、凹部１２ｂは、図１に示すようにそれぞれ断面が錐状、逆錐状に形成されているため、これに対応して形成されるバンプ電極１４の凸部１４ａ、凹部１４ｂも、それぞれ錐状、逆錐状に形成されることとなる。図１では、分かりやすいように、バンプ電極１４の電極表面側の凸部１４ａ、凹部１４ｂの錐状、逆錐状の凹凸形状を、凸部１２ａ、凹部１２ｂより誇張して示している。
【００２９】
尚、上記錐状とは、例えば、円錐、あるいは三角錐、四角錐、五角錐などの角錐形状を意味している。
【００３０】
バンプ電極１４をメッキ成長により形成する場合には、凸部１４ａ、凹部１４ｂの凹凸形状は、凸部１２ａ、凹部１２ｂの場合よりも小さくなり、マクロ的には凹凸部は平坦と見做せる状態になっている。
【００３１】
このようにして形成された凹部１４ｂでは、図１（ａ）に示すように、電極表面側の凹部開口側面積Ｓ１は、凹部底面側面積Ｓ２（図中では、凹部１４ｂの谷の底の面積）より大きく形成されることとなる。
【００３２】
凹部１４ｂの電極表面側の差し渡し寸法（幅）は、図１（ｂ）に示すように、異方性導電膜１５を介在させて実装基板１６側の電極１６ａに実装する際に、異方性導電膜１５に含有される導電性粒子１７が、凹部１４ｂ内に完全に入り込むことがないように設定しておけばよい。すなわち、凹部１４ｂの差し渡し寸法（幅）を、例えば、導電性粒子１７の平均粒径以下となるように設定しておけばよい。
【００３３】
このように設定しておけば、図１（ｂ）に示すように、図１（ａ）に示す構成の半導体装置１０のバンプ電極１４側を、実装基板１６の電極１６ａ側に加熱圧着してフェイスダウン実装する場合に、導電性粒子１７が凹部１４ｂ内に完全に入り込むことはなく、バンプ電極１４と実装基板１６の電極１６ａとの間に導電性粒子１７を確実に介在させて、バンプ電極１４と導電性粒子１７、導電性粒子１７と電極１６ａとの接触性を確保することができる。そのため、バンプ電極１４と実装基板１６側の電極１６ａとの導通性は十分に確保されることとなる。
【００３４】
前記説明では、図１（ａ）に示すように、バンプ電極１４の電極表面に形成される凹凸部の形状を決める配線電極１１上に設けるパッシベーション膜１２の凸部１２ａの形状を錐状に形成した場合について説明したが、凹部１４ｂが、電極表面側の凹部開口側面積Ｓ１が凹部底面側面積Ｓ２より大きくすることができれば、凸部１２ａの形状はどのようなものであっても構わない。例えば、凸部１２ａを断面台形状に形成することもできる。
【００３５】
一方、図２（ａ）に示すように、半導体装置１０の配線電極１１上に、バンプ電極１４を設けるに際して、配線電極１１上に、図１（ａ）に示す場合とは異なり、パッシベーション膜１２の凸部１２ａ、凹部１２ｂから構成される凹凸部を設けない場合には、電極表面側に、パッシベーション膜１２と配線電極１１との間に形成される段差部１８が反映された大きな凹部１９が形成されることとなる。
【００３６】
図２（ａ）に示す凹部１９は、図１（ａ）に示す凹部１４ｂより格段に大きい。すなわち、図１（ａ）に示す構成は、大きな凹部１９に相当する大きな窪み内に、小さな凸部１４ａ、凹部１４ｂからなる凹凸部を多数形成して、全体として、一つの大きな窪みを設けることなく、電極表面を擬似的に面一に平坦化させる構成と言える。
【００３７】
図２（ｂ）には、かかる構成のバンプ電極１４を使用して、実装基板１６側の電極１６ａとの間に、異方性導電膜１５を介在させてフェイスダウン実装した場合を示す。凹部１９に対応する部分では、図１（ａ）と同様にして加熱圧着しても、凹部１９が元々大きな窪みに形成されているため、実装基板１６の電極１６ａとの間に介在される異方性導電膜１５内の導電性粒子１７を高密度に介在させることができない場合が生ずる。図中、楕円で囲んだ部分に示すように、導電性粒子１７との接触部分が少なくなる。
【００３８】
図２（ｂ）には、例示として、凹部１９と導電性粒子１７とが離間している状況を示した。すなわち、例えば、図２（ｂ）に図示するように、バンプ電極１４の電極表面の大きな範囲を占める凹部１９と、実装基板１６側の電極１６ａとの導通性を介在する導電性粒子１７の凹部１９、電極１６ａとの接触性が悪くなる。凹部１９と電極１６ａとの間では、凹部１９の段差部１８に対応する高い周辺部１９ａと電極１６ａとの間とは異なり、導電性粒子１７の押さえ込み力が弱く成りがちである。
【００３９】
そのため、バンプ電極１４と実装基板１６側の電極１６ａとの間の導通性が十分に確保されない場合が発生する。また、導通性は確保されていても、前述の如く、例えば、両電極間に電位差をかければ確かに電流は流れるものの、十分な電流は当初からは流れず、十分に電圧が上がるまでに時間がかかる等の異常が発生する。
【００４０】
かかる障害は、例えば、電圧の切替えを円滑に行うことで、液晶状態を変化させてその表示を行う液晶表示のＬＣＤドライバにおいては、極めて致命的な障害であり、液晶表示の画面切替えなどの鮮明性等の確保が果たせなくなる。
【００４１】
しかし、図１（ａ）に示す構成のバンプ電極１４を有する本発明に係る半導体装置１０であれば、図２（ａ）の構成のバンプ電極１４を有する場合とは異なり、バンプ電極１４の電極表面側が平坦化されているため、実装基板１６側の電極１６ａとの間に平均して導電性粒子１７を挟み込むことができ、平均した導通性を十分に確保することができる。
【００４２】
また、図１（ａ）に示す構成では、バンプ電極１４の表面側に導電性粒子の平均粒径より小さい間隔で断続的に設けられた多数の凸部１４ａの頂点により、マクロ的には頂点が実質的に連続した状態と見做されて擬似的に平坦化が成されているため、上記問題点の解決策として提案されている段差部１８を解消するためのパッシベーション膜１２の薄膜化を行わなくても済む。パッシベーション膜１２の無理な薄膜化は、パッシベーション膜１２に基づく絶縁性を脆弱化する虞れがあるが、かかる危険を未然に回避することができる。
【００４３】
次に、上記説明の構造のバンプ電極１４を有する半導体装置１０の製造方法について、半導体装置１０を、図３に示すように、例えば、液晶表示装置の電圧切替え制御として使用するＬＣＤドライバ１０ａ（１０）に形成した場合を例に挙げて説明する。
【００４４】
図３では、液晶表示機構の互いに交差する方向に設けられるゲート線群と、ドレイン線群との電圧切替え制御を行う細長矩形形状に形成されたＬＣＤドライバ１０ａのバンプ電極１４の配置状況を平面図で示す。ＬＣＤドライバ１０ａには、図３に示すように、液晶表示画面の画素数に対応したゲート線群、ドレイン線群を構成する多数の線数に対応したバンプ電極１４が多数設けられている。バンプ電極１４は、ＬＣＤドライバ１０ａの矩形面の長辺側、短辺側の周縁に沿って多数設けられている。
【００４５】
上記構成のＬＣＤドライバ１０ａに構成される半導体装置１０は、図４〜７に示す各ステップを経ることにより、前記説明の構造を有するバンプ電極１４が設けられる。
【００４６】
図４（ａ）には、ウエハ（半導体基板）３１上に既存の方法で液晶表示装置用の駆動回路素子と、バンプ電極１４の形成位置にＡｌからなる配線電極１１が形成され、その上にパッシベーション膜１２が形成されている状況を、要部断面図として示す。
【００４７】
図４（ａ）に示す構成において、そのパッシベーション膜１２上に、レジスト３２を塗布する。塗布したレジスト３２の配線電極１１に対応する範囲に、ステッパ露光によりマスクパターンを露光させ、露光後の現像によりマスクパターンをレジスト３２上にパターニングする。図４（ｂ）には、レジスト３２上にパターニングされた状態を断面図として示す。
【００４８】
レジスト３２上に形成するパターンは、種々の構成が考えられるが、例えば、図５（ａ）に示すように、中央の開口した凹部４１を中心として、その周囲に同心状に、枠状に凹部４２、４３、４４を設ける構成とすることができる。
【００４９】
あるいは、図５（ｂ）に示すように、略角形に形成した凹部４５をマトリックス状に配置しても構わない。さらに、図５（ｃ）に示すように、矩形に形成した凹部４６を列状に設けるようにしても構わない。さらには、図５（ｄ）に示すように、凹部４７を円環状に、形成しても一向に構わない。かかる円環状に形成した凹部４７を、同心円状に複数設けても構わない。
【００５０】
図４（ｃ）に示すように、所定のパターニングが施されたレジスト３２をマスクとして、等方性を強めたエッチングで、パッシベーション膜１２のパターニングを行う。
【００５１】
かかるエッチングとしては、例えば、等方性のドライエッチングを使用することができる。通常、等方性のドライエッチングでは、圧力を０．１〜１．０ Torr（１．３３３２２×１０〜１．３３３２２×１０2 Pa）に設定し、ガス種としてＣＦ4に、８％のＯ2を加えたものを使用して行うのが一般的であるが、本実施の形態では、かかる通常の等方性のエッチング条件とは異なり、さらに等方性を強めたエッチング条件を採用した。
【００５２】
すなわち、上記圧力下、ＣＦ4に、Ｏ2を２０％加えることで等方性を強めた。ガス種としては、ＳＦ6を使用してもよい。
【００５３】
このようにして、等方性を強めたドライエッチングによりパッシベーション膜１２をパターニングし、その後マスクとして使用したレジスト３２を除去する。このようにして、レジスト３２を除去した状態を、図４（ｄ）に断面図として示す。
【００５４】
図４（ｄ）に示すように、配線電極１１上には、パッシベーション膜１２からなる断面錐状に形成された凸部１２ａが断続的に複数残され、併せて凹部１２ｂが形成されている。すなわち、凹凸部が配線電極１１上に設けられることとなる。
【００５５】
このようにして凹凸部を配線電極１１上に設けた状態で、図６（ａ）に示すように、バンプ下地金属層１３を所定厚さに堆積する。例えば、Ｃｒ層、Ｃｕ層、Ａｕ層を下層から順次スパッタリングにより堆積させて積層させればよい。
【００５６】
このようにしてバンプ下地金属層１３を所定層厚に堆積させた後、所定層厚にレジスト３３の塗布を行う。レジスト塗布後、配線電極１１に対応して、ステッパ露光によりマスクパターンを露光させ、露光後の現像によりバンプ電極形成用のマスクパターンをレジスト３３上にパターニングする。図６（ｂ）には、かかる状態を断面図で示した。
【００５７】
その後、パターニングされたレジスト３３を利用して、図６（ｃ）に示すように、電解メッキによりＡｕのバンプ電極１４を形成する。バンプ電極１４の形成後は、図７（ａ）に示すように、バンプ電極形成用のレジスト３３を除去する。さらに、不要部分のバンプ下地金属層１３を除去して、図７（ｂ）に示すように、本発明に係る構成のバンプ電極１４を有する半導体装置１０としてのＬＣＤドライバ１０ａを製造する。
【００５８】
上記一連のステップにより形成されたバンプ電極１４は、図７（ｂ）に示すように、配線電極１１上にパッシベーション膜１２の凸部１２ａを複数断続的に残すことにより凹凸部が形成され、形成されたこの凹凸部を反映した状態がバンプ電極１４の電極表面の凸部１４ａ、凹部１４ｂからなる凹凸部として形成されることとなる。
【００５９】
バンプ電極１４の電極表面に形成される凹凸部は、図６（ｂ）の状態から縦方向に金メッキを成長させて形成されるが、金メッキの成長は、縦方向ばかりではなく横方向にも成長するため、縦方向と横方向とのメッキ成長が相まって、電極表面の凹凸部は配線電極１１上のパッシベーション膜１２により形成される凹凸部に比べて凹凸の高さが低い緩やかな凹凸形状となっている。
【００６０】
特に、かかるバンプ電極１４の形成に際しては、図４（ｄ）に示すように、配線電極１１上に形成する凹凸部では、パッシベーション膜１２の凸部１２ａに合わせて形成される凹部１２ｂは、パッシベーション膜１２の表面側の開口面積Ｓ３が、配線電極１１側の開口面積Ｓ４より大きくなる孔部に形成されている。
【００６１】
そのため、かかる孔部を、例えば、凸部の側面が垂直に切り立った直状形状、すなわち柱状に形成する場合に比べて、凸部１２ａの側面はテーパに形成されているため、スパッタリングによるバンプ下地金属層１３の堆積を凹部１２ｂ内に平均的に行うことができる。
【００６２】
また、上記の如く側面が直状に伸びた凸部により矩形波形のような凹凸形状に形成する凹凸部の場合には、パッシベーション膜１２の表面側の開口面積Ｓ３と、配線電極１１側の開口面積Ｓ４とは略同じ大きさの柱状の孔部が形成されることとなる。この状態で、バンプ下地金属層１３を堆積した場合には、開口面積Ｓ３が小さくなり、その後のバンプ電極１４形成用の金メッキにおいて、十分にメッキ液が孔部の底まで侵入しにくく、孔部底面側にボイドが閉じ込められた状態が生起される可能性が高い。
【００６３】
しかし、本発明では、開口面積Ｓ３は開口面積Ｓ４より大きく形成されているためメッキ液の流れ込みを円滑に行うことができ、導通に際しての抵抗となるボイドの発生を未然に防止することができる。そのため、形成されたバンプ電極１４の導通性に関しての信頼性を高めることができる。
【００６４】
また、凹部１２ｂは、図４（ｄ）に示すように、断面略逆台形状に形成されており、さらに、その後のステップでバンプ下地金属層１３が堆積されで、凸部１３ａ、凹部１３ｂからなる凹凸部が形成されることとなる。バンプ下地金属層１３堆積後の凹部１３ｂは、メッキにより凹部１２ｂよりも凹部空間が埋められた状態になっている。
【００６５】
かかる凹部空間に関しては、前記の如く、側面が直上に伸びた凸部により矩形波形のような凹凸形状に形成する場合には、パッシベーション膜１２の表面側の開口面積Ｓ３と、配線電極１１側の開口面積Ｓ４とは略同じ大きさの柱状の孔部に形成されることとなるため、例えば、開口面積Ｓ３が同一と仮定した場合には、図６（ａ）に示す場合の凹部空間の方が小さく、その後の金メッキによる凹部空間の埋め込みが起き易いと言える。
【００６６】
すなわち、凹部１３ｂのメッキ成長による埋め込みが起き易い本発明に係る構成の方が、側面が直上に伸びた凸部により矩形波形のような凹凸形状に形成する場合に比べて、バンプ電極１４の電極表面をより平坦化し易いと言える。
【００６７】
このように、本発明は、敢えて、バンプ電極１４を形成するに際して、配線電極１１上のパッシベーション膜１２に、パッシベーション膜１２の表面側の開口面積Ｓ３が配線電極側の開口面積Ｓ４より大きくなるように、前記配線電極１１上に通じる孔部を複数形成しておくことにより、その後のメッキ成長によるバンプ電極の表面をより平坦化するようにしているのである。
【００６８】
かかる平坦化が促進されているバンプ電極１４を有するＬＣＤドライバ１０ａ（１０）を使用すれば、図８に示すように、ＬＣＤドライバ１０ａのバンプ電極１４と、実装基板１６の電極１６ａに相当する液晶基板５１の液晶側配線層５１ａとの間に、異方性導電膜１５を介在させたフリップチップ方式の実装における導通性を十分に確保することができる。
【００６９】
図８に模式的に示すように、バンプ電極１４の電極表面に形成された凹凸部の凹部１４ｂの差し渡し寸法（幅）は導電性粒子１７の平均粒径より小さく形成され、前記の如く、平坦度が高く設定されている。そのため、図２（ｂ）に示す構成のバンプ電極構造とは異なり、図８に示す構成のバンプ電極構造の方が、電極表面の表面全体に亙って、液晶側配線層５１ａとの間に介在させる異方性導電膜１５に含まれる導電性粒子１７を、平均して高密度に介在させて押しつぶすようにして挟持することができる。
【００７０】
そのため、バンプ電極１４−導電性粒子１７−液晶側配線層５１ａからなる導通ルートを確実にして、その導通性を十分に確保することができる。
【００７１】
図９（ａ）、（ｂ）には、図４（ｃ）、（ｄ）に相当するステップで、配線電極１１上に残すパッシベーション膜１２の凸部１２ａの形状を断面台形状に設定した場合におけるバンプ電極１４の平面形状を例示した。断面台形状の凸部１２ａの上底部分に対応して形成された部分を、図中の凸部１４ａで示した。図９（ａ）、（ｂ）は、共に同心状に凹部１４ｂが形成されている場合である。
【００７２】
図９（ａ）は、矩形のバンプ電極１４形状に合わせて同心状に、（ｂ）は正方形のバンプ電極１４の形状に合わせて同心状にそれぞれ形成した場合を示す。同心状に形成することにより、凹部１４ｂの配線電極１１上に通じる導通面積を列状に構成する場合よりも多くすることができる。
【００７３】
勿論、凹部１４ｂの配置は、同心状以外にも、図５に示すように、マトリックス状、あるいは列状に形成しても構わない。また、上記説明では、凹部を平面直線状に形成した場合を示しているが、波形に蛇行させるように形成して、導通面積を多くするようにしても構わない。
【００７４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７５】
例えば、上記説明では、ＬＣＤドライバを例に挙げて説明したが、本発明は、ＬＣＤドライバ以外でも、異方性導電膜を介在させてフェイスダウン実装によりバンプ電極を実装基板側電極等の相手側電極と電気的に接続させる構成の半導体装置に適用することができることは言うまでもない。
【００７６】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００７７】
すなわち、バンプ電極の表面の平坦度を高めて、バンプ電極と相手側電極との導通性を良好にすることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施の形態の半導体装置のバンプ電極構造を模式的に示す断面図であり、（ｂ）は（ａ）に示す構成のバンプ電極を使用して実装基板側に実装した状態を模式的に示す断面図である。
【図２】（ａ）は、図１に示す構成とは異なり、配線電極上に凹凸部を設けないで形成したバンプ電極構造を模式的に示す断面図であり、（ｂ）は（ａ）に示す構成のバンプ電極を使用して実装基板側に実装した状態を示す断面図である。
【図３】ＬＣＤドライバに構成した半導体装置におけるバンプ電極の配置状況を示す平面図である。
【図４】（ａ）〜（ｄ）は、本発明の一実施の形態の半導体装置の製造方法の一連のステップ例を示す断面説明図である。
【図５】（ａ）〜（ｄ）は、パッシベーション膜のパターニング例を示す平面図である。
【図６】（ａ）〜（ｃ）は、本発明の一実施の形態の半導体装置の製造方法の一連のステップ例を示す断面説明図である。
【図７】（ａ）、（ｂ）は、本発明の半導体装置の製造方法の一連のステップによりバンプ電極が形成される状況を示す断面説明図である。
【図８】本発明に係る構成のバンプ電極を設けた半導体装置のＬＣＤドライバを、液晶基板側に実装した状態の一例を示す要部断面説明図である。
【図９】（ａ）、（ｂ）は、バンプ電極表面の凹部を同心状に形成した場合を例示する平面図である。
【符号の説明】
１０ 半導体装置
１０ａ ＬＣＤドライバ
１１ 配線電極
１２ パッシベーション膜
１２ａ 凸部
１２ｂ 凹部
１３ バンプ下地金属層
１３ａ 凸部
１３ｂ 凹部
１４ バンプ電極
１４ａ 凹部
１４ｂ 凸部
１５ 異方性導電膜
１６ 実装基板
１６ａ 電極
１７ 導電性粒子
１８ 段差
１９ 凹部
１９ａ 周辺部
３１ ウエハ
３２ レジスト
３３ レジスト
４１ 凹部
４２ 凹部
４３ 凹部
４４ 凹部
４５ 凹部
４６ 凹部
５１ 液晶基板
５１ａ 液晶側配線層
Ｓ１ 凹部開口側面積
Ｓ２ 凹部底面側面積
Ｓ３ 開口面積
Ｓ４ 開口面積

Claims (8)

  1. 実装基板側の電極に導電性粒子を含む異方性導電膜を介して電気的に接続可能なバンプ
    電極を有する半導体装置の製造方法であって、
    （ａ）半導体基板の主面上に複数の配線電極を形成する工程、
    （ｂ）前記複数の配線電極上にパッシベーション膜を形成する工程、
    （ｃ）前記パッシベーション膜に等方性エッチングを用いて複数の孔部を形成し、前記配線電極の一部を露出する工程、
    （ｄ）前記工程（ｃ）の後、前記パッシベーション膜上に、スパッタリング法でバンプ下地層を形成する工程、
    （ｅ）前記工程（ｄ）の後、前記バンプ下地層上に、メッキ法を用いて前記バンプ電極を形成する工程を含み、
    前記バンプ電極は前記複数の孔部を介して前記配線電極と電気的に接続され、
    前記複数の孔部は前記配線電極に近い側の幅が前記配線電極から遠い幅より小さく、
    前記バンプ電極の上面には前記複数の孔部に対応した複数の凹部が形成され、前記凹部の上部の幅は前記導電性粒子の平均粒径よりも小さいことを特徴とする半導体装置の製造方法。
  2. 請求項 1 記載の半導体装置の製造方法において、
    前記複数の孔部の平面形状は同心の環状であることを特徴とする半導体装置の製造方法。
  3. 請求項 1 記載の半導体装置の製造方法において、
    前記複数の孔部の平面形状は、それぞれ平行に配置された四角形であることを特徴とす
    る半導体装置の製造方法。
  4. 請求項 1 記載の半導体装置の製造方法において、
    前記半導体基板上にＬＣＤドライバが形成されていることを特徴とする半導体装置の製
    造方法。
  5. 実装基板側の電極に導電性粒子を含む異方性導電膜を介して電気的に接続可能なバンプ
    電極を有する半導体装置であって、
    （ａ）半導体基板と、
    （ｂ）前記半導体基板の主面上に形成された複数の配線電極と、
    （ｃ）前記複数の配線電極上のパッシベーション膜と、
    （ｄ）前記配線電極を露出するように前記パッシベーション膜に形成された複数の孔部と、
    （ｅ）前記パッシベーション膜上に形成され、前記複数の孔部を介して前記配線電極と電
    気的に接続された前記バンプ電極を有し、
    前記複数の孔部は前記配線電極に近い側の幅が前記配線電極から遠い側の幅より小さく、前記バンプ電極の上面には複数の凹部が形成され、前記凹部の上部の幅は前記導電性粒子の平均粒径よりも小さいことを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、
    前記複数の孔部の平面形状は同心の環状であることを特徴とする半導体装置。
  7. 請求項５記載の半導体装置において、
    前記複数の孔部の平面形状は、それぞれ平行に配置された四角形であることを特徴とす
    る半導体装置。
  8. 請求項５記載の半導体装置において、
    前記半導体基板上にＬＣＤドライバが形成されていることを特徴とする半導体装置。
JP2002165632A 2002-06-06 2002-06-06 半導体装置およびその製造方法 Expired - Fee Related JP3970694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002165632A JP3970694B2 (ja) 2002-06-06 2002-06-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002165632A JP3970694B2 (ja) 2002-06-06 2002-06-06 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2004014778A JP2004014778A (ja) 2004-01-15
JP2004014778A5 JP2004014778A5 (ja) 2005-09-29
JP3970694B2 true JP3970694B2 (ja) 2007-09-05

Family

ID=30433423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002165632A Expired - Fee Related JP3970694B2 (ja) 2002-06-06 2002-06-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3970694B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
JP2009054833A (ja) * 2007-08-28 2009-03-12 Seiko Epson Corp 電子デバイスとその製造方法、電気光学装置および電子機器
US9184144B2 (en) 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
CN104112682A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥同种结构的固态超声键合方法

Also Published As

Publication number Publication date
JP2004014778A (ja) 2004-01-15

Similar Documents

Publication Publication Date Title
TWI311346B (ja)
TWI381464B (zh) The bump structure and its making method
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
JP4115832B2 (ja) 半導体素子及び液晶表示パネル
US6608382B2 (en) Metal bump
US20040099959A1 (en) Conductive bump structure
JP5411434B2 (ja) 半導体装置とその製造方法
JP4171492B2 (ja) 半導体装置およびその製造方法
JP3133105B2 (ja) 相互接続構体
JP4651367B2 (ja) 半導体装置および半導体装置の製造方法
JP3970694B2 (ja) 半導体装置およびその製造方法
JP3693056B2 (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
US20110079895A1 (en) Bump structure, chip package structure including the same and method of manufacturing the same
JP2011249564A (ja) 半導体装置の製造方法及び実装構造
JP3752829B2 (ja) 液晶表示パネルと半導体チップとの接合方法
CN105308732B (zh) 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
JP2004363224A (ja) 半導体チップの接続構造
CN217847935U (zh) 半导体装置的电性连接垫结构及覆晶芯片
JP2003007749A (ja) 集積回路及び表示装置
JP2009032949A (ja) Ｉｃチップ及びｉｃチップの実装方法
EP0426246A1 (en) Interconnection structure
JP3663293B2 (ja) 液晶表示装置
JP2012079956A (ja) 半導体装置及び半導体装置の製造方法
JP2003158146A (ja) 半導体素子及び半導体素子実装用基板並びにその半導体素子又は半導体素子実装用基板を使用した半導体素子実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070606

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140615

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees