JP5237242B2 - 配線回路構造体およびそれを用いた半導体装置の製造方法 - Google Patents
配線回路構造体およびそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5237242B2 JP5237242B2 JP2009270430A JP2009270430A JP5237242B2 JP 5237242 B2 JP5237242 B2 JP 5237242B2 JP 2009270430 A JP2009270430 A JP 2009270430A JP 2009270430 A JP2009270430 A JP 2009270430A JP 5237242 B2 JP5237242 B2 JP 5237242B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit structure
- wiring circuit
- terminal portion
- semiconductor element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29015—Shape in top view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01044—Ruthenium [Ru]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
以下、ウェハ基板上に多数の半導体素子が形成された段階(ダイシング前の段階)のものを、「半導体ウェハ」とも呼ぶ。また、半導体ウェハ中の半導体素子を個々のチップへと一旦ダイシングした後、良品のチップのみをウェハ基板と同形状のシート上に再配列したものも、半導体ウェハに含まれるものとする。
図7に示すように、配線回路構造体100が加えられた素子200は、単なる電極201が露出しただけの元の素子に比べて、外部導体(外部回路など)との接続を容易にする接続用導体101を備えた1つの半導体装置となっている。同図では、説明のために、素子の電極201を、誇張して素子から大きく突き出しているように描いているが、実際には、電極の突起量は微小であり、また、配線回路構造体100の上面は柔軟な接着剤層などからなるので、配線回路構造体100と素子200とは密着している。
ここで、素子の電極に形成されるバンプとしては、スタッドバンプが代表的なものとして挙げられる(例えば、特許文献1)。スタッドバンプは、図8(a)に示すように、バンプ用金属(主として金)からなるワイヤ300の先端301を溶融させてボール状にし、それを、図8(b)に示すように、素子の電極に接合し、図8(c)に示すように、ボール状の部分の近傍でワイヤを切断し、該ボール状の部分を含んだ先端部分を電極上に残してバンプ310としたものである。
また、ウェハ規模の配線回路構造体とは、半導体ウェハ中の個々の素子に位置的に対応するように、個々の配線回路構造体が集合し一体となったものであって、大面積の1枚の絶縁性基板上に配線回路構造が所定位置に多数形成された構造となっているものである。
図9(a)に示すような接続では、スタッドバンプ310の高さのばらつきが接続信頼性の低下を招くおそれがある。これに対して、例えば、特許文献1では、導電性ペーストを介して接続することにより、高さのばらつきの影響を低減することが行われている。
(1)電極上にバンプが付与された半導体素子に接続するための配線回路構造体であって、
ベース絶縁層上に導体層が回路パターンとして形成され、該導体層上に、半導体素子のバンプに接続するための端子部が形成された構造を少なくとも有し、ベース絶縁層の上面には、端子部の近傍に、支柱体が形成されており、
接続対象とする半導体素子からのバンプの突起高さをBとし、ベース絶縁層の上面を規準面として、支柱体の高さをH、端子部の高さをhとし、端子部の層厚をtとして、
t<Bなるバンプを有する半導体素子を接続対象とする場合には、B<H<h+Bとなるように、
t≧Bなるバンプを有する半導体素子を接続対象とする場合には、h<H<h+Bとなるように、
支柱体の高さHが決定されており、
それによって、当該配線回路構造体を半導体素子に重ね合わせて該素子のバンプに端子部を接触させ加圧し接続したとき、支柱体の存在によって、端子部が素子の電極に達するような圧縮が抑制されるようになっている、
配線回路構造体。
(2)支柱体の高さHが、
t<Bかつh<Bなるバンプを有する半導体素子を接続対象とする場合には、B<H<h+Bとなるように、
t≧Bかつh≧Bなるバンプを有する半導体素子を接続対象とする場合には、h<H<h+Bとなるように、
決定されている、上記(1)記載の配線回路構造体。
(3)接続対象とする半導体素子からのバンプの突起高さBが、20μm〜60μmである、上記(1)または(2)記載の配線回路構造体。
(4)半導体素子が、ウェハ基板上に複数の半導体素子構造が形成された、分断前の半導体ウェハの状態となっているものであって、
当該配線回路構造体が、前記半導体ウェハ中の個々の半導体素子に接続し得るよう、個々の配線回路構造体が必要数だけ集合し隣同士連結された集合体であって、それぞれのベース絶縁層がつながって1枚のベース絶縁層となっている、上記(1)〜(3)のいずれかに記載の配線回路構造体。
(5)支柱体が、ベース絶縁層と同じ材料によって形成されている、上記(1)〜(4)のいずれかに記載の配線回路構造体。
(6)端子部の少なくとも表層が半田からなるものである、上記(1)〜(5)のいずれかに記載の配線回路構造体。
(7)さらに、ベース絶縁層が、金属製支持基板上に剥離可能に形成されている、上記(1)〜(6)のいずれかに記載の配線回路構造体。
(8)電極上にバンプが付与された半導体素子と配線回路構造体とが積層された構造を有する半導体装置の製造方法であって、
上記(1)〜(7)のいずれかに記載の配線回路構造体を用い、その端子部を、半導体素子のバンプに接続する工程を有する、半導体装置の製造方法。
(9)半導体素子が、ウェハ基板上に複数の半導体素子構造が形成された、分断前の半導体ウェハの状態となっているものであって、
配線回路構造体が、上記(4)に記載の配線回路構造体である、
上記(8)記載の製造方法。
該支柱体4の高さHは、当該配線回路構造体の接続対象である素子200の全てのバンプ310の突起高さの平均値である平均突起高さBを考慮し適切に設定される。
これによって、図1(b)に示すように、素子と配線回路構造体とを重ね合わせて加圧しても、該支柱体4がスペーサーとして働き、素子の電極と配線回路構造体の端子部との過度の圧縮が該支柱体によって抑制され、素子の電極に端子部の金属材料が接することも抑制される。
再配線層を別途製造することによって、ロール・トウ・ロールにて、多数のウェハを包含し得る大面積のものが大量に容易に製造できるので、個々の半導体ウェハの上に直接的に再配線層を形成する場合と比べて、製造コストはより低くなるというメリットがある。
また、良品の配線回路構造体のみを選択してウェハ状態の素子に接続することができるようになり、良品の素子を無駄に廃棄することも無くなる。
接続対象である半導体素子200の電極201上にはバンプ310が形成されており、当該配線回路構造体の端子部3は、該バンプに接続するための端子として機能する。
尚、背景技術の説明において図7について述べたとおり、図1においても、素子の電極201の厚さを誇張して素子から大きく突き出しているように描いているが、実際には、電極の突起量は微小であり、電極の表面と素子の面とは同一面にあると見なしてよい。
ここで、支柱体4は、次のように高さを決定することが重要である。即ち、
接続対象とする半導体素子200からのバンプ310の突起高さをBとし、ベース絶縁層1の上面を規準面として、支柱体4の高さをH、端子部3の高さをhとし、該端子部3の層厚(導体層2の上面からの高さ)をtとして、
t<Bなるバンプを有する半導体素子を接続対象とする場合には、B<H<h+Bとなるように、また、
t≧Bなるバンプを有する半導体素子を接続対象とする場合には、h<H<h+Bとなるように、該支柱体の高さHを決定する。
即ち、当該配線回路構造体の端子部の厚さtの値と、接続対象とする素子のバンプの高さBの値とを比べたときに、より大きい方の値を支柱体の高さHの下限とする。
ここで、支柱体の高さH、端子部の高さh、該端子部の層厚tは、いずれも、設計値または製造において管理すべき平均値である。
また、バンプの突起高さBも、接続対象とする素子の全ての電極上にそれぞれ形成されたバンプの突起高さ(素子面を規準面とする突起量)の平均値である。
従って、市場に流通している素子のうち、当該配線回路構造体の接続対象とすべき素子の型番に固有のバンプの突起高さBに応じて、予め適切な端子部の層厚tと、端子部の高さhとを設計し、その上で、上記式(B<H<h+B)および(h<H<h+B)に応じて支柱体の高さHを決定し、当該配線回路構造体を製造し、種々の素子に対して、上記式に合致した支柱体を有する配線回路構造体を選択して用いればよい。
あるいは、特定の素子に対して、最適なt、h、Hが決定された、個々の素子専用の配線回路構造体を製造してもよい。
この場合、支柱体の高さHをバンプの突起高さBよりも高く設定してあるので(即ち、t<h<B<Hであるから)、支柱体がスペーサとなって、素子と当該配線回路構造体との過度の密着を妨げ、端子部が相手の電極に接することがなくなる。
逆に、接続対象となる素子のバンプの突起高さBと、端子部の厚さtとの関係が、t≧Bである場合、またより好ましく限定する条件としてt≧Bかつh≧Bである場合には、支柱体の高さHを、h<H<h+Bとなるように決定する。
この場合は、支柱体の高さHが、端子部の高さhよりも高く設定してあるので(即ち、B≦t<h<Hであるから)、この場合も、やはり支柱体がスペーサとなって、素子と当該配線回路構造体との過度の密着を妨げ、端子部が相手の電極に接することがなくなる。
また、t<B、t≧Bのいずれの場合でも、支柱体の高さHの上限は、H<h+Bによって決定されているので、支柱体が障害となって、バンプと端子部とが接触しないというような状態となることはない。
ベース絶縁層は、より薄く、より大きな機械的強度を有し、より好ましい電気的特性(絶縁特性など)を有するフレキシブルな絶縁層であることが好ましく、そのような点からは、該ベース絶縁層の材料は、ポリイミド樹脂、エポキシ樹脂、ガラス布複合エポキシ樹脂が好ましい材料として挙げられる。
ベース絶縁層の厚さは、3〜50μmが好ましい。
尚、ベース絶縁層が薄くフレキシブルであるため、ベース絶縁層の下面には、後述のとおり、当該配線回路構造体の取り扱い性を改善するための金属製支持基板を隔離可能に設けることが好ましい。
導体層の厚さは、特に限定はされないが、2〜50μm程度が好ましく、5〜30μmがより好ましい範囲である。
本明細書では、該端子部の材料が半田であるときの問題点を取り上げて記載しているが、端子部の材料は、半田だけでなく、銅、金、銀、インジウム、ニッケルなどのような接点材料であってもよく、表層が半田となっているなどの積層構造であってもよい。
端子部の構造例としては、例えば、導体層上に上記材料が所定の厚さの層として形成されたものが挙げられる。必要により、該端子部を覆うように接着剤層を設けてもよく、またさらに、その接着剤層に開口部を設け、該開口部内の底面に端子部が露出する態様としてもよい。
端子部の形成方法は、特に限定はされないが、印刷法やめっきなどが好ましい方法として挙げられる。
よって、図1(a)の態様では、導体層2の厚さの前記範囲を考慮すると、ベース絶縁層1の上面を規準面としたときの端子部3の高さh(=導体層2の厚さ+端子部3の厚さt)は、h=4〜100μmとなり、好ましい範囲では、h=7〜60μmとなる。
支柱体の高さHの下限を決定する場合、t<BのときにはB<H、また、t≧Bのときにはh<Hであればよい。
支柱体4の形状は、図2(a)のような円柱状の他、角柱状などであってよく、該支柱体を上方から見たときの外周形状に限定はない。また、1つの端子部に対して支柱体を単発的に1つだけ設けるだけでなく、複数の支柱体を端子部の周囲に分散させて設けてもよいし、壁のように連なった支柱体を端子部の周囲に沿って設けてもよい。
また、素子の電極は、素子の面上に互いに接近して種々の配置パターンにて高密度に配置されているので、それに対応する端子部3の配列も、図2(b)に示すような一列に並んだ配列、図2(c)に示すようなジグザグ状に密に並んだ配列、さらには、より高密度に行列状に並んだ配列(図示せず)などとなる。
支柱体4は、それらの端子部3に対応して別個に形成してもよいし、図2(b)、(c)に示すように、隣り合った支柱体同士を互いにつなげた形態として形成してもよい。
支柱体を形成する位置は、端子部に対してスペーサーとして機能し得る程度の近傍であればよい。
〔端子部の近傍に支柱体を形成する〕とは、端子部と支柱体との間の距離(隙間の寸法)を500μm以下、好ましくは100μm以下とすることを意味する。端子部と支柱体との間の距離の下限は、ゼロであってもよいが、支柱体形成時の位置精度を鑑みれば、5μm以上、好ましくは20μm以上の距離を確保することが好ましい。
このような材料としては、ベース絶縁層の材料として列挙した上記樹脂材料が好ましいものとして挙げられ、特に、ベース絶縁層と支柱体とを互いに同じ材料とすると、ベース絶縁層と支柱体との界面における両者の線膨張係数の差による応力が低減でき、好ましい態様となる。このような点からは、支柱体の好ましい材料は、ポリイミド樹脂、エポキシ樹脂、ガラス布複合エポキシ樹脂となる。
接着剤層5の材料としては、特に限定はされないが、ポリスルホン、ポリエーテルスルホン、ポリヒダントイン、ポリエーテルイミド、ポリエステル、ポリイミドシロキサン、シロキサン変性ポリアミドイミドなどの熱可塑性樹脂、エポキシ系樹脂、アクリル系樹脂、シリコーン系樹脂、ポリイミド樹脂などが好ましいものとして挙げられ、これらをブレンドして用いてもよい。
エポキシ系樹脂としては、特に限定はされないが、熱可塑性樹脂またはゴムまたはエラストマーなどとブレンドしたエポキシ樹脂や、シリカハイブリッド、ナノ粒子分散型エポキシ樹脂などが挙げられる。
アクリル系樹脂としては、特に限定はされないが、例えば、エポキシアクリレート、ウレタンアクリレート、シリコーンアクリレートなどが挙げられる。
ベース絶縁層1の上面を規準面とした接着剤層の厚さは、端子部の高さh1、支柱体の高さHにもよるが、4〜120μm程度が好ましい厚さである。
尚、素子の電極と当該配線回路構造体の端子部との接合によって、両者が充分な機械的強度にて一体化する場合は、接着剤層の代わりに接着性の無い公知の絶縁材料からなる絶縁層としてもよい。
図3(a)の例では、ベース絶縁層1上の導体層(回路パターン)2に端子部3が設けられ、ベース絶縁層1の下面には、外部の回路等との接続のための外部接続用導体部6が露出しており、これら端子部3と外部接続用導体部6とが導体層を通じて互いに接続されている。
図3(a)の例では、外部接続用導体部6は、ベース絶縁層1を貫通する導通路の下端部であって、該導通路の下端面に接点用の金属被膜が形成されたものであってもよい。
図3(b)の例では、外部接続用導体部6aは、ベース絶縁層1の下面に露出した回路パターンであって、導通路6bを通じて導体層2と接続されている。
また、他の例として、素子の電極の機能に応じて、複数の端子部同士が1つの導体層を通じて1つの外部接続用導体部に接続されている構造や、複数の端子部同士が1つの導体層を通じて互いに接続されているが、外部接続用導体部とは接続されていない構造など、その接続構造のパターンは用途に応じて自由に変更し、組合せてよい。
導体層は、図3に示すように単層であってもよいし、第一の導体層を第一の絶縁体層が覆い、その上に第二の導体層が設けられるといった多層(多段)の構造であってもよい。
また、該導通路の下端面に接点用の金属被膜を形成する方法はメッキが好ましく、該金属被膜の材料としては、銅、金、銀、白金、鉛、錫、ニッケル、コバルト、インジウム、ロジウム、クロム、タングステン、ルテニウムなどの単独金属、またはこれら2種類以上からなる合金などが挙げられる。これらの中でも好ましい材料としては、金、錫、ニッケルなどが挙げられ、導通路側の下地層をNiとし、表層をAuとする2層構造などが好ましい金属被膜として挙げられる。
半導体素子を形成するためのウェハ基板は、シリコンなどの半導体結晶基板の他、絶縁性の結晶基板、ガラス基板、有機化合物からなる基板など、半導体素子のためのあらゆる基板であってよい。これらの基板のなかでも、最も汎用的なものはシリコン結晶基板(シリコンウェハ)である。
該バンプの突起高さBは、上記のとおり、一般的には20μm〜60μmであって、とりわけ、汎用的で有用なものでは、30μm〜50μmである。
また、バンプのなかでも、スタッドバンプは、高さのばらつきが生じやすく、例えば、中心寸法45μmのものでは、±8μm程度の範囲内でのばらつきがあるため、本発明の利点がより顕著になる。スタッドバンプの材料は、通常は金である。
ウェハサイズの配線回路構造体とは、半導体ウェハ中の個々の半導体素子に接続し得るよう、個々の配線回路構造体が必要数だけ集合し隣同士連結され集合体となっているものである。このようなウェハサイズの配線回路構造体は、ウェハサイズの大きな面積を持った1枚のベース絶縁層上に、個々の素子に対応した配線回路構造体(個々の素子のための導通路、端子部、支柱体など)を形成することによって得られる。
分断前のウェハサイズの配線回路構造体全体としての外周形状は、半導体ウェハと同一またはそれに対応した形状、複数の半導体ウェハを包含し得るさらに大面積の形状(単品のシート状、ロールから送りだされた帯状など)、個々の半導体ウェハ内の素子集合領域と同一またはそれに対応した形状などであってもよい。
分断前のウェハサイズの配線回路構造体と半導体ウェハとを位置決めするための付加的な構成や、取り扱い性を良好にし得る工夫は、適宜加えればよい。
半導体ウェハとの線膨張係数の差を小さくするために、ニッケルと鉄を主な成分とする合金(例えば、42アロイ)を用いることが好ましい。
金属製支持基板の厚さが10μmを下回ると、該金属製支持基板に折れやシワが生じやすくなり、ロールプロセスでの取り扱い性が低下する。また、金属製支持基板の厚さが200μmを上回ると、その剛性によって巻き径が大きくなり、ロールプロセスでの取り扱いが困難となり、エッチングによる加工も困難となる。
剥離層の材料としては、有機物(シリコーン樹脂、ポリイミドなど)、無機物(金属、金属酸化物、無機酸化物など)が挙げられる。前記無機物としては、Ag、Ti、W、Ni、SiO2などが例示される。
配線回路構造体の製造工程や、該配線回路構造体を半導体ウェハに接続する際の高熱条件を考慮すると、シリコーン樹脂は劣化する場合があるので、ポリイミドや前記無機物がより好ましい材料である。
剥離層を前記無機物からなる層とする場合、その厚さは、1〜100nmが好ましく、配線回路構造体全体の反りを防止するためには、1〜50nmがより好ましい。
剥離層をポリイミド層とする場合の該層の形成方法としては、溶液を塗工する方法、電着法やCVD法によって堆積させる方法、または、別途形成したポリイミドフィルムをラミネートする方法などが挙げられる。また、剥離層を、金属、金属酸化物、無機酸化物などの無機物からなる層とする場合の該層の形成方法としては、電解めっき法、真空蒸着法、スパッタリング法などが挙げられる。
金属製支持基板上に配線回路構造体の各層を順次形成する方法には、セミアディティブ法や、サブトラクティブ法など、従来公知の回路基板やインターポーザの製造技術を適用してもよい。
また、セミアディティブ法によってベース絶縁層上に良導体金属によって導体層を形成したり、ベース絶縁層に設けた開口内に良導体金属を充填し導通路を形成する場合には、導体層、導通路となるべき部分の壁面にそれら良導体金属を良好に堆積させるための種膜(金属薄膜)を予めスパッタリングによって形成しておくことが好ましい。
そのような種膜の材料としては、例えば、銅、金、銀、白金、鉛、錫、ニッケル、コバルト、インジウム、ロジウム、クロム、タングステン、ルテニウムなどの単独金属、またはこれら2種類以上からなる合金などが用いられる。
当該配線回路構造体の製造方法では、先ず、図5(a)に示すように、金属支持基板8上に剥離層7を形成する。
次に、図5(b)に示すように、ベース絶縁層1を剥離層7の上に形成する。該ベース絶縁層1には、後工程で形成する外部接続用端子部のための導通路となる位置に開口1aを形成しておく。
次に、図5(c)に示すように、ベース絶縁層1の上面の所定位置に支柱体4を形成する。該支柱体4の形成位置は、後工程で形成する端子部の近傍である。
次に、図5(d)に示すように、ベース絶縁層1に形成した開口1a内の底面(剥離層が露出している)に、金、ニッケルなどの接点用金属をめっきによって薄膜状に形成し、外部接続用の端子部6cとする。
次に、図5(e)に示すように、導体層用の金属によって、開口1a内を充填して導通路とし、さらに、ベース絶縁層1の上面に導体層2を回路パターンとして形成する。さらに、導体層2の上面に、半田によって端子部3を形成する。ベース絶縁層の上面や開口内に金属を好ましく析出させるための下地処理は、適宜行えばよい。
なお、図5による説明では、先に支柱体4を形成した後に、開口1a内の金属薄6c、導体層2を形成したが、導体層2を形成した後に支柱体4を形成してもよい。
次に、図5(f)に示すように、ベース絶縁層1の上面全体を接着剤層5で覆い、導体層2、端子部3、支柱体4を、接着剤層内に埋没させ、本発明の配線回路構造体を得る。
当該製造方法の好ましい態様では、図6に示すように、半導体ウェハ状態の素子に対して、金属製支持基板を剥離可能に有する配線回路構造体を接続した後、金属製支持基板を剥離し、チップへと分断し、個々の半導体装置を得る。
先ず、図6(a)に示すように、素子の各スタッドバンプ310と、当該配線回路構造体の各端子部3とが対向するように、半導体ウェハ200と配線回路構造体(金属製支持基板付き)とを重ねて圧着し、スタッドバンプと端子部とを接続する。この例では、両者の接合は、接着剤層の接着力に依存しているだけであるが、熱や超音波振動を加えて、スタッドバンプと端子部とを溶着させてもよい。
この時、仮に、一部のスタッドバンプに作用する圧力が過剰であっても、支柱体が半導体ウェハの表面に当たり、過剰な圧縮を止めるスペーサーとして作用し、スタッドバンプが過剰に押しつぶされて端子部の半田がアルミ電極に接触することが抑制される。
次に、図6(b)に示すように、金属支持基板8を剥離層7と一体的に剥離し、配線回路構造が付与された半導体ウェハを得、ダイシングによって個々のチップへと分断し、半導体装置を得る。
接続対象とする半導体ウェハは、素子のスタッドバンプの突起高さBが20μmのものと、50μmのものを用意した。
配線回路構造体の集合体は、1枚のウェハサイズの金属製支持基板上に、ポリイミドからなる剥離層を形成し、その上にベース絶縁層を形成し、半導体ウェハの各素子に対応する位置に、導体層(回路パターン)、端子部、支柱体、接着剤層を形成したものであり、半導体ウェハ中の素子に対応した数の配線回路構造体が集合したものである。
図5(a)に示すように、金属製支持基板8として、材料36アロイ、厚さ30μm、の金属製支持基板を用意し、その上に、スパッタリング法にて、厚さ100nmのチタン層を全面に形成し、剥離層7とした。
図5(b)に示すように、感光性ポリアミック酸(3,4,3’,4’−ビフェニルテトラカルボン酸二無水物と、4,4’−ジアミノジフェニルエーテル、パラフェニレンジアミンとを反応させたもので、感光剤を含有する)を用いて、剥離層7の上面にポリイミド層を形成し、ベース絶縁層1とした。また、後述する外部接続用端子部を形成すべき位置には、直径100μmの円形の開口1aを形成し、該開口内の底面に剥離層の上面を露出させた。
図5(c)に示すように、上記ベース絶縁層の材料と同じ感光性ポリアミック酸を用い、フォトリソグラフィ法によって、支柱体を形成した。
支柱体は、底面の形状が一辺100μmの正方形である。
支柱体の高さHは、下記表1に示すように、各ウェハサイズの配線回路構造体ごとに、30μm、40μm、50μm、60μmとした。同じ1つの集合体に含まれる配線回路構造体同士の間では、支柱体の高さ(設計値)は互いに同じであった。
他の部位の寸法も同様に、同じ1つの集合体に含まれる個々の配線回路構造体同士の間では、各部の寸法は互いに同じである。
また、支柱体の位置は、後工程で形成する端子部3との間に10μmの隙間が生じる位置とした。
図5(d)に示すように、ベース絶縁層1の開口部1a内の底面として露出している剥離層7の上面に、金(厚さ0.5μm)、ニッケル(厚さ2μm)の順に、外部接続用端子部用の表層6cを、電解めっきによって形成した。同図では、表層6cを1層として描いている。
図5(e)に示すように、ベース絶縁層1の上面に、セミアディティブ法により、電解銅めっきを施し、銅によって開口1a内を充填して導通路6とし、さらに厚さ10μmの導体パターンを形成して導体層2とした。さらに、導体層上の端子部形成位置に、半田層を電解めっきにより形成し、端子部3とした。端子部を上方から見たときの外形・寸法は、直径100μmの円形である。
端子部として形成した半田層の厚さtは、下記表1のとおり、配線回路構造体の集合体ごとに変化させて10μm、20μm、30μmとした。ベース絶縁層上面からの端子部の高さhは、これらの半田層の厚さtに導体層2の厚さ10μmを加えて、配線回路構造体の集合体ごとに20μm、30μm、40μmとなっている。
上記の工程でベース絶縁層上に形成された各部(支柱体、導体層、端子部)を全て覆うように、キャスティング法によってポリイミド系接着剤層5を形成し、配線回路構造体を得た。
該ポリイミド系接着剤層のベース絶縁層上面からの厚さは、H+5μmとした。
用意した半導体ウェハ中の素子の電極は、一辺80μmの正方形のアルミ電極であり、該電極上には、線径25μmのボンディングワイヤにより、最大外径60μmの金スタッドバンプが形成されている。
第1のタイプの半導体ウェハは、金スタッドバンプの突起高さBが、素子面から20μmであり、第2のタイプの半導体ウェハは、金スタッドバンプの突起高さBが、素子面から50μmである。
素子1個当たりの電極の数は40個であり、1枚の半導体ウェハ中の素子の数は568個である。
半導体ウェハと配線回路構造体とを圧着し加熱して接続し、半導体装置を得た。
圧着条件は、真空度3Pa、温度250℃の条件にて、1つのバンプ当たりの加圧力を10gとした。
各半導体ウェハ、各配線回路構造体の集合体の主要部の寸法と、接続状態を、下記表1に示す。表中の数値の単位は全てμmである。
試料1では、B=t=20(即ち、t≧Bなるバンプ)であって、h=30、H=40、h+B=70であるから、h<H<h+Bを満たしている。
試料2では、B=20、t=30(即ち、t≧Bなるバンプ)であって、h=40、H=50、h+B=90であるから、h<H<h+Bを満たしている。
試料3では、B=20、t=10(即ち、t<Bなるバンプ)であって、h=20、H=30、h+B=50であるから、B<H<h+Bを満たしている。
これら、本発明の条件を満たすように支柱体を設けた試料では、いずれにおいても、端子部の半田が素子の電極に接触してはおらず、かつ、スタッドバンプと端子部との接続は良好であった。
試料4では、B=t=20(即ち、t≧Bなるバンプ)であるが、h=30、H=60、h+B=50であるから、H<h+Bを満たしていない。この試料では、支柱体の高さHが過度に大きいために、端子部の半田が素子の電極に接触するような接続はなかったが、スタッドバンプと端子部とのペアの中には、互いに接触し得ないものが存在した。
試料5では、B=t=20(即ち、t≧Bなるバンプ)であるが、h=30、H=30、h+B=50であるから、h<Hを満たしていない。この試料では、支柱体の高さHが過度に小さいために、支柱体がストッパーとして機能しないものが存在し、スタッドバンプと端子部とのペアは全て接続されていたが、端子部の半田が素子の電極に接触するものが存在した。
試料6では、B=50、t=20(即ち、t<Bなるバンプ)であるが、h=30、H=30、h+B=80であるから、h<Hを満たしていない。支柱体の高さHが過度に低いためにストッパーとして機能しないものが存在し、スタッドバンプが過剰に端子部に入り込み、バンプと端子部との接続不良が存在した。また、端子部の半田が素子の電極に接触するものはなかった。
以上の結果から、支柱体を設け、かつ、その高さを適正に選択することにより、スタッドバンプと端子部とが好ましく接続されることがわかった。
2 導体層
3 端子部
4 支柱体
200 半導体素子
201 電極
310 バンプ
Claims (9)
- 電極(201)上にスタッドバンプ(310)が付与された半導体素子(200)に接続するための配線回路構造体であって、
ベース絶縁層(1)上に導体層(2)が回路パターンとして形成され、該導体層上(2)に、半導体素子のスタッドバンプに接続するための端子部(3)が形成された構造を少なくとも有し、
ベース絶縁層の上面には、端子部の近傍に、支柱体(4)が形成されており、
ベース絶縁層上には、当該配線回路構造体と半導体素子との接着を行うための接着剤層(5)がさらに設けられ、前記の導体層と端子部と支柱体は、該接着剤層内に埋没しており、
接続対象とする半導体素子からのスタッドバンプの突起高さをBとし、ベース絶縁層の上面を規準面として、支柱体の高さをH、端子部の高さをhとし、端子部の層厚をtとして、
t<Bなるスタッドバンプを有する半導体素子を接続対象とする場合には、B<H<h+Bとなるように、
t≧Bなるスタッドバンプを有する半導体素子を接続対象とする場合には、h<H<h+Bとなるように、
支柱体の高さHが決定されており、
それによって、当該配線回路構造体を半導体素子に重ね合わせて該素子のスタッドバンプを接着剤層内に入り込ませ、該接着剤層内に埋没した端子部に接触させてさらに加圧し接続したとき、接着剤層内に埋没していた支柱体の存在によって、端子部が素子の電極に達するような圧縮が抑制されるようになっている、
配線回路構造体。 - 支柱体の高さHが、
t<Bかつh<Bなるスタッドバンプを有する半導体素子を接続対象とする場合には、B<H<h+Bとなるように、
t≧Bかつh≧Bなるスタッドバンプを有する半導体素子を接続対象とする場合には、h<H<h+Bとなるように、
決定されている、請求項1記載の配線回路構造体。 - 接続対象とする半導体素子からのスタッドバンプの突起高さBが、20μm〜60μmである、請求項1または2記載の配線回路構造体。
- 半導体素子が、ウェハ基板上に複数の半導体素子構造が形成された、分断前の半導体ウェハの状態となっているものであって、
当該配線回路構造体が、前記半導体ウェハ中の個々の半導体素子に接続し得るよう、個々の配線回路構造体が必要数だけ集合し隣同士連結された集合体であって、それぞれのベース絶縁層がつながって1枚のベース絶縁層となっている、請求項1〜3のいずれか1項に記載の配線回路構造体。 - 支柱体が、ベース絶縁層と同じ材料によって形成されている、請求項1〜4のいずれか1項に記載の配線回路構造体。
- 端子部の少なくとも表層が半田からなるものである、請求項1〜5のいずれか1項に記載の配線回路構造体。
- さらに、ベース絶縁層が、金属製支持基板上に剥離可能に形成されている、請求項1〜6のいずれか1項に記載の配線回路構造体。
- 電極上にスタッドバンプが付与された半導体素子と配線回路構造体とが積層された構造を有する半導体装置の製造方法であって、
請求項1〜7のいずれか1項に記載の配線回路構造体を用い、半導体素子のスタッドバンプを該配線回路構造体の接着剤層内に入りこませ、該接着剤層内に埋没した端子部に、半導体素子のスタッドバンプを接続する工程を有する、半導体装置の製造方法。 - 半導体素子が、ウェハ基板上に複数の半導体素子構造が形成された、分断前の半導体ウェハの状態となっているものであって、
配線回路構造体が、請求項4に記載の配線回路構造体である、
請求項8記載の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270430A JP5237242B2 (ja) | 2009-11-27 | 2009-11-27 | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
US12/952,404 US8247890B2 (en) | 2009-11-27 | 2010-11-23 | Wiring circuit structure and manufacturing method for semiconductor device using the structure |
TW099140965A TWI536522B (zh) | 2009-11-27 | 2010-11-26 | 電路配線結構及使用該結構之半導體裝置之製造方法 |
CN201010564262.2A CN102130093B (zh) | 2009-11-27 | 2010-11-26 | 布线电路结构体及使用该结构体的半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270430A JP5237242B2 (ja) | 2009-11-27 | 2009-11-27 | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114226A JP2011114226A (ja) | 2011-06-09 |
JP5237242B2 true JP5237242B2 (ja) | 2013-07-17 |
Family
ID=44068238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009270430A Expired - Fee Related JP5237242B2 (ja) | 2009-11-27 | 2009-11-27 | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8247890B2 (ja) |
JP (1) | JP5237242B2 (ja) |
CN (1) | CN102130093B (ja) |
TW (1) | TWI536522B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103337488B (zh) * | 2013-06-05 | 2016-09-14 | 吉林华微斯帕克电气有限公司 | 一种引线框架 |
CN104465572B (zh) * | 2013-09-12 | 2017-06-06 | 日月光半导体制造股份有限公司 | 封装结构 |
US10043774B2 (en) * | 2015-02-13 | 2018-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit packaging substrate, semiconductor package, and manufacturing method |
CN104952737B (zh) * | 2015-06-30 | 2017-12-26 | 通富微电子股份有限公司 | 一种具有铝带或l脚或凸起的封装框架结构及生产方法 |
JP2017017238A (ja) * | 2015-07-03 | 2017-01-19 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
FR3041625B1 (fr) * | 2015-09-29 | 2021-07-30 | Tronics Microsystems | Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support |
CN105702635B (zh) * | 2016-03-07 | 2018-12-21 | 三星半导体(中国)研究开发有限公司 | 半导体封装件 |
US20180130731A1 (en) * | 2016-11-04 | 2018-05-10 | General Electric Company | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof |
CN113517209A (zh) * | 2020-04-10 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
CN111584368B (zh) * | 2020-04-23 | 2022-12-30 | 中国科学院上海技术物理研究所 | 红外焦平面器件用高密度微细铟柱阵列顶端凹点成型方法 |
CN115332213A (zh) * | 2021-05-11 | 2022-11-11 | 财团法人工业技术研究院 | 封装载板及其制作方法与芯片封装结构 |
US20230299028A1 (en) * | 2022-03-15 | 2023-09-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Bonding structure and method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5186383A (en) * | 1991-10-02 | 1993-02-16 | Motorola, Inc. | Method for forming solder bump interconnections to a solder-plated circuit trace |
JPH11251363A (ja) * | 1998-03-03 | 1999-09-17 | Olympus Optical Co Ltd | フリップチップ実装方法及びフリップチップ実装構造 |
JP2000077465A (ja) * | 1998-08-27 | 2000-03-14 | Toshiba Corp | 電子ユニット |
JP3949849B2 (ja) * | 1999-07-19 | 2007-07-25 | 日東電工株式会社 | チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー |
US7041533B1 (en) * | 2000-06-08 | 2006-05-09 | Micron Technology, Inc. | Stereolithographic method for fabricating stabilizers for semiconductor devices |
US20090085227A1 (en) * | 2005-05-17 | 2009-04-02 | Matsushita Electric Industrial Co., Ltd. | Flip-chip mounting body and flip-chip mounting method |
JP2007250825A (ja) * | 2006-03-16 | 2007-09-27 | Epson Imaging Devices Corp | 基板の接続構造及びその製造方法 |
JP5305148B2 (ja) * | 2006-04-24 | 2013-10-02 | 株式会社村田製作所 | 電子部品、それを用いた電子部品装置およびその製造方法 |
JP4920330B2 (ja) * | 2006-07-18 | 2012-04-18 | ソニー株式会社 | 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法 |
JP4758869B2 (ja) * | 2006-11-08 | 2011-08-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
US20090039490A1 (en) * | 2007-08-08 | 2009-02-12 | Powertech Technology Inc. | Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage |
-
2009
- 2009-11-27 JP JP2009270430A patent/JP5237242B2/ja not_active Expired - Fee Related
-
2010
- 2010-11-23 US US12/952,404 patent/US8247890B2/en not_active Expired - Fee Related
- 2010-11-26 TW TW099140965A patent/TWI536522B/zh not_active IP Right Cessation
- 2010-11-26 CN CN201010564262.2A patent/CN102130093B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102130093A (zh) | 2011-07-20 |
JP2011114226A (ja) | 2011-06-09 |
TWI536522B (zh) | 2016-06-01 |
US20110127657A1 (en) | 2011-06-02 |
TW201126675A (en) | 2011-08-01 |
US8247890B2 (en) | 2012-08-21 |
CN102130093B (zh) | 2016-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5237242B2 (ja) | 配線回路構造体およびそれを用いた半導体装置の製造方法 | |
JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
US8183093B2 (en) | Method of manufacturing a semiconductor device by lamination | |
TWI395274B (zh) | 製造電路基材的方法及製造電子部件封裝結構的方法 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP4851794B2 (ja) | 半導体装置 | |
TWI452661B (zh) | 線路直接連接晶片之封裝結構 | |
JP4972633B2 (ja) | 半導体装置の製造方法 | |
JP2008171938A (ja) | 半導体装置及び半導体装置の製造方法 | |
US6420787B1 (en) | Semiconductor device and process of producing same | |
TWI390684B (zh) | 半導體封裝及其製造方法 | |
JPWO2012137714A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TW201813034A (zh) | 導線架及電子組件裝置 | |
TW201631715A (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
JP5135194B2 (ja) | 半導体装置の製造方法 | |
JP2010525553A (ja) | 半導体装置のバンプ構造 | |
TWI336516B (en) | Surface structure of package substrate and method for manufacturing the same | |
JP2013093366A (ja) | フレキシブル配線基板およびその製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP5371834B2 (ja) | 配線回路構造体およびそれを用いた半導体装置の製造方法 | |
JP4110421B2 (ja) | 半導体装置の製造方法 | |
TWI399839B (zh) | 內置於半導體封裝構造之中介連接器 | |
JP2009283738A (ja) | 配線用電子部品及びその製造方法 | |
JP5165006B2 (ja) | 半導体装置の製造方法 | |
TW201408145A (zh) | 配線基板及該製造方法以及半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |