CN105702635B - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN105702635B
CN105702635B CN201610127166.9A CN201610127166A CN105702635B CN 105702635 B CN105702635 B CN 105702635B CN 201610127166 A CN201610127166 A CN 201610127166A CN 105702635 B CN105702635 B CN 105702635B
Authority
CN
China
Prior art keywords
connecting elements
semiconductor package
substrate
chip
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610127166.9A
Other languages
English (en)
Other versions
CN105702635A (zh
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201610127166.9A priority Critical patent/CN105702635B/zh
Publication of CN105702635A publication Critical patent/CN105702635A/zh
Application granted granted Critical
Publication of CN105702635B publication Critical patent/CN105702635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种半导体封装件。该半导体封装件包括：基板，具有背对的第一表面和第二表面；连接构件，设置在基板的第一表面上；芯片，设置在多个连接构件上以通过多个连接构件与基板电连接；感光阻焊层，包括本体部和位于本体部上的突出部，其中，本体部设置在基板的第一表面的未设置有连接构件的区域上，突出部从感光阻焊层的本体部的一端朝向所述芯片延伸并在芯片的两端位于芯片下方。该半导体封装件能够防止芯片过量变形，从而避免发生短路。

Description

半导体封装件
技术领域
本发明涉及封装技术领域，具体地，涉及一种防止芯片变形的半导体封装件。
背景技术
在现有的半导体封装件中，芯片通过凸点与基板连接，同时注塑底充料填充至芯片与基板之间以包裹芯片。
具体地讲，在倒装芯片中，芯片通过凸点与基板连接，实现支撑和电信号传输，而为了减小应力，在芯片与基板间会填充底充料，现在为了提高生产性，很多采用了注塑底充料，即将底充料和塑封料的材料合二为一，在完成塑封的同时完成底部填充。例如，图1是示出根据现有技术的半导体封装件结构的示意性剖视图。参照图1，半导体封装件100包括：基板110；连接构件120，直接设置在基板110上；芯片130，设置在连接构件120上；包封构件140，用于包封芯片130和连接构件120；焊球160，附着到基板110的与其上设置有连接构件120和芯片130的表面相对的表面。参照图1，连接构件120包括直接设置在基板110上的凸点121和直接设置在凸点121上的铜柱122。
图2是如图1所示的半导体封装件在注塑底充料时的受力情况的示意图。如图2A所示，当注塑底充料时，由于芯片上方和下方的流动阻力的差异，会产生流动差，芯片上方的底充料的流动速度为VT，芯片下方的底充料的流动速度为VB，其中，VT>VB。芯片上方的底充料的流动速度快，这样对芯片形成一个作用力f，作用力f可以分解为竖直向下的力f1和水平的力f2。由于注塑的温度一般为175℃左右，此时焊料凸点的模量很小，所以容易发生变形，如图2B所示。这样随着向下的作用力f1，使凸点发生变形，凸点变形后，横向尺寸增大，相邻的凸点之间容易发生短路。
发明内容
本发明的目的在于提供一种能够防止凸点发生短路的半导体封装件。
本发明提供了一种半导体封装件，所述半导体封装件可以包括：基板，具有背对的第一表面和第二表面；多个连接构件，设置在基板的第一表面上；芯片，设置在所述多个连接构件上以通过所述多个连接构件与基板电连接；感光阻焊层，包括本体部和位于本体部上的突出部，其中，本体部设置在基板的第一表面的未设置有连接构件的区域上，突出部从感光阻焊层的本体部的一端朝向所述芯片延伸并在芯片的两端位于芯片下方。
每个连接构件可以包括直接设置在基板的第一表面上的第一连接构件和直接设置在第一连接构件上的第二连接构件。
第一连接构件可以是由锡或锡银合金形成的焊料凸点，第二连接构件可以是铜柱。
突出部的高度与本体部的厚度之和可以小于第一连接构件的高度与第二连接构件的高度之和。
突出部的高度与本体部的厚度之和可以大于第二连接构件的高度与第一连接构件的最大变形高度之和。
芯片的功能区可以与连接构件连接。
半导体封装件还可以包括用于包封感光阻焊层和芯片的包封构件。
包封构件可以通过注塑底充料形成并填充在芯片和基板之间以包封连接构件。
半导体封装件还可以包括：外部连接端子，设置在基板的第二表面上。
附图说明
通过结合附图对示例性实施例的以下描述，本发明的各方面将变得更加容易理解，在附图中：
图1是示出根据现有技术的半导体封装件的示意性剖视图；
图2是如图1所示的半导体封装件在注塑底冲料时的受力情况的示意图；
图3是示出根据本发明的示例性实施例的半导体封装件的示意性剖视图；
图4是图3中示出的半导体封装件的连接构件的高度与PSR层的高度之间的关系的示意图。
具体实施方式
在下文中，将通过参考附图对示例性实施例进行解释来详细描述本发明构思。然而，本发明构思可以按照多种不同形式具体实施，而不应当解释为限制为本文所阐述的各实施例；相反，提供这些实施例是为了使得本公开是清楚且完整的，并且将向本领域普通技术人员充分地传达本发明构思。
在附图中，相同的附图标记表示相同的元件。此外，各个元件和区域是示意性示出的。因而，本发明构思不限于图中所示出的相对尺寸或距离。将要理解的是，尽管在这里会使用术语第一、第二等来描述各个元件和/或部件，但这些元件和/或部件不应当被这些术语限制。这些术语仅仅用于将一个元件和/或部件与另一个元件和/或部件区分开。因此，下面讨论的第一元件或第一部件可以被称为第二元件或第二部件，而没有背离本发明构思的教导。
图3是示出根据本发明的示例性实施例的半导体封装件200的示意性剖视图，图4是图3中示出的半导体封装件的连接构件的高度与PSR层的高度之间的关系的示意图。
参照图3，根据本发明示例性实施例的半导体封装件200包括基板210、连接构件220、感光阻焊层230和芯片240。
基板210具有背对的第一表面和第二表面。芯片240设置在基板210的第一表面上方并通过多个连接构件220与基板210电连接。多个连接构件220可以以一定的距离布置在基板210上。每个连接构件220可以包括直接设置在基板210的第一表面上的第一连接构件221和直接设置在第一连接构件221上的第二连接构件222。根据本发明的一个实施例，第一连接构件221可以是由锡或锡银合金形成的焊料凸点，第二连接构件222可以是铜柱，但本发明不限于此。芯片240的功能区与第二连接构件222连接，并且第一连接构件221与基板210的第一表面连接，从而使芯片240与基板210电连接。
根据本发明的示例性实施例，感光阻焊(photo solder resist，PSR)层230设置在基板210的第一表面的未设置有第一连接构件221的区域上。感光阻焊层230包括本体部231和位于本体部231上的突出部232。本体部231设置在基板210的第一表面的未设置有连接构件的区域上，突出部232从感光阻焊层230的本体部231的一端朝向所述芯片240延伸并在芯片240的两端位于芯片240下方。根据本发明，通过在基板的PSR层的表面形成凸出部，能够防止芯片过量变形而减小焊料凸点(即，第一连接构件221)的变形量，从而最终防止焊料凸点发生短路。
根据本发明，为了更好地防止短路，感光阻焊层230与连接构件220满足一定的条件，下面将参照图4对此进行详细的描述。
参照图4，根据示例性实施例的突出部232的高度h232可以由式1确定。
式1：h222+hmax<h231+h232<h222+h221。
在式1中，h221表示第一连接构件221的高度，h222表示第二连接构件222的高度，h232表示突出部232的高度，h231表示本体部231的厚度，hmax表示第一连接构件221的最大变形高度。在注塑底充料时，由于芯片240的上方和下方的流动阻力的差异，注塑底充料会形成流动差，上方流动快，对芯片240形成一个向下的力，能够使第一连接构件221变形并使其横向尺寸增大，最大变形高度即为相邻的两个第一连接构件221接触时第一连接构件221的高度。
根据式1，突出部232的高度h232与本体部231的厚度h231之和小于第一连接构件221的高度h221与第二连接构件222的高度h222之和，并且突出部232的高度h232与本体部231的厚度h231之和大于第二连接构件222的高度h222与第一连接构件221的最大变形高度hmax之和。其中，第一连接构件221的最大变形高度hmax可以由式2确定。
式2：hmax＝h221[d221/(d221+P)]2。
在式2中，h221表示第一连接构件221的高度，d221表示第一连接构件221的最大横向宽度，P表示邻近的两个第一连接构件221之间的最短距离。
根据本发明示例性实施例的半导体封装件200还可以包括用于包封感光阻焊层230和芯片240的包封构件250。包封构件250可以通过注塑底充料形成。包封构件250还可以填充在芯片240和基板210之间以包封连接构件220。
根据本发明示例性实施例的半导体封装件200还可以包括设置在基板210的第二表面上的外部连接端子260。芯片240可以通过基板210和连接构件220电连接到外部连接端子260。外部连接端子260可以是焊球。
根据本发明示例性实施例的半导体封装件，包括具有突出部的感光阻焊层。在注塑底充料过程中，当由于芯片上方和下方的流动阻力的差异而产生向下的作用力时，根据本发明示例性实施例的具有突出部的感光阻焊层能够防止芯片过量变形，从而减小焊料凸点的变形量，最终达到防止凸点发生短路的目的。
虽然参照本发明的示例性实施例具体示出并描述了本发明，但是本领域技术人员应该理解，在不脱离本发明的精神和范围的情况下，可作出形式上和细节上的各种改变。结合一个实施例描述的特征或方面可以适用于其他实施例。

Claims (6)

1.一种半导体封装件，所述半导体封装件包括：
基板，具有背对的第一表面和第二表面；
多个连接构件，设置在基板的第一表面上；
芯片，设置在所述多个连接构件上以通过所述多个连接构件与基板电连接；以及
感光阻焊层，包括本体部和位于本体部上的突出部，其中，本体部设置在基板的第一表面的未设置有连接构件的区域上，突出部从感光阻焊层的本体部的一端朝向所述芯片延伸并在芯片的两端位于芯片下方，
其中，每个连接构件包括直接设置在基板的第一表面上的第一连接构件和直接设置在第一连接构件上的第二连接构件，
其中，突出部的高度与本体部的厚度之和小于第一连接构件的高度与第二连接构件的高度之和，并且大于第二连接构件的高度与第一连接构件的最大变形高度之和。
2.根据权利要求1所述的半导体封装件，其特征在于，第一连接构件为由锡或锡银合金形成的焊料凸点，第二连接构件为铜柱。
3.根据权利要求1所述的半导体封装件，其特征在于，芯片的功能区与连接构件连接。
4.根据权利要求1所述的半导体封装件，其特征在于，所述半导体封装件还包括用于包封感光阻焊层和芯片的包封构件。
5.根据权利要求4所述的半导体封装件，其特征在于，包封构件通过注塑底充料形成并填充在芯片和基板之间以包封连接构件。
6.根据权利要求1所述的半导体封装件，其特征在于，所述半导体封装件还包括：外部连接端子，设置在基板的第二表面上。
CN201610127166.9A 2016-03-07 2016-03-07 半导体封装件 Active CN105702635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610127166.9A CN105702635B (zh) 2016-03-07 2016-03-07 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610127166.9A CN105702635B (zh) 2016-03-07 2016-03-07 半导体封装件

Publications (2)

Publication Number Publication Date
CN105702635A CN105702635A (zh) 2016-06-22
CN105702635B true CN105702635B (zh) 2018-12-21

Family

ID=56220847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610127166.9A Active CN105702635B (zh) 2016-03-07 2016-03-07 半导体封装件

Country Status (1)

Country Link
CN (1) CN105702635B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3627814B1 (en) 2017-05-18 2022-06-01 Ningbo Sunny Opotech Co., Ltd. Camera module and molded circuit board assembly thereof, array camera module and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542934A (zh) * 2003-04-28 2004-11-03 夏普株式会社 半导体器件的制造方法、柔性衬底和半导体器件
CN102130093A (zh) * 2009-11-27 2011-07-20 日东电工株式会社 布线电路结构体及使用该结构体的半导体装置的制造方法
CN104392940A (zh) * 2014-10-31 2015-03-04 南通富士通微电子股份有限公司 形成倒装芯片半导体封装的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542934A (zh) * 2003-04-28 2004-11-03 夏普株式会社 半导体器件的制造方法、柔性衬底和半导体器件
CN102130093A (zh) * 2009-11-27 2011-07-20 日东电工株式会社 布线电路结构体及使用该结构体的半导体装置的制造方法
CN104392940A (zh) * 2014-10-31 2015-03-04 南通富士通微电子股份有限公司 形成倒装芯片半导体封装的方法

Also Published As

Publication number Publication date
CN105702635A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN103035593B (zh) 封装结构上的封装件及其制造方法
US20030111722A1 (en) Semiconductor device and method of fabricating the same
CN101217141B (zh) Ic封装及其制造方法
US8242615B2 (en) Semiconductor chip on film package with dummy patterns and manufacturing method thereof
US20110089546A1 (en) Multiple leadframe package
US20130127029A1 (en) Two level leadframe with upset ball bonding surface and device package
CN109427759A (zh) 一种芯片封装结构及其制作方法、电子设备
CN107946256B (zh) 半导体装置封装和其形成方法
CN103378039A (zh) 用于半导体封装组件的柱形凸块结构
TWI485829B (zh) Lead frame and wafer flip chip package using this lead frame
KR20150047168A (ko) 반도체 패키지
CN103545278A (zh) 迹线上凸块封装结构及其形成方法
US10032652B2 (en) Semiconductor package having improved package-on-package interconnection
CN104282637B (zh) 倒装芯片半导体封装结构
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
US20130344661A1 (en) Method of fabricating semiconductor package
US20020093093A1 (en) Semiconductor package with stacked dies
CN102543908A (zh) 倒装芯片封装件及其制造方法
CN103378041A (zh) 迹线上凸块芯片封装的方法和装置
CN105702635B (zh) 半导体封装件
JP2013051295A (ja) 半導体装置及びその製造方法
CN206293435U (zh) 半导体器件与半导体封装件
CN107534036B (zh) 用于具有垂直堆叠的芯片和组件的电子系统的引线框架
CN102412241B (zh) 半导体芯片封装件及其制造方法
CN104882386B (zh) 半导体器件格栅阵列封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant