JP5135194B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5135194B2 JP5135194B2 JP2008315925A JP2008315925A JP5135194B2 JP 5135194 B2 JP5135194 B2 JP 5135194B2 JP 2008315925 A JP2008315925 A JP 2008315925A JP 2008315925 A JP2008315925 A JP 2008315925A JP 5135194 B2 JP5135194 B2 JP 5135194B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- metal support
- conductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
以下の説明では、ウェハ基板上に半導体素子が形成された段階(ダイシング前の段階)のものを「半導体ウェハ」と呼ぶ。また、半導体チップを、単に「チップ」とも呼んで説明する。
また、チップとパッケージ用回路基板との接続には、インターポーザと称される接点付きのフレキシブル配線回路基板を間に介在させる場合もある(特許文献1、2)。
よって、従来では、特許文献1、2などに示されているとおり、先ず、金属支持基板上にフレキシブルな配線回路基板を形成して適当な剛性を持った該配線回路基板とし、工程での取り扱い性を改善した状態でチップ実装を行ない、剛体であるチップが実装された後に金属支持基板を除去するといった方法が用いられている。
即ち、従来では、上記説明のとおり、金属支持基板上にフレキシブルな配線回路基板を形成し、チップ実装された後に金属支持基板を除去するといった加工を行っている。ここで、金属支持基板と配線回路基板とは、一体不可分な積層体として形成され、チップ実装の後、該金属支持基板を除去する際には、エッチングが用いられている。
本発明者等が見出した問題点は、エッチングによって金属支持基板を除去すると、該金属支持基板が消失するので、該金属支持基板を再利用することができないという点である。また、従来では特に問題とはされていなかったが、エッチングによって金属支持基板を除去する工程があるために、レジストの付与と除去など、製造工程が煩雑になっており、製造コストが高くなっていることも問題である。
(1)半導体チップが配線回路基板上に実装された構造を有する半導体装置の製造方法であって、
半導体チップの電極に接続し得る接続用導体部を持った配線回路基板を、金属製支持体層上に、該支持体層から剥離可能となるように、かつ、接続用導体部が該配線回路基板の上面に露出するように形成する工程と、
前記配線回路基板の接続用導体部と半導体チップの電極とを接続して、該配線回路基板に半導体チップを実装する工程と、
前記実装の後、金属製支持体層を配線回路基板から剥離する工程とを、
有することを特微とする、前記半導体装置の製造方法。
(2)金属製支持体層と配線回路基板との間に剥離層が形成されており、それによって、金属製支持体層から配線回路基板が剥離可能となっている、上記(1)記載の製造方法。
(3)剥離層がポリイミドからなる層である、上記(2)に記載の製造方法。
(4)剥離層が、金属、金属酸化物、および、無機酸化物から選ばれる1つの材料からなる層である、上記(2)に記載の製造方法。
また、金属製支持体層の剛直性(スティフネス性)によって、実装される半導体チップ直下の配線回路基板の変形を防止することができる。
図1は、当該製造方法を説明するために、各工程で形成されていく製品の様子を模式的に示した図である。同図に示す配線回路基板内の層構造や接続パターンは説明のために簡略化したものであって、詳細は後述する。
当該製造方法は、先ず、図1(a)に示すように、金属製支持体層1の上に、配線回路基板2を、該金属製支持体層1から剥離可能に形成する工程を有する。該配線回路基板2は、接続対象である半導体チップ3の電極31に接続し得る接続用導体部21を持っている。本例では、接続用導体部21は、半導体チップ3の電極31を直接的に接続し得るように(即ち、ベアチップ実装が可能なように)、金属製支持体層1の側の面とは反対側の面に露出している。実際の製造工程では、接続用導体部21が露出している面を、さらに剥離ライナーで覆い、半導体チップとの接続に臨んで該剥離ライナーを剥がして用いてもよい。
図1(a)では、接続用導体部21や電極31などを実際よりも大きく突き出しているように描いているが、これは位置を明確に示すためである。また、同図では、説明のために1つのチップに2つ電極があるように描いているが、実際には、数個〜数万個など、チップの規模や集積度によって電極の数は様々であり、チップの電極面を見たときの電極の配置パターンも様々である。
また、チップの電極には、金スタッドバンプやアンダーバンプメタル(UBM)などが形成される。該UBMとしては、無電解めっきにより形成されるNi/Au層(Niが下地側である。他も同様であり、積層の下地側を先に記載している)や、スパッタリング法によるTi/Cu層、Ti/W/Cu層、Ti/Ni/Cu層などが挙げられる。
また、図1では、配線回路基板2に1つのチップが実装される状態を拡大して描いているが、該配線回路基板は、多数のチップが実装できるものであってよく、そのままアレイとして、または、個々の半導体装置へと分断し得るものであってよい。
尚、図1(b)では、実装後の接続用導体部21、電極31のそれぞれの突起を省略して描いている。実際の工程においても、半導体チップ3と配線回路基板2とは加圧によって隙間無く密着する。
尚、該配線回路基板が、ダイシング等による分断を前提とした大面積のものであって、その上に複数のチップが整列的に実装されている場合には、剥離工程の後に、分断工程が加えられて、個々の半導体装置となる。また、金属製支持体層を剥離した配線回路基板に対して、ハンダボールを付与するといった加工を施してもよい。
半導体素子を形成するためのウェハ基板は、シリコンなどの半導体結晶基板の他、絶縁性の結晶基板、ガラス基板、有機化合物からなる基板など、半導体素子のためのあらゆる基板であってよい。これらの基板のなかでも、最も汎用的なものはシリコン結晶基板(シリコンウェハ)である。
また、半導体素子は、半導体ウェハの段階で再配線層が形成されたものであってもよく、また、素子の基板を貫通するスルーホールビア(導通路)が形成されて、チップ本来の電極とは反対側の面(素子の基板の裏面)まで電極が延伸している態様であってもよい。
また、上記のように、素子の基板にスルーホールビア(導通路)が設けられ、半導体チップの電極が裏面側へと連絡し得る構造となっている場合には、配線回路基板の接続用導体部を該スルーホールビアの端子に接続してもよい。また、その場合には、配線回路基板を、チップ側において、チップの電極とスルーホールビアとを接続するために用いてもよく、裏面側およびチップ側の両方に配線回路基板を積層してもよい。
チップの電極と配線回路基板の接続用導体部との接続は、ワイヤーボンディングであってもよいが、フリップチップ実装などのように、チップの電極を接続用導体部に直接的に接合する実装態様が好ましい。
フリップチップ実装の場合の接合方法としては、公知の方法を用いることができ、例えば、Au−Au接合、Auスタッドバンプ−はんだ接合、はんだバンプ接合、Agペーストを用いた接合、ACF(異方導電性フィルム)やNCF(非導電性フィルム)を用いた接合が挙げられる。ファインピッチに対応するために、Auスタッドバンプ−はんだ接合が好適に用いられる。また、チップと当該配線回路基板との間に、バンプ高さなどの為に間隙が生じる場合には、アンダーフィル材料などを充填してもよい。
このような典型的な構造例以外に、例えば、図2(a)に示すように、特定の接続用導体部21a、21b同士が互いに接続された構造や、逆に、1つの接続用導体部が複数の外部接続用導体部と接続された構造(図示せず)、また、図2(b)に示すように、特定の接続用導体部21a、21b同士が層内で互いに接続されているだけで、下面の外部接続用導体部とは接続されていない構造など、その接続構造のパターンは用途に応じて自由に変更し、組合せてよい。
配線回路基板内の配線(層内を横方向に延びる導体層)は、図1、図2に示すように単層であってもよいし、図7に示すように多層であってもよい。
図3(a)に示す例では、絶縁層20の内部に導体層23が所定の接続パターンにて形成されており、該導体層23から素子側へ延びた導通路(金属柱)24の先端部が接続用導体部21となっており、逆に、該導体層23から金属製支持基板側へ延びた導通路(金属柱)25の先端部が外部接続用導体部22となっている。図の例では、それぞれの導通路の先端部には、電気的な接続をより好ましく行い耐食性を高めるための金属膜が形成されている。
図3(b)に示す例では、絶縁層20の内部に、素子側の導体層26と、金属製支持基板側の導体層27とが、上下2段に分離した状態にて設けられている。素子側の導体層26は、絶縁層内に埋没しており(図の例では、接着剤層20bによって覆われている)、金属製支持基板側の導体層27は、図の例では、剥離層5に直接隣接して設けられている。これら導体層26、27は、それらの間の所定位置に設けられた導通路28によって互いに接続されている。接着剤層20bの上面には、所定の位置に開口が設けられて導体層26が露出しており、その開口内の露出部分が、素子との接続用導体部21となっている。一方、図の例では、金属製支持基板側の導体層27の下面は、全面的に絶縁層の下面に露出しており、金属製支持基板1の下面の所定位置に開口(貫通孔h)が設けられ、剥離層5が除去されて、導体層27の下面が露出しており、その開口内の露出部分が、外部接続用導体部22となっている。それぞれの開口内の露出部分は、単に導体層が露出しただけの態様であってもよいが、図の例では、電気的な接続をより好ましく行い耐食性を高めるための金属膜が各露出部分の表面に形成されている。
前記した金属膜の形成方法はメッキが好ましく、該金属膜の材料としては、銅、金、銀、白金、鉛、錫、ニッケル、コバルト、インジウム、ロジウム、クロム、タングステン、ルテニウムなどの単独金属、またはこれら2種類以上からなる合金などが挙げられる。これらの中でも好ましい材料としては、金、錫、ニッケルなどが挙げられ、下地層をNiとし、表層をAuとする2層構造などが好ましい金属膜の態様として挙げられる。
また、図3(a)、(b)に示すように、金属製支持基板に対して、外部接続用導体部22の位置に開口(貫通孔h)を設けることによって、外部接続用導体部22の先端部を絶縁層20aの下面から突起させることが可能となっている。
ベース絶縁層の材料としては、特に限定はされないが、例えば、ポリイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、エポキシ樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの公知の合成樹脂や、それらの樹脂と、合成繊維布、ガラス布、ガラス不織布、並びに、TiO2、SiO2、ZrO2や鉱物、粘土などの微粒子との複合した樹脂などが挙げられる。特に、金属製支持体層を剥離した後、より薄く、より大きな機械的強度を有し、より好ましい電気的特性(絶縁特性など)を有するフレキシブルな絶縁層となる点からは、ポリイミド樹脂、エポキシ樹脂、ガラス布複合エポキシ樹脂が好ましい材料として挙げられる。
ベース絶縁層の厚さは、3〜50μmが好ましい。
接着剤層の材料としては、特に限定はされないが、ポリスルホン、ポリエーテルスルホン、ポリヒダントイン、ポリエーテルイミド、ポリエステル、ポリイミドシロキサン、シロキサン変性ポリアミドイミドなどの熱可塑性樹脂、エポキシ系樹脂、アクリル系樹脂、シリコーン系樹脂、ポリイミド樹脂などが好ましいものとして挙げられ、これらをブレンドして用いてもよい。
尚、エポキシ系樹脂としては、特に限定はされないが、熱可塑性樹脂またはゴムまたはエラストマーなどとブレンドしたエポキシ樹脂や、シリカハイブリッド、ナノ粒子分散型エポキシ樹脂などが挙げられる。
また、アクリル系樹脂としては、特に限定はされないが、例えば、エポキシアクリレート、ウレタンアクリレート、シリコーンアクリレートなどが挙げられる。
接着剤層の厚さは、1〜100μmが好ましい。
金属製支持体層上に配線回路基板を形成することにより、製造工程中、寸法安定性が良好となり、また、薄い配線回路基板の取り扱い性が良好となる。
導体層23の厚さは、特に限定はされないが、1〜50μmの範囲で適宜選択すればよい。また、導通路24、25は円柱状が好ましい形状であって、その直径は5〜500μm、好ましくは、5〜300μmである。
半導体チップとの線膨張係数の差を小さくするために、ニッケルと鉄を主な成分とする合金(例えば、42アロイ)を用いることが好ましい。
金属製支持基板の厚さが10μmを下回ると、該金属製支持基板に折れやシワが生じやすくなり、ロールプロセスでの取り扱い性が低下する。また、金属製支持基板の厚さが200μmを上回ると、その剛性によって巻き径が大きくなり、ロールプロセスでの取り扱いが困難となり、エッチングによる加工も困難となる。
剥離層の材料としては、有機物(シリコーン樹脂、ポリイミドなど)、無機物(金属、金属酸化物、無機酸化物など)が挙げられる。前記無機物としては、Ag、Ti、W、Ni、SiO2などが例示される。
配線回路基板の製造工程や、チップを配線回路基板に実装する際の高熱条件を考慮すると、シリコーン樹脂は劣化する場合があるので、ポリイミドや前記無機物がより好ましい材料である。
剥離層を前記無機物からなる層とする場合、その厚さは、1〜100nmが好ましく、配線回路基板全体の反りを防止するためには、1〜50nmがより好ましい。
剥離層を、ポリイミド層とする場合の該層の形成方法としては、溶液を塗工する方法、電着法やCVD法によって堆積させる方法、または、別途形成したポリイミドフィルムをラミネートする方法などが挙げられる。また、剥離層を、金属、金属酸化物、無機酸化物などの無機物からなる層とする場合の該層の形成方法としては、電解めっき法、真空蒸着法、スパッタリング法などが挙げられる。
本実施例では、ステンレス(SUS304)からなる金属製支持体層上に、ポリイミドからなる剥離層を形成し、その上に配線回路基板を形成した。本実施例で形成した配線回路基板は、その面上に、半導体チップを(4×11)行列状の配置にて実装し得るよう、同じ形状の実装領域が繰り返しパターンにて面上に並んだものである。また、外部接続用導体部の端面に接点用の貴金属めっきを施す手順として、本実施例では、金属製支持体層に下面から開口を形成し、外部接続用導体部の端面を露出させてめっきを施している。
半導体チップは、電極パッドの数が240個、各パッドは直径80μmの円形であって、各パッド上には直径60μmの金スタッドバンプが形成されたものである。
図4(a)に示すように、金属製支持体層1として、厚さ50μmのSUS304からなる箔を用い、その上に、ポリアミック酸溶液(ピロメリット酸二無水物と2, 2’−ジメチル−4, 4’−ジアミノビフェニルを反応して得たもの)を塗布し、加熱により乾燥、イミド化することによって、厚さ2μmのポリイミド剥離層5を全面に形成した。
図4(b)に示すように、感光性ポリアミック酸(3,4’,3,4’−ビフェニルテトラカルボン酸二無水物と、4,4’−ジアミノジフェニルエーテル、パラフェニレンジアミンとを反応させて得たもので、感光剤を含有する)を用いて、ポリイミド層(ベース絶縁層)20aを形成した。また、外部接続用導体部を形成すべき位置には、開口h1を形成した。該開口の底には剥離層が露出している。ベース絶縁層の厚さは5μm、開口形状は円形であり、直径100μmである。
図4(c)に示すように、クロム、銅の順にスパッタリングを施して、種膜(クロム層の厚さ20nm、銅層の厚さ100nm)23aを形成し、電解銅めっきにより、所定の配線パターンとされた導体層23、導通路25を形成した。その後、導体層23の無い部分の種膜を除去した。種膜のうちの銅層は、導通路および導体層の銅と一体化するので、図4(c)では、該種膜23aをクロムからなる一層のように描いている。図5〜図7も同様である。
図4(d)に示すように、金属製支持体層1の下面側から、導通路25に対応する位置に、塩化第2鉄水溶液にて直径300μmの開口h2を形成し、該開口h2内に剥離層(ポリイミド層)5を露出させ、さらに、該剥離層5をアルカリ性処理液にてエッチング除去し、種膜(クロム層)23aを露出させ、該クロム層をフェリシアン化カリウムと水酸化ナトリウムの混合水溶液にて、エッチングし、銅層を露出させた。
図4(e)に示すように、導体層23の上をめっきレジストr1にて覆い(導通路を形成すべき部分は除く)、かつ、金属製支持体層1の下面および開口h2を全面的にレジストr2にて覆い、電解銅めっきにより、直径80μm、高さ15μmの導通路24を形成した。
図4(f)に示すように、上記めっきレジストr1、r2を除去し、露出した導体層23および導通路24を埋没させるように、エポキシ及びポリイミドを主成分とする接着剤層20bを形成し、導通路24の上端面が端子部として接着層上面に露出するように、該接着層をアルカリ性溶液にてエッチングした。
図4(g)に示すように、導通路24の上面、および、金属製支持体層の開口内の底面(導通路25の下端面)に、電解めっきにより、ニッケル膜(厚さ2μm)、金膜(厚さ0.5μm)を順次形成した。
上記で得た配線回路基板(金属製支持体層が剥離可能に付いたもの)の全ての実装領域にそれぞれチップを実装した。
イーヴィグループ社製のアライナー、ボンディング装置を用いて、アライメントを行い、真空度3Pa、温度300℃、圧力1.5g/バンプの圧力にて、チップを実装した後、180℃にて2時間、接着剤層のエージングを行った。
さらに、配線回路基板上の各チップに樹脂封止を施した後、剥離層5とベース絶縁層20aとの界面で剥離して、該剥離層5と金属製支持体層とを除去し、個々の半導体装置へとダイシングした。
本実施例では、外部接続用導体部の端面に接点用の貴金属めっきを施す手順として、金属製支持体層には開口を形成せず、初めから剥離層の所定位置に開口を設け、先に接点用の貴金属層を形成し、その上に導通路を形成している。
図5(a)に示すように、金属製支持体層1として、実施例1と同様のステンレス箔を用い、その上に、実施例1と同様の感光性ポリアミック酸溶液を用いて、ポリイミドから成る厚さ2μmの剥離層5を形成した。剥離層のうち、外部接続用導体部を形成すべき所定位置には、開口h3が設けられている。該開口の形状は円形であって、直径100μmである。
図5(b)に示すように、実施例1と同様の感光性ポリアミック酸を用いて、開口h3と一致した開口h4を有するポリイミド層を形成し、ベース絶縁層20aとした。該ベース絶縁層20aの厚さは5μm、開口形状は円形であり、直径100μmである。
そして、開口(h4+h3)内に露出している金属製支持体層の表面に、電解めっきにより、金層212、ニッケル層211を順次形成した。
図5(c)に示すように、クロム、銅の順にスパッタリングを施して、種膜(クロム層の厚さ20nm、銅層の厚さ100nm)23aを形成し、電解銅めっきにより、所定の配線パターンとされた導体層23、導通路25を形成した。その後、導体層23の無い部分の種膜を除去した。
図5(d)に示すように、導体層23の上をめっきレジストr1にて覆い(導通路を形成すべき部分は除く)、かつ、金属製支持体層1の下面を全面的にレジストr2にて覆い、電解銅めっきにより、直径80μm、高さ15μmの導通路24を形成した。
図5(e)に示すように、上記実施例1と同様の材料、手順にて、めっきレジストr1、r2を除去し、露出した導体層23および導通路24を埋没させるように、接着剤層20bを形成し、導通路24の上端面が端子部として接着層上面に露出するように、該接着層をエッチングした。
図5(f)に示すように、導通路24の上端面に、電解めっきにより、ニッケル膜(厚さ2μm)、金膜(厚さ0.5μm)を順次形成した。
本実施例2では、図5(a)のように、最初に剥離層に開口を形成したので、実施例1に比べて、図4(d)のように、端子のニッケルめっき、金めっきのために、金属製支持体層に開口部を形成する必要がない。
上記で得た配線回路基板(金属製支持体層が剥離可能に付いたもの)に対して、実施例1と同様の手順にてチップ実装、樹脂封止を行ない、剥離層と金属製支持体層とを除去し、各素子へダイシングを行ない、半導体装置を得た。
本実施例では、剥離層の材料として金属を用いた。
〔剥離層の形成〕
図6(a)に示すように、金属製支持体層1として、実施例1と同様のステンレス箔を用い、その上に、Agから成る剥離層5(厚さ25nm)を、真空蒸着法にて形成した。
図6(b)に示すように、実施例1と同様の感光性ポリアミック酸を用いて、開口h5を有するポリイミド層を形成し、ベース絶縁層20aとした。該ベース絶縁層20aの厚さは5μm、開口形状は円形であり、直径100μmである。
そして、開口内に露出しているAgの表面に、電解めっきにより、金層212、ニッケル層211を順次形成した。
図6(c)に示すように、クロム、銅の順にスパッタリングを施して、種膜(クロム層の厚さ20nm、銅層の厚さ100nm)23aを形成し、電解銅めっきにより、所定の配線パターンとされた導体層23、導通路25を形成した。その後、導体層23の無い部分の種膜を除去した。
図6(e)に示すように、上記実施例1と同様の材料、手順にて、めっきレジストr1、r2を除去し、露出した導体層23および導通路24を埋没させるように、接着剤層20bを形成し、導通路24の上端面が端子部として接着層上面に露出するように、該接着層をエッチングした。
図6(f)に示すように、導通路24の上端面に、電解めっきにより、ニッケル膜(厚さ2μm)211、金膜(厚さ0.5μm)212を順次形成した。
本実施例3では、図6(b)のように、剥離層(Ag層)を通して通電し、金、ニッケルめっきができるので、実施例1に比べて、図4(d)のように、端子のニッケルめっき、金めっきのために、金属製支持体層に開口部を形成する必要がない。
上記で得た配線回路基板(金属製支持体層が剥離可能に付いたもの)に対して、実施例1と同様の手順にてチップ実装、樹脂封止を行ない、剥離層と金属製支持体層とを除去し、各素子へのダイシングを行ない、半導体装置を得た。
本実施例では、剥離層の材料をTiとし、厚さを18nmとし、該剥離層の形成法をRF(Radio Frequency:高周波)スパッタリング法としたこと以外は、上記実施例と全く同様にして、半導体装置を形成した。
本実施例では、剥離層の材料として無機酸化物(SiO2)を用いた。
〔剥離層の形成〕
図4(a)に示すように、金属製支持体層1として、実施例1と同様のステンレス箔を用い、その上に、SiO2 から成る剥離層5(厚さ7nm)を、スパッタリング法で形成した。
以下、〔ベース絶縁層の形成、接点用の金属膜の形成〕、〔種膜、下側の導通路、導体層の形成〕、〔接着剤層の形成〕、〔接続用導体部の端面への金属膜の形成〕、〔実装工程、剥離工程、ダイシング〕の手順、材料等は、実施例1と全く同様にして、半導体装置を得た。
なお、本実施例では、図4(d)に示した工程において、金属製支持体層1の下面側から開口をエッチングで形成する際に、剥離層であるSiO2膜が非常に薄いので、金属製支持体層のエッチングによって、該剥離層も同時に除去される。
本実施例では、図7に示すように、導体層を多層とした配線回路基板の製造例を示す。
図7の例は、ベース絶縁層と導体層とが繰り返して積層されていること以外は、上記実施例1で得られた構造と同様である。
本実施例では、図4(a)の〔金属製支持体層上への剥離層の形成〕から、図4(d)の〔金属製支持体層への開口形成〕までは、実施例1と同様の加工を行う。この加工によって、図7に示すように、金属製支持体層1、剥離層5、第一のベース絶縁層201、第一の導通路251、第一の導体層231が形成される。種膜も、実施例1と同様である。
次に、本実施例では、図4(e)の工程に進む替わりに、図4(b)と同様の加工を再び行ない、第一の導体層231を第二のベース絶縁層202で埋め込み、その所定位置に開口を形成して、図4(c)の如く、第二の導通路252、第二の導体層232を形成する。さらに前記と同様の加工を再び行ない、第三のベース絶縁層203、第三の導通路253、第三の導体層233を形成する。
次に、図4(e)〜(f)の工程に進み、上側の導通路24の形成、接着剤層20bの形成、端子部21への金属膜の形成を行なう。
以上の加工によって、図7の配線回路基板を得た。
2 配線回路基板
21 接続用導体部
22 外部接続用導体部
3 半導体チップ
4 半導体装置
Claims (10)
- 半導体チップが配線回路基板上に実装された構造を有する半導体装置の製造方法であって、
前記配線回路基板は、絶縁層の一方の面に前記半導体チップの電極に接続するための接続用導体部を有し、該絶縁層の他方の面に外部導体に接続するための外部接続用導体部を有し、これら接続用導体部と外部接続用導体部とが該絶縁層内に設けられた導体層を通じて互いに接続された構造を有する基板であり、
該絶縁層は、下記金属製支持体層側のベース絶縁層と前記半導体チップ側の絶縁層とを有する積層構造であり、前記導体層から該ベース絶縁層を貫通し金属製支持体層側へ延びた導通路の先端部が外部接続用導体部となっており、
当該製造方法は、
前記配線回路基板を、金属製支持体層上に、剥離層を介在させて該金属製支持体層から剥離可能となるように、かつ、接続用導体部が該配線回路基板の上面に露出するように形成する工程と、
前記配線回路基板の接続用導体部と半導体チップの電極とを接続して、該配線回路基板に半導体チップを実装する工程と、
前記実装の後、金属製支持体層を配線回路基板から剥離する工程とを、
有し、
前記配線回路基板の形成に先立って、前記剥離層に、該配線回路基板の外部接続用導体部を形成すべき位置に開口を設けておき、配線回路基板の形成においては、前記剥離層の開口に一致した開口を有するベース絶縁層を形成し、該開口内に露出した金属製支持体層の表面に、電気的な接続性と耐食性を高めるための金属膜を形成しておき、該開口内に金属材料を充填して前記導通路とすることによって、該配線回路基板の外部接続用導体部の表面に前記金属膜を設けることを特微とする、前記半導体装置の製造方法。 - 上記金属膜の形成において、上記開口内に露出した金属製支持体層の表面に、電解めっきにより、金層、ニッケル層の順に形成し、それによって、該配線回路基板の外部接続用導体部の表面に、下地層をニッケルとし表層を金とする2層構造の金属膜を得る、請求項1に記載の製造方法。
- 剥離層がポリイミドからなる層であって、それによって、該剥離層と金属製支持体層とが一体的に配線回路基板から剥がれるようになっている、請求項1または2に記載の製造方法。
- 剥離層が、金属、金属酸化物、および、無機酸化物から選ばれる1つの材料からなる層であって、それによって、該剥離層と金属製支持体層とが一体的に配線回路基板から剥がれるようになっている、請求項1または2に記載の製造方法。
- 半導体チップ側の絶縁層が、接着剤層である、請求項1〜4のいずれか1項に記載の製造方法。
- 半導体チップ自体に含まれる素子基板には、該素子基板を厚さ方向に貫通する導通路が設けられており、半導体チップの電極が、該導通路を通じて該素子基板の裏面側へと連絡し得る構造となっており、
前記配線回路基板を該素子基板のいずれかの面側に積層し、該導通路の端部と、該配線回路基板の接続用導体部とを接続するものである、
請求項1〜5のいずれか1項に記載の製造方法。 - 半導体チップが配線回路基板上に実装された構造を有する半導体装置の製造方法であって、
前記配線回路基板は、絶縁層の一方の面に前記半導体チップの電極に接続するための接続用導体部を有し、該絶縁層の他方の面に外部導体に接続するための外部接続用導体部を有し、これら接続用導体部と外部接続用導体部とが該絶縁層内に設けられた導体層を通じて互いに接続された構造を有する基板であり、
該絶縁層は、下記金属製支持体層側のベース絶縁層と前記半導体チップ側の絶縁層とを有する積層構造であり、前記導体層から該ベース絶縁層を貫通し金属製支持体層側へ延びた導通路の先端部が外部接続用導体部となっており、
当該製造方法は、
前記配線回路基板を、金属製支持体層上に、剥離層を介在させて該金属製支持体層から剥離可能となるように、かつ、接続用導体部が該配線回路基板の上面に露出するように形成する工程と、
前記配線回路基板の接続用導体部と半導体チップの電極とを接続して、該配線回路基板に半導体チップを実装する工程と、
前記実装の後、金属製支持体層を配線回路基板から剥離する工程とを、
有し、
前記剥離層は、金属および金属酸化物から選ばれる1つの材料からなる層であって、それによって、該剥離層と金属製支持体層とが一体的に配線回路基板から剥がれるようになっており、
配線回路基板の形成において、外部接続用導体部を形成すべき位置に開口を有するベース絶縁層を形成し、該開口内に露出した剥離層の表面に、電気的な接続性と耐食性を高めるための金属膜を形成しておき、該開口内に金属材料を充填して前記導通路とすることによって、該配線回路基板の外部接続用導体部の表面に前記金属膜を設けることを特微とする、前記半導体装置の製造方法。 - 上記金属膜の形成において、開口内に露出した剥離層の表面に、電解めっきにより、金層、ニッケル層の順に形成し、それによって、該配線回路基板の外部接続用導体部の表面に、下地層をニッケルとし表層を金とする2層構造の金属膜を得る、請求項7に記載の製造方法。
- 半導体チップ側の絶縁層が、接着剤層である、請求項7または8に記載の製造方法。
- 半導体チップ自体に含まれる素子基板には、該素子基板を厚さ方向に貫通する導通路が設けられており、半導体チップの電極が、該導通路を通じて該素子基板の裏面側へと連絡し得る構造となっており、
前記配線回路基板を該素子基板のいずれかの面側に積層し、該導通路の端部と、該配線回路基板の接続用導体部とを接続するものである、
請求項7〜9のいずれか1項に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315925A JP5135194B2 (ja) | 2008-12-11 | 2008-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315925A JP5135194B2 (ja) | 2008-12-11 | 2008-12-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141126A JP2010141126A (ja) | 2010-06-24 |
JP5135194B2 true JP5135194B2 (ja) | 2013-01-30 |
Family
ID=42350996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008315925A Expired - Fee Related JP5135194B2 (ja) | 2008-12-11 | 2008-12-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5135194B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI435397B (zh) * | 2010-08-06 | 2014-04-21 | Univ Nat Chiao Tung | 軟性微系統結構及其製造方法 |
JP5910236B2 (ja) * | 2011-04-12 | 2016-04-27 | 東洋紡株式会社 | ポリアミドイミドフィルムの製造方法 |
KR20140122677A (ko) | 2013-04-09 | 2014-10-20 | 주식회사 엘지화학 | 폴리이미드계 필름 및 이의 제조방법 |
TW201821280A (zh) * | 2016-09-30 | 2018-06-16 | 日商富士軟片股份有限公司 | 積層體以及半導體元件的製造方法 |
JP7382170B2 (ja) | 2019-08-02 | 2023-11-16 | ローム株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170921A (ja) * | 2000-12-01 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2008
- 2008-12-11 JP JP2008315925A patent/JP5135194B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010141126A (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5300558B2 (ja) | 半導体装置の製造方法 | |
JP4972633B2 (ja) | 半導体装置の製造方法 | |
JP5237242B2 (ja) | 配線回路構造体およびそれを用いた半導体装置の製造方法 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
TWI395274B (zh) | 製造電路基材的方法及製造電子部件封裝結構的方法 | |
JP4551321B2 (ja) | 電子部品実装構造及びその製造方法 | |
TWI452661B (zh) | 線路直接連接晶片之封裝結構 | |
KR100834657B1 (ko) | 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 | |
TWI334747B (en) | Circuit board structure having embedded electronic components | |
JP2011124381A (ja) | 半導体装置の製造方法 | |
JP5135194B2 (ja) | 半導体装置の製造方法 | |
US20160255717A1 (en) | Multilayer wiring board | |
TW201631715A (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
CN113517270A (zh) | 大板级扇出基板预埋芯片的低厚度封装结构的制备方法 | |
US8450622B2 (en) | Multilayer wiring substrate and method of manufacturing the same | |
CN107770946A (zh) | 印刷布线板及其制造方法 | |
TW531818B (en) | Resin encapsulated BGA-type semiconductor device | |
JP5371834B2 (ja) | 配線回路構造体およびそれを用いた半導体装置の製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP2012018952A (ja) | プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 | |
CN112151490B (zh) | 基板结构及其制作方法与封装载板及其制作方法 | |
JP7379893B2 (ja) | 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |