JP2012018952A - プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 - Google Patents
プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012018952A JP2012018952A JP2010153642A JP2010153642A JP2012018952A JP 2012018952 A JP2012018952 A JP 2012018952A JP 2010153642 A JP2010153642 A JP 2010153642A JP 2010153642 A JP2010153642 A JP 2010153642A JP 2012018952 A JP2012018952 A JP 2012018952A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- insulating layer
- layer
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】2次接合部に加わる応力を緩和し、かつ、1次接合時にかける荷重によって発生するバンプの沈み込みを防止することが可能なキャリアを有した可撓性のあるプリント配線基板、該プリント配線基板の製造方法、該プリント配線基板を用いて製造された半導体装置、及び該半導体装置の製造方法を提供する。
【解決手段】プリント配線基板1は、第1絶縁層7aと、該第1絶縁層7aよりもヤング率の大きい第2絶縁層7bと、からなる絶縁層7を有している。また、絶縁層7の第1絶縁層7a側の表面の所定位置に、外部接続電極6が形成されている。また、絶縁層7を貫通するように形成されたビア形成用孔13の側面及び絶縁層7の表面に、金属下地層9を介して金属層8が形成され、この金属層8が、配線パターン11及びビア12を形成する。
【選択図】図1
【解決手段】プリント配線基板1は、第1絶縁層7aと、該第1絶縁層7aよりもヤング率の大きい第2絶縁層7bと、からなる絶縁層7を有している。また、絶縁層7の第1絶縁層7a側の表面の所定位置に、外部接続電極6が形成されている。また、絶縁層7を貫通するように形成されたビア形成用孔13の側面及び絶縁層7の表面に、金属下地層9を介して金属層8が形成され、この金属層8が、配線パターン11及びビア12を形成する。
【選択図】図1
Description
本発明は、プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法に関するものである。特に、キャリアを有した可撓性のあるプリント配線基板、該プリント配線基板の製造方法、該プリント配線基板を用いて製造された半導体装置、及び該半導体装置の製造方法に関するものである。
近年、携帯電話、デジタルカメラ、液晶ディスプレイに代表される電子機器においては、小型化、薄肉化、高機能化の要請から、これら電子機器に搭載される半導体チップ等の電子デバイスを実装する基板として可撓性を有するフレキシブルプリント配線基板が用いられている。
従来、フレキシブルプリント配線基板としては、例えば、ポリイミド、液晶ポリマー、アラミド、ガラスエポキシ、ポリエステル等の絶縁フィルムの両面に銅箔層が積層されたものを基材として用いて製造されたプリント配線基板が知られている。このプリント配線基板は、絶縁フィルムの両面の銅箔層間を電気的に導通するために一方の銅箔層から他方の銅箔層に貫通する孔を形成するとともに、この孔の側面に銅めっきを施し、両銅箔層にエッチング処理を行うことにより所望の導体パターンを形成している(特許文献1参照)。
また、微細な線幅や線間ピッチの配線から成る配線パターン、いわゆるファインパターンを実現するためには、厚さ9μm以下の銅箔が要望されるが、このような薄い銅箔は機械的強度が弱く、銅箔切れを起こすこともあるため、キャリアとしての金属箔の片面に剥離層を介して極薄銅箔層を直接電着させたキャリア付き極薄銅箔を使用して形成したプリント配線基板が知られている。このプリント配線基板は、ガラスエポキシ基材にキャリア付き極薄銅箔の極薄銅箔層の表面を重ね合わせて熱圧着し、剥離層を介してキャリア箔を剥離・除去して極薄銅箔層の剥離層との接合側を露出させた後に、スルーホールの穿設及びスルーホールめっきが順次行われ、次いで、極薄銅箔層にエッチング処理を行って所望の線幅と所望の線間ピッチを備えた導体パターンを形成している(特許文献2参照)。
また、上記特許文献のように、フィルム基材としてポリイミド、液晶ポリマー、アラミド、ガラスエポキシ、ポリエステル等を用いたプリント配線基板を電子デバイス(半導体チップ)に実装(1次接合)した半導体装置とマザーボードとの半田接合部(2次接合部)にクラックが発生することがあった。そこで、2次接合部の信頼性を高めるために、ヤング率の小さい(軟らかい)エポキシ等を絶縁層として使用したプリント配線基板も考えられる。
しかしながら、ヤング率の小さい(軟らかい)絶縁層を使用したプリント配線基板に半導体チップを実装するとき、半導体チップのスタッド(基板接続電極)とプリント配線基板のバンプ(電子デバイス接続電極)との接合部(1次接合部)において、プリント配線基板の絶縁層が軟らかいために、プリント配線基板のバンプが凹むように変形して該絶縁層に沈み込んで、バンプが沈み込んだ位置のプリント配線基板の絶縁層が薄くなってしまったり、半導体チップとプリント配線基板との間を封止した封止用絶縁層が薄くなってしまったりしていた。そのため、絶縁信頼性が得られる絶縁層の厚み及び封止用絶縁層の厚みを確保することができないという問題があった。特に、スタッドが金の場合、スタッドの高さを均一にするため、1次接合時に荷重をかけてスタッドを変形させるため、上記問題が顕著に発生していた。
そこで、本発明は、以上のような問題点を解決するためになされたもので、2次接合部に加わる応力を緩和し、かつ、1次接合時にかける荷重によって発生するバンプの沈み込みを防止することが可能な可撓性のあるプリント配線基板、該プリント配線基板の製造方法、該プリント配線基板を用いて製造された半導体装置、及び該半導体装置の製造方法を提供することを目的とする。
上述した従来の問題点を解決すべく下記の発明を提供する。
本発明の第1の態様にかかるプリント配線基板は、外部電極と接続するための外部接続電極と、所定の厚みを有し、片面以外の前記外部接続電極を覆う絶縁層と、前記絶縁層の前記外部接続電極側とは反対の表面に形成された配線パターンと、前記配線パターンの表面の所定位置に形成された、電子デバイスと電気的に接続する電子デバイス接続電極と、前記絶縁層の所定位置に厚み方向に貫通する孔と、前記孔の側面及び底面に設けられた導電性の層とを有する、前記外部接続電極と前記配線パターンとを電気的に接続するビアと、を備え、前記絶縁層は、前記外部接続電極側に位置する第1絶縁層と、前記第1絶縁層よりもヤング率が大きく前記配線パターン側に位置する第2絶縁層と、を有することを特徴とする。
本発明の第1の態様にかかるプリント配線基板は、外部電極と接続するための外部接続電極と、所定の厚みを有し、片面以外の前記外部接続電極を覆う絶縁層と、前記絶縁層の前記外部接続電極側とは反対の表面に形成された配線パターンと、前記配線パターンの表面の所定位置に形成された、電子デバイスと電気的に接続する電子デバイス接続電極と、前記絶縁層の所定位置に厚み方向に貫通する孔と、前記孔の側面及び底面に設けられた導電性の層とを有する、前記外部接続電極と前記配線パターンとを電気的に接続するビアと、を備え、前記絶縁層は、前記外部接続電極側に位置する第1絶縁層と、前記第1絶縁層よりもヤング率が大きく前記配線パターン側に位置する第2絶縁層と、を有することを特徴とする。
本発明の第2の態様にかかるプリント配線基板は、上記の本発明の第1の態様にかかるプリント配線基板において、前記絶縁層が、最も前記外部接続電極側に位置するレジスト層と、前記レジスト層の前記配線パターン側に位置する前記第1絶縁層と、前記第1絶縁層よりもヤング率が大きく前記配線パターン側に位置する前記第2絶縁層と、を有することを特徴とする。
本発明の第3の態様にかかるプリント配線基板は、上記の本発明の第2の態様にかかるプリント配線基板において、前記レジスト層が、前記ビアの側面に設けられた前記導電性の層に、接触していないことを特徴とする。
本発明の第4の態様にかかるプリント配線基板は、上記の本発明の第1乃至3のいずれか1つの態様にかかるプリント配線基板において、前記第1絶縁層のヤング率が1.0GPa未満であることを特徴とする。
本発明の第5の態様にかかるプリント配線基板は、上記の本発明の第1乃至4のいずれか1つの態様にかかるプリント配線基板において、前記第2絶縁層の線膨張係数が0〜5ppm/℃であることを特徴とする。
本発明の第6の態様にかかるプリント配線基板は、上記の本発明の第1乃至5のいずれか1つの態様にかかるプリント配線基板において、前記外部接続電極側の面に、キャリア層が更に設けられていることを特徴とする。
本発明の第7の態様にかかるプリント配線基板は、上記の本発明の第6の態様にかかるプリント配線基板において、前記キャリア層が、42アロイからなることを特徴とする.
本発明の第8の態様にかかるプリント配線基板は、上記の本発明の第6の態様にかかるプリント配線基板において、前記キャリア層が、剥離層を介して互いに剥離可能に接続された金属箔と金属極薄箔とからなるピーラブル金属箔であることを特徴とする。
本発明の第9の態様にかかるプリント配線基板は、上記の本発明の第6乃至8のいずれか1つの態様にかかるプリント配線基板において、前記キャリア層の前記外部接続電極側とは反対の面に、線膨張係数が前記第1絶縁層と略同じ樹脂層が更に設けられていることを特徴とする。
本発明の第1の態様にかかる半導体装置は、プリント配線基板と電気的に接続するための基板接続電極を有する電子デバイスと、前記プリント配線基板とが接合して形成された半導体装置であって、前記プリント配線基板は、上記の本発明の第1乃至5のいずれか1つの態様にかかるプリント配線基板であることを特徴とする。
本発明の第1の態様にかかるプリント配線基板の製造方法は、(a)キャリア層の表面の所定位置に、外部電極と接続するための外部接続電極を形成する工程と、(b)前記キャリア層の表面の前記外部接続電極の無い位置及び前記外部接続電極の表面に、第1絶縁層を形成し、前記第1絶縁層の表面に前記第1絶縁層よりヤング率の大きい第2絶縁層を形成して絶縁層を形成する工程と、(c)前記工程(b)によって形成された前記絶縁層に、前記第2絶縁層の表面から前記絶縁層を貫通し、かつ、前記外部接続電極の所定表面領域が底面となる、ビアを形成するための孔を形成する工程と、(d)前記第2絶縁層の表面、前記工程(c)によって形成された前記孔の側面、及び前記孔の底面に金属下地層を形成した後に、前記金属下地層の表面に電気めっきにより金属層を形成し、所定箇所の前記金属下地層及び前記金属層を除去して前記第2絶縁層の表面に配線パターンを形成するとともに、前記外部接続電極と前記配線パターンとを電気的に接続するビアを形成する工程と、(e)前記配線パターンの表面の所定位置に、電子デバイスと電気的に接続する電子デバイス接続電極を形成する工程と、を備えていることを特徴とする。
本発明の第2の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1の態様にかかるプリント配線基板の製造方法において、前記工程(b)が、前記キャリア層の表面の前記外部接続電極の無い位置及び前記外部接続電極の表面に、レジスト層を形成し、前記レジスト層の表面に、前記第1絶縁層を形成し、前記第1絶縁層の表面に前記第2絶縁層を形成することによって前記絶縁層を形成することを特徴とする。
本発明の第3の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1の態様にかかるプリント配線基板の製造方法において、前記工程(b)が、前記キャリア層の表面の前記外部接続電極の無い位置及び前記外部接続電極の表面に、レジスト層を形成し、前記レジスト層の前記ビアに対応する位置に、前記ビアの径よりも大きい径で前記レジスト層の表面から前記外部接続電極の表面まで貫通する孔を形成し、前記レジスト層の表面及び前記外部接続電極の表面に、前記第1絶縁層を形成し、前記第1絶縁層の表面に前記第2絶縁層を形成することによって前記絶縁層を形成することを特徴とする。
本発明の第4の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1の態様にかかるプリント配線基板の製造方法において、前記工程(b)が、前記キャリア層の表面の前記外部接続電極の無い位置に、レジスト層を形成し、前記レジスト層の表面及び前記外部接続電極の表面に、前記第1絶縁層を形成し、前記第1絶縁層の表面に前記第2絶縁層を形成することによって前記絶縁層を形成することを特徴とする。
本発明の第5の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1乃至4のいずれか1つの態様にかかるプリント配線基板の製造方法において、前記キャリア層が、42アロイからなることを特徴とする。
本発明の第6の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1乃至4のいずれか1つの態様にかかるプリント配線基板の製造方法において、前記キャリア層が、剥離層を介して互いに剥離可能に接続された金属箔と金属極薄箔とからなるピーラブル金属箔であることを特徴とする。
本発明の第7の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1乃至4のいずれか1つの態様にかかるプリント配線基板の製造方法において、前記工程(a)が、剥離層を介して互いに剥離可能に接続された金属箔と金属極薄箔とからなるピーラブル金属箔の所定箇所の前記金属極薄箔を除去することによって前記外部接続電極を形成することを特徴とする。
本発明の第8の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1乃至7のいずれか1つの態様にかかるプリント配線基板の製造方法において、前記第1絶縁層のヤング率が1.0GPa未満であることを特徴とする。
本発明の第9の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1乃至8のいずれか1つの態様にかかるプリント配線基板の製造方法において、前記第2絶縁層の線膨張係数が0〜5ppm/℃であることを特徴とする。
本発明の第10の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1乃至9のいずれか1つの態様にかかるプリント配線基板の製造方法において、(f)前記キャリア層の前記外部接続電極側とは反対の面に、線膨張係数が前記第1絶縁層と略同じ樹脂層を形成する工程を、前記工程(d)の前に備えていることを特徴とする。
本発明の第11の態様にかかるプリント配線基板の製造方法は、上記の本発明の第1乃至9のいずれか1つの態様にかかるプリント配線基板の製造方法において、(g)前記キャリア層を除去する工程を、前記工程(e)の後に備えていることを特徴とする。
本発明の第1の態様にかかる半導体装置の製造方法は、プリント配線基板と電気的に接続するための基板接続電極を有する電子デバイスと、前記プリント配線基板とを接合して形成する半導体装置の製造方法であって、(h)前記電子デバイスと、上記の本発明の第1乃至9のいずれか1つの態様にかかるプリント配線基板の製造方法によって製造された前記プリント配線基板とを接合する工程と、(i)前記キャリア層を除去する工程と、を備えていることを特徴とする。
本発明の第2の態様にかかる半導体装置の製造方法は、プリント配線基板と電気的に接続するための基板接続電極を有する電子デバイスと、前記プリント配線基板とを接合して形成する半導体装置の製造方法であって、(h)前記電子デバイスと、上記の本発明の第10の態様にかかるプリント配線基板の製造方法によって製造された前記プリント配線基板とを接合する工程と、(j)前記樹脂層を除去する工程と、(i)前記キャリア層を除去する工程と、を備えていることを特徴とする。
本発明の第3の態様にかかる半導体装置の製造方法は、プリント配線基板と電気的に接続するための基板接続電極を有する電子デバイスと、前記プリント配線基板とを接合して形成する半導体装置の製造方法であって、(h)前記電子デバイスと、上記の本発明の第11の態様にかかるプリント配線基板の製造方法によって製造された前記プリント配線基板とを接合する工程を備えていることを特徴とする。
本発明によれば、プリント配線基板の絶縁層として、1次接合部の近傍に硬い(ヤング率の大きい)第2絶縁層を用いることにより、1次接合時にかける荷重によって発生するバンプの沈み込みを第2絶縁層によって防止し、絶縁信頼性が得られる絶縁層の厚み及び封止用絶縁層の厚みを確保することができる。また、2次接合部の近傍に軟らかい(ヤング率の小さい)第1絶縁層を用いることにより、2次接合時の半導体チップとマザーボードとの線膨張係数の差による熱歪みが起因となって発生する応力(2次接合部の近傍にかかる応力)を緩和させることができる。その結果、2次接合部の近傍にかかる応力によって発生するクラックを防止することができる。
また、半導体装置を製造において、半導体チップに用いられるシリコンの線膨張係数に近い42アロイを、プリント配線基板のキャリア層として用いることにより、1次接合時の半導体チップとプリント配線基板のキャリア層との線膨張係数の差による熱歪みを防止することができる。また、1次接合が終了するまで弾性率の高い金属箔により形成されたキャリア層をプリント配線基板につけておくことにより、製造工程において負荷がかかっても、伸縮して寸法変形が生じることがなく、精度の高い配線パターンを形成することができる。また、プリント配線基板が剛性の高いキャリア層に支持されているので、プリント配線基板の搬送時や、電子デバイスの接合時の取り扱いを容易にすることができる。また、剥離可能なキャリア層を有するため、プリント配線基板に半導体チップを実装したあとに、簡単にキャリア層を剥離することができる。
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
図1は、本発明の第1の実施形態に係るプリント配線基板の一例を模式的に示した断面図である。
図1は、本発明の第1の実施形態に係るプリント配線基板の一例を模式的に示した断面図である。
図1に示すように、本発明の第1の実施形態に係るプリント配線基板1は、第1絶縁層7aと、第1絶縁層7aの表面に積層された該第1絶縁層7aよりもヤング率の大きい第2絶縁層7bと、からなる絶縁層7を有している。即ち、絶縁層7は軟らかい第1絶縁層7aと硬い第2絶縁層7bとからなる2層構造である。また、第1絶縁層7a及び第2絶縁層7bの厚さはそれぞれ約25μm及び約12.5μmの絶縁層である。尚、本実施形態においては、第1絶縁層7a及び第2絶縁層7bの厚さはそれぞれ約25μm及び約12.5μmの絶縁層としたが、これに限定されるものではなく、第1絶縁層7aの厚さとしては10〜100μm、第2絶縁層7bの厚さとしては12.5〜50μmとしてもよい。
上記の軟らかい第1絶縁層7aと硬い第2絶縁層7bとからなる絶縁層7により、半導体チップ51をプリント配線基板1に実装した半導体装置50(図16参照)とマザーボード(図示せず)とを接合(2次接合)するとき、半導体チップ51とマザーボードとの線膨張係数の差による熱歪みが起因となって発生する応力(2次接合部の近傍にかかる応力)を、軟らかい第1絶縁層7aによって吸収して緩和する。第1絶縁層7aとしては、ヤング率が1.0GPa未満の絶縁層であることが好ましく、例えば、エポキシ樹脂を使用することができる。
また、1次接合にかける荷重によって発生するプリント配線基板1のバンプ(電子デバイス接続電極)10の該絶縁層7への沈み込みによる絶縁信頼性の不良や、半導体チップ51のスタッド(基板接続電極)とプリント配線基板1のバンプ10との接合不良を、1次接合部の近傍に硬い第2絶縁層7bを用いることにより防止する。第2絶縁層7bとしては、例えば、ポリイミド樹脂等を使用することができる。また、第2絶縁層7bとしては、線膨張係数が0〜5ppm/℃であることが好ましく、1〜5ppm/℃であることがより好ましい。これにより、後述するプリント配線基板1の製造方法において、42アロイをキャリア層2として使用するときに、第2絶縁層7bの線膨張係数を42アロイの線膨張係数(3〜4ppm/℃)に近くすることにより、プリント配線基板1の反りを防止することができる。
尚、上記の絶縁層7は、第1絶縁層7aと第2絶縁層7bとからなる2層構造であるが、2層構造に限らず、3層以上であってもよい。このとき、最も外部接続電極6側に位置する絶縁層(第1絶縁層に対応する)は、ヤング率が10GPa未満のものを用い、その他の絶縁層(第2絶縁層に対応する)は、最も外部接続電極6側に位置する絶縁層(第1絶縁層)よりもヤング率が大きいものを用いるとよい。
第1絶縁層7aの表面の所定位置に、外部接続電極6が形成されている。外部接続電極6としては、金属で形成されていれば良い。本実施形態では、厚み12μmの金属極薄箔である極薄銅箔を用いて形成した。なお、金属極薄箔として極薄銅箔を用いたが、これに限定されるものではなく、例えばニッケルを使用することもできる。また、極薄銅箔の厚みは12μmであったが、これに限定されるものではない。
第2絶縁層7bの表面が開口し、かつ、絶縁層7を貫通するように形成されたビア形成用孔13の側面、ビア形成用孔13の底面及び絶縁層7の表面に、金属下地層9を介して金属層8が形成されている。金属層8は、絶縁層7の表面に所望の配線パターン11を形成するとともに、配線パターン11と外部接続電極6とを電気的に接続するビア12を形成する。金属下地層9は、ニッケルクロム合金からなり、約0.003μm以上0.01μm以下の厚さを有しており、金属層8は、銅からなり、約8μmの厚さを有している。なお、金属層8は、約8μmに限定されず適宜設計可能である。また、ビア形成用孔13は、外部接続電極6に対応する所定位置に形成されている。また、ビア12の直径は、外部接続電極6である電極パッドの直径よりも小さい方が好ましい。
配線パターン11の表面の所定位置には、半導体チップ51と電気的に接続する電子デバイス接続電極として、スズ−銀合金からなるフリップチップ接合するためのバンプ10が形成されている。
次に、図1に示したプリント配線基板1の変形例について説明する。図2(a)は、図1の本発明の第1の実施形態に係るプリント配線基板1の第1の変形例を模式的に示した断面図であり、(b)は、図1の本発明の第1の実施形態に係るプリント配線基板1の第2の変形例を模式的に示した断面図である。
まず、本発明の第1の実施形態に係るプリント配線基板1の第1の変形例であるプリント配線基板1aについて説明する。図1に示したプリント配線基板1と図2(a)に示すプリント配線基板1aとの相違点は、プリント配線基板1aの外部接続電極6側の表面に、即ち、外部接続電極6の絶縁層7側とは反対の表面及び外部接続電極6の無い位置の第1絶縁層7aの表面に、キャリア層2を更に有している点である。
キャリア層2としては、シリコン等から形成される半導体チップ(電子デバイス)51(図16参照)をプリント配線基板1aに実装(1次接合)するときに、シリコンと金属箔との線膨張係数の差による熱歪みを防止するために、シリコンと線膨張係数の近い42アロイを用いることが好ましい。
また、金属箔に剥離層を介して金属極薄箔が接着されたピーラブル金属箔を用いて、金属箔をキャリア層2として使用し、外部接続電極6が形成される位置以外のピーラブル金属箔の金属極薄箔を除去することによって、金属極薄箔からなる外部接続電極6を形成するようにしても良い。金属箔としては、42アロイ箔、銅箔、アルミニウム箔、アルミニウム合金箔、ステンレス鋼箔、チタン箔、チタン合金箔、銅合金箔等が使用可能であるが、42アロイ箔を使用することが好ましい。また、金属極薄箔としては、極薄銅箔、極薄ニッケル箔等が使用可能であるが、極薄銅箔を使用することが好ましい。また、特開2010−034247に記載のプリント配線基板のように、ピーラブル金属箔全体をキャリア層2としてもよい。
次に、本発明の第1の実施形態に係るプリント配線基板1の第2の変形例であるプリント配線基板1bについて説明する。図2(a)に示したプリント配線基板1aと図2(b)に示すプリント配線基板1bとの相違点は、プリント配線基板1bにおけるキャリア層2の外部接続電極6側とは反対の面に、第1絶縁層7aと同じ樹脂からなる樹脂層27を、更に有している点である。
第1絶縁層7aと樹脂層27とがキャリア層2を挟んで対称な構造になるため、プリント配線基板1bの反りを防止することができる。また、樹脂層27は、後述のプリント配線基板の製造工程におけるキャリア層2の外部接続電極6側とは反対の面にラミネートされる保護ドライフィルム17(図3乃至図5参照)の替わりに使用できる。また、上記の樹脂層27は、第1絶縁層7aと同じ樹脂からなる樹脂層であるが、これに限らず、線膨張係数が第1絶縁層7aと略同じ樹脂層であればよい。
次に、本発明の第1の実施形態に係るプリント配線基板の製造方法について説明する。図3乃至図5は、図1に示した本実施形態に係るプリント配線基板1の製造方法の一例を示す図である。尚、本実施形態に係るプリント配線基板1は、ロール状に巻いた長尺の基材を送り出し搬送させる過程で、配線パターンを形成し、再びロール状に巻き取るロールツーロール方式により製造される場合を例に挙げて説明する。また、図3乃至図5は、後述のステップ1乃至ステップ12の工程により、プリント配線基板1aが製造される。また、後述のステップ1乃至ステップ11の工程、及び、保護用ドライフィルム17の替わりに第1絶縁層7aと同じ樹脂からなる樹脂層27を使用することにより、プリント配線基板1bが製造される。
まず、金属箔である42アロイ箔のキャリア層2に、剥離層(図示せず)を介して、金属極薄箔の極薄銅箔4が接着されたピーラブル金属箔5を用意し、ピーラブル金属箔5の短手方向両端部に、ピーラブル金属箔5を送り出し搬送するローラに係止するための穴15をパンチングにより所定間隔で開ける(ステップ1:S1)。
次に、ピーラブル金属箔5の表面(極薄銅箔4側)及び裏面(キャリア層2側)にドライフィルム16a及びドライフィルム16bをラミネートする(ステップ2:S2)。そして、外部接続電極6に対応するパターン以外の部分をマスクして、ドライフィルム16aを露光、現像し、外部接続電極6が形成される位置以外のドライフィルム16aを除去し、その後、外部接続電極6が形成される位置以外の極薄銅箔4をアルカリエッチングにより除去し、更に、残りのドライフィルム16a及びドライフィルム16bを剥離して除去する(ステップ3:S3)。これにより、所望の位置に外部接続電極6が形成される。尚、上記ステップ2およびステップ3の工程は、特許請求の範囲に記載の工程(a)を構成する。
次に、外部接続電極6の表面及び外部接続電極6が無い位置のキャリア層2の表面に、軟らかい(ヤング率の小さい)エポキシ樹脂からなるシート状の絶縁性樹脂をラミネートして第1絶縁層7aを形成し、第1絶縁層7aの表面にポリイミド樹脂からなる感光性カバーレイをラミネートして加熱キュアの処理を行うことにより感光性カバーレイを硬化させて第2絶縁層7bを形成する(ステップ4:S4)。これにより、第1絶縁層7aと第2絶縁層7bとからなる絶縁層7を形成する。また、上記ステップ4の工程は、特許請求の範囲に記載の工程(b)を構成する。尚、第1絶縁層7aとしては、ヤング率が1.0GPa未満の絶縁層であることが好ましい。また、第2絶縁層7bとしては、線膨張係数が0〜5ppm/℃であることが好ましく、1〜5ppm/℃であることがより好ましい。
次に、キャリア層2の裏面(極薄銅箔4側とは反対の面)に保護用ドライフィルム17をラミネートし、外部接続電極6の所定表面領域6aが底面となるように、UVレーザを用いて、第2絶縁層7bの表面から絶縁層7を貫通する直径約140μmのビア形成用孔13を絶縁層7に形成し、ビア形成用孔13の形成によって発生したスミアを除去する(ステップ5:S5)。尚、上記ステップ5の工程は、特許請求の範囲に記載の工程(c)を構成する。また、図2(b)に示したプリント配線基板1bの場合は、保護用ドライフィルム17をラミネートする替わりに、第1絶縁層7aと同じエポキシ樹脂からなるシート状の絶縁性樹脂をキャリア層2の裏面にラミネートして樹脂層27を形成する。即ち、プリント配線基板1bの場合は、ステップ5の工程における樹脂層27を形成する工程が、特許請求の範囲の請求項20に記載の工程(f)を構成する。
次に、ビア形成用孔13の側面、ビア形成用孔13の底、及び絶縁層7(第2絶縁層7b)の表面に、ニッケルクロム合金および銅をスパッタリングして、金属下地層9を形成する(ステップ6:S6)。その後、金属下地層9の表面に、ドライフィルム18をラミネートし(ステップ7:S7)、ビア12及び所望の配線パターン11に対応するパターンのマスクをして、ドライフィルム18を露光、現像する(ステップ8:S8)。なお、金属下地層9はスパッタリングに限らず、たとえば無電解めっきにより形成してもよい。
次に、電気めっきにより、金属層8となる銅をめっきし、金属下地層9の表面に形成されたドライフィルム18を除去し、さらに、ドライフィルム18が除去された位置において絶縁層7(第2絶縁層7b)の表面に形成されている金属下地層9を除去する(ステップ9:S9)。これにより、絶縁層7(第2絶縁層7b)の表面に所望の配線パターン11が形成され、更に、配線パターン11と外部接続電極6とを電気的に接続するビア12が形成される。尚、上記ステップ6からステップ9までの工程は、特許請求の範囲に記載の工程(d)を構成する。
次に、金属層8および絶縁層7(第2絶縁層7b)の表面にドライフィルム19をラミネートする(ステップ10:S10)。そして、バンプ10を形成する位置に対応するパターンのマスクをして、このドライフィルム19を露光、現像するとともに、ステップ5でキャリア層2の裏面にラミネートした保護用ドライフィルム17を露光、現像し、ドライフィルム19が除去された位置に、電気めっきによりスズ−銀合金層を形成する(ステップ11:S11)ことにより、バンプ10が形成される。尚、ステップ10およびステップ11の工程は、特許請求の範囲に記載の工程(e)を構成する。これにより、保護用ドライフィルム17をラミネートする替わりに、第1絶縁層7aと同じエポキシ樹脂からなるシート状の絶縁性樹脂をキャリア層2の裏面にラミネートして樹脂層27を形成した、図2(b)に示したプリント配線基板1bが形成される。
次に、ドライフィルム19および保護用ドライフィルム17を剥離し除去する(ステップ12:S12)。これにより、図2(a)に示したプリント配線基板1aが形成される。
最後に、キャリア層2を、外部接続電極6である極薄銅箔4及び絶縁層7から剥離する(ステップ13:S13)。これにより、図1に示した本発明の第1の実施形態に係るプリント配線基板1が形成される。尚、ステップ13の工程は、特許請求の範囲に記載の工程(g)を構成する。
最後に、キャリア層2を、外部接続電極6である極薄銅箔4及び絶縁層7から剥離する(ステップ13:S13)。これにより、図1に示した本発明の第1の実施形態に係るプリント配線基板1が形成される。尚、ステップ13の工程は、特許請求の範囲に記載の工程(g)を構成する。
本発明の第1の実施形態に係るプリント配線基板1は、フレキシブルプリント基板、フラットパネルディスプレイ(FPD)のチップ・オン・フィルム(COF)、インターポーザ等として、使用される。なお、キャリア層2を除去した(ステップ13の工程)後、外部接続電極6に、マトリックス状に半田ボールを形成し、この半田ボールを介して外部電極と接続させるようにしてもよい。
以上より、本発明の第1の実施形態に係るプリント配線基板1によれば、1次接合部の近傍に硬い(ヤング率の大きい)第2絶縁層7bを用いることにより、1次接合時にかける荷重によって発生するプリント配線基板1のバンプ10の沈み込みを第2絶縁層7bによって防止し、絶縁信頼性が得られる絶縁層7の厚み及び封止用絶縁層53(図16参照)の厚みを確保することができる。また、2次接合部の近傍に軟らかい第1絶縁層7aを用いることにより、2次接合時の半導体チップ51とマザーボードとの線膨張係数の差による熱歪みが起因となって発生する応力(2次接合部の近傍にかかる応力)を緩和させることができる。その結果、2次接合部の近傍にかかる応力によって発生するクラックを防止することができる。
また、半導体チップ51に用いられるシリコンの線膨張係数に近い42アロイ箔を、プリント配線基板1のキャリア層2として用いることにより、1次接合時の半導体チップ51とプリント配線基板1のキャリア層2との線膨張係数の差による熱歪みを防止することができる。また、1次接合が終了するまで弾性率の高い42アロイ箔により形成されたキャリア層2をプリント配線基板1につけておくことにより、製造工程において負荷がかかっても、伸縮して寸法変形が生じることがなく、精度の高い配線パターンを形成することができる。また、プリント配線基板1が剛性の高いキャリア層に支持されているので、プリント配線基板1の搬送時や、半導体チップ51の接合時の取り扱いを容易にすることができる。また、剥離可能なキャリア層2を有するため、プリント配線基板1に半導体チップ51を実装したあとに、簡単にキャリア層2を剥離することができる。
次に、本発明の第2の実施形態に係るプリント配線基板について、図6乃至図8を参照して説明する。
図6(a)は、本発明の第2の実施形態に係るプリント配線基板20の一例を模式的に示した断面図であり、図6(b)は、プリント配線基板20の変形例であるプリント配線基板20aを模式的に示した断面図である。図7は、プリント配線基板20の第1の製造方法を説明するための図であり、図8は、プリント配線基板20の第2の製造方法を説明するための図である。尚、図7及び図8に示すプリント配線基板20の製造方法において、ステップ6以降の工程は、図3乃至図5に示したプリント配線基板1の製造方法のステップ6以降の工程と同じであるため、記載を省略する。
図6(a)は、本発明の第2の実施形態に係るプリント配線基板20の一例を模式的に示した断面図であり、図6(b)は、プリント配線基板20の変形例であるプリント配線基板20aを模式的に示した断面図である。図7は、プリント配線基板20の第1の製造方法を説明するための図であり、図8は、プリント配線基板20の第2の製造方法を説明するための図である。尚、図7及び図8に示すプリント配線基板20の製造方法において、ステップ6以降の工程は、図3乃至図5に示したプリント配線基板1の製造方法のステップ6以降の工程と同じであるため、記載を省略する。
図1に示したプリント配線基板1と図6(a)に示すプリント配線基板20との相違点は、プリント配線基板1が、第1絶縁層7aの表面の所定位置に外部接続電極6を形成しているのに対して、プリント配線基板20は、第1絶縁層7aの表面にレジスト層14を形成することにより、レジスト層14、第1絶縁層7a及び、第2絶縁層7bからなる絶縁層7を形成し、レジスト層14の表面の所定位置に外部接続電極6を形成している点である。また、図2に示したプリント配線基板1aと図6(b)に示すプリント配線基板20aとの相違点も、上述した図1に示したプリント配線基板1と図6(a)に示すプリント配線基板20との相違点と同様である。
図3乃至図5に示したプリント配線基板1の製造方法と、図7に示すプリント配線基板20の製造方法との相違点は、図3乃至図5に示したプリント配線基板1の製造方法では、外部接続電極6を形成するステップ3の工程(S3)の後に、絶縁層7を形成するステップ4の工程(S4)及びビア形成用孔13を形成するステップ5(S5)を行っているのに対して、図7に示すプリント配線基板20の製造方法では、外部接続電極6を形成する上記ステップ3の工程(S3)の後に、外部接続電極6の表面及びキャリア層2の表面の外部接続電極6が無い位置に、フォトドライフィルムをラミネートし、露光、現像し、更にUVキュア、加熱キュアの処理を行うことによりこのフォトドライフィルムを硬化させてレジスト層14を形成し(ステップ4−1a:S4−1a)、その後、上記のステップ4の工程(S4)と同様にして、レジスト層14の表面に第1絶縁層7aと第2絶縁層7bとを形成する(ステップ4−2a:S4−2a)ことによって、レジスト層14、第1絶縁層7a及び、第2絶縁層7bからなる絶縁層7を形成し、更に、上記のステップ5の工程(S5)と同様にして、絶縁層7を貫通するビア形成用孔13を形成している(ステップ5a:S5a)点である。尚、ステップ5aの工程の後に、ステップ6の工程が行われる。ここで、ステップ4−1aの工程は、特許請求の範囲の請求項12に記載の工程(b)のレジスト層を形成する工程を構成し、ステップ4−2aの工程は、特許請求の範囲の請求項12に記載の工程(b)の第1絶縁層及び第2絶縁層を形成する工程を構成し、ステップ5aの工程は、特許請求の範囲に記載の工程(c)を構成する。
また、図7に示すプリント配線基板20の製造方法と、図8に示すプリント配線基板20の製造方法との相違点は、図7に示すプリント配線基板20の製造方法では、ステップ4−1a及びステップ4−2aの工程でレジスト層14、第1絶縁層7a及び、第2絶縁層7bからなる絶縁層7を形成した後、ステップ5aの工程でビア形成用孔13を形成しているビア形成用孔13を形成しているのに対して、図8に示すプリント配線基板20の製造方法では、外部接続電極6の表面及びキャリア層2の表面の外部接続電極6が無い位置に、フォトドライフィルムをラミネートし、露光、現像し、更にUVキュア、加熱キュアの処理を行うことによりこのフォトドライフィルムを硬化させてレジスト層14を形成し(ステップ4−1a:S4−1a)、その後、上記のステップ9の工程で形成されるビア12に対応した位置のレジスト層14に、レジスト層14を貫通して外部接続電極6の表面に達するビア12の径(直径)よりも大きい径の孔13aを形成し(ステップ4−2b:S4−2b)、その後、上記のステップ4の工程(S4)と同様にして、レジスト層14の表面に第1絶縁層7aと第2絶縁層7bとを形成する(ステップ4−3b:S4−3b)ことによって、レジスト層14、第1絶縁層7a及び、第2絶縁層7bからなる絶縁層7を形成し、更に、上記のステップ5の工程(S5)と同様にして、第1絶縁層7aと第2絶縁層7bを貫通する孔を形成することにより、レジスト層14、第1絶縁層7a及び第2絶縁層7bからなる絶縁層7を貫通するビア形成用孔13を形成している(ステップ5b:S5b)点である。尚、ステップ5bの工程の後に、ステップ6の工程が行われる。ここで、ステップ4−1bの工程は、特許請求の範囲の請求項13に記載の工程(b)のレジスト層を形成する工程を構成し、ステップ4−2bの工程は、特許請求の範囲の請求項13に記載の工程(b)の孔を形成する工程を構成し、ステップ4−3bの工程は、特許請求の範囲の請求項13に記載の工程(b)の第1絶縁層及び第2絶縁層を形成する工程を構成し、ステップ5bの工程は、特許請求の範囲に記載の工程(c)を構成する。
以上より、本発明の第2の実施形態に係るプリント配線基板20によれば、1次接合部の近傍に硬い(ヤング率の大きい)第2絶縁層7bを用いることにより、1次接合時にかける荷重によって発生するプリント配線基板20のバンプ10の沈み込みを第2絶縁層7bによって防止し、絶縁信頼性が得られる絶縁層7の厚み及び封止用絶縁層53(図16参照)の厚みを確保することができる。また、2次接合部の近傍に軟らかい第1絶縁層7aを用いることにより、2次接合時の半導体チップ51とマザーボードとの線膨張係数の差による熱歪みが起因となって発生する応力(2次接合部の近傍にかかる応力)を緩和させることができる。その結果、2次接合部の近傍にかかる応力によって発生するクラックを防止することができる。また、キャリア層2は、2次接合以降には除去されているため、図6(a)及び(b)に示すプリント配線基板20及び20aのようにレジスト層14を設けることにより、2次接合以降の処理における半導体装置を保護することができる。
次に、本発明の第2の実施形態に係るプリント配線基板の変形例について、図9乃至図11を参照して説明する。
図9(a)は、図6(a)に示したプリント配線基板20の変形例であるプリント配線基板25を模式的に示した断面図であり、図9(b)は、図6(b)に示したプリント配線基板20aの変形例であるプリント配線基板25aを模式的に示した断面図である。図10は、プリント配線基板25の第1の製造方法を説明するための図であり、図11は、プリント配線基板25の第2の製造方法を説明するための図である。尚、プリント配線基板25の製造方法において、ステップ6以降の工程は、図3乃至図5に示したプリント配線基板1の製造方法のステップ6以降の工程と同じであるため、記載を省略する。
図9(a)は、図6(a)に示したプリント配線基板20の変形例であるプリント配線基板25を模式的に示した断面図であり、図9(b)は、図6(b)に示したプリント配線基板20aの変形例であるプリント配線基板25aを模式的に示した断面図である。図10は、プリント配線基板25の第1の製造方法を説明するための図であり、図11は、プリント配線基板25の第2の製造方法を説明するための図である。尚、プリント配線基板25の製造方法において、ステップ6以降の工程は、図3乃至図5に示したプリント配線基板1の製造方法のステップ6以降の工程と同じであるため、記載を省略する。
図6(a)に示したプリント配線基板20と図9(a)に示すプリント配線基板25との相違点は、プリント配線基板20が、第1絶縁層7a.第2絶縁層7b及びレジスト層14からなる絶縁層7を形成しているのに対して、プリント配線基板25は、第1絶縁層7a及びレジスト層14からなる絶縁層7を形成している点である。また、図6(b)に示したプリント配線基板20aと図9(b)に示すプリント配線基板25aとの相違点も、上述した図6(a)に示したプリント配線基板20と図9(a)に示すプリント配線基板25との相違点と同様である。
また、図7に示したプリント配線基板20の第1の製造方法と、図10に示すプリント配線基板25の第1の製造方法との相違点は、図7に示したプリント配線基板20の第1の製造方法では、レジスト層14を形成した(ステップ4−1a:S4−1a)後に、第1絶縁層7aと第2絶縁層7bを形成し(ステップ4−2a:S4−2a)、その後、レジスト層14、第1絶縁層7a及び第2絶縁層7bからなる絶縁層7を貫通するビア形成用孔13を形成している(ステップ5a:S5a)のに対して、図10に示すプリント配線基板25の第1の製造方法では、レジスト層14を形成した(ステップ4−1a:S4−1a)後に、第1絶縁層7aを形成し(ステップ4−2b:S4−2b)、その後、レジスト層14及び第1絶縁層7aからなる絶縁層7を貫通するビア形成用孔13を形成している(ステップ5c:S5c)点である。また、ステップ5cの工程の後に、ステップ6の工程が行われる。
また、図8に示したプリント配線基板20の第2の製造方法と、図11に示すプリント配線基板25の第2の製造方法との相違点は、図8に示したプリント配線基板20の第2の製造方法では、レジスト層14を貫通する孔13aを形成した(ステップ4−2b:S4−2b)後に、第1絶縁層7aと第2絶縁層7bを形成し(ステップ4−3b:S4−3b)、その後、第1絶縁層7aと第2絶縁層7bを貫通する孔を形成することにより、絶縁層7を貫通するビア形成用孔13を形成している(ステップ5b:S5b)のに対して、図11に示すプリント配線基板25の第2の製造方法では、レジスト層14を貫通する孔13aを形成した(ステップ4−2b:S4−2b)後に、第1絶縁層7aを形成し(ステップ4−3d:S4−3d)、その後、第1絶縁層7aを貫通する孔を形成することにより、絶縁層7を貫通するビア形成用孔13を形成している(ステップ5d:S5d)点である。
次に、本発明の第3の実施形態に係るプリント配線基板について、図12及び図13を参照して説明する。
図12(a)は、本発明の第3の実施形態に係るプリント配線基板30の一例を模式的に示した断面図であり、図12(b)は、プリント配線基板30の変形例であるプリント配線基板30aを模式的に示した断面図である。図13は、プリント配線基板30の製造方法を説明するための図である。尚、プリント配線基板30の製造方法において、ステップ5以降の工程は、図3乃至図5に示したプリント配線基板1の製造方法のステップ6以降の工程と同じであるため、記載を省略する。
図12(a)は、本発明の第3の実施形態に係るプリント配線基板30の一例を模式的に示した断面図であり、図12(b)は、プリント配線基板30の変形例であるプリント配線基板30aを模式的に示した断面図である。図13は、プリント配線基板30の製造方法を説明するための図である。尚、プリント配線基板30の製造方法において、ステップ5以降の工程は、図3乃至図5に示したプリント配線基板1の製造方法のステップ6以降の工程と同じであるため、記載を省略する。
図1に示したプリント配線基板1と図12(a)に示すプリント配線基板30との相違点は、プリント配線基板1が、第1絶縁層7aの表面の所定位置に外部接続電極6を形成しているのに対して、プリント配線基板30は、第1絶縁層7aの表面の所定位置に外部接続電極6を形成し、更に、ビア12の導電性の層と接触しないようにレジスト層14を形成している、即ち、第1絶縁層7aの表面の外部接続電極6の無い位置にレジスト層14を形成している点である。また、図2に示したプリント配線基板1aと図12(b)に示すプリント配線基板30aとの相違点も、上述した図1に示したプリント配線基板1と図12(a)に示すプリント配線基板30との相違点と同様である。
また、図3乃至図5に示したプリント配線基板1の製造方法と、図13に示すプリント配線基板30の製造方法との相違点は、図3乃至図5に示したプリント配線基板1の製造方法では、外部接続電極6を形成するステップ3の工程(S3)の後に、絶縁層7を形成するステップ4の工程(S4)を行っているのに対して、図13に示すプリント配線基板30の製造方法では、外部接続電極6を形成する上記ステップ3の工程(S3)の後に、キャリア層2の表面の外部接続電極6が無い位置に、フォトドライフィルムをラミネートし、露光、現像し、更にUVキュア、加熱キュアの処理を行うことによりこのフォトドライフィルムを硬化させてレジスト層14を形成し(ステップ4−1e:S4−1e)、その後、上記のステップ4の工程(S4)と同様にして、外部接続電極6である極薄銅箔4の表面及びレジスト層14の表面に第1絶縁層7aと第2絶縁層7bを形成する(ステップ4−2e:S4−2e)点である。尚、ステップ4−2eの工程の後に、ステップ5の工程が行われる。尚、ステップ4−1eの工程は、特許請求の範囲の請求項14に記載のレジスト層の形成の工程を構成し、ステップ4−2eの工程は、特許請求の範囲の請求項14の記載の工程(b)の第1絶縁層及び第2絶縁層の形成の工程を構成する。
以上より、本発明の第3の実施形態に係るプリント配線基板30によれば、1次接合部の近傍に硬い(ヤング率の大きい)第2絶縁層7bを用いることにより、1次接合時にかける荷重によって発生するプリント配線基板30のバンプ10の沈み込みを第2絶縁層7bによって防止し、絶縁信頼性が得られる絶縁層7の厚み及び封止用絶縁層53(図16参照)の厚みを確保することができる。また、2次接合部の近傍に軟らかい第1絶縁層7aを用いることにより、2次接合時の半導体チップ51とマザーボードとの線膨張係数の差による熱歪みが起因となって発生する応力(2次接合部の近傍にかかる応力)を緩和させることができる。その結果、2次接合部の近傍にかかる応力によって発生するクラックを防止することができる。また、ピーラブル銅箔5は、2次接合以降には除去されているため、図12(a)及び(b)に示すプリント配線基板30及び30aのようにレジスト層14を設けることにより、2次接合以降の処理における半導体装置を保護することができる。また、プリント配線基板30及び30aは、外部接続電極6上の界面が2点となり、プリント配線基板20及び20aの場合よりも、2次接合部の近傍にかかる応力が緩和される。
尚、上記第3の実施形態においては、レジスト層14は、外部接続電極6が形成されていない箇所に配置したが、図9(a)のレジスト層14のように、外部接続電極6の上のビア12以外の部分にも設けるようにしてもよい。ただし、2次接合時の応力緩和の観点からは、レジスト層14は、薄い方がよい。また、ビアの側面に接触しないように外部接続電極6の上にも設けるようにしてもよい。
次に、本発明の第3の実施形態に係るプリント配線基板の別の変形例について、図14及び図15を参照して説明する。
図14は、プリント配線基板30の別の変形例であるプリント配線基板30bを模式的に示した断面図である。図15は、プリント配線基板30bの製造方法を説明するための図である。尚、プリント配線基板25の製造方法において、ステップ6以降の工程は、図3乃至図5に示したプリント配線基板1の製造方法のステップ6以降の工程と同じであるため、記載を省略する。
図14は、プリント配線基板30の別の変形例であるプリント配線基板30bを模式的に示した断面図である。図15は、プリント配線基板30bの製造方法を説明するための図である。尚、プリント配線基板25の製造方法において、ステップ6以降の工程は、図3乃至図5に示したプリント配線基板1の製造方法のステップ6以降の工程と同じであるため、記載を省略する。
図12(b)に示したプリント配線基板30aと図14に示すプリント配線基板30bとの相違点は、プリント配線基板30aが、ピーラブル金属箔5の金属箔2をキャリア層とし、ピーラブル金属箔5の金属極薄箔24から外部接続電極6を形成しているのに対して、プリント配線基板30bは、ピーラブル金属箔5をキャリア層とし、めっきにより外部接続電極6を形成している点である。また、ピーラブル金属箔5としてピーラブル銅箔を用いている。
プリント配線基板30bの製造方法は、図15に示すように、まず、金属箔である銅箔2に剥離層(図示せず)を介して金属極薄箔である極薄銅箔4が接着されたピーラブル銅箔5を用意し、ピーラブル銅箔5の短手方向両端部に、ピーラブル銅箔5を送り出し搬送するローラに係止するための穴15をパンチングにより所定間隔で開ける(ステップ1:S1)。
次に、ピーラブル銅箔5の表面に厚さ25μmのフォトドライフィルムをラミネートし、外部接続電極6に対応するパターンのマスクをして、フォトドライフィルムを露光、現像することにより、外部接続電極6が形成される位置のフォトドライフィルムを除去し、さらにUVキュア、加熱キュアの処理を行うことによりフォトドライフィルムを完全に硬化させる(ステップ2c:S2c)。これにより、ピーラブル銅箔5の表面に、レジスト14が形成される。尚、このステップ2cの工程は、特許請求の範囲の請求項14に記載のレジスト層の形成の工程を構成する。
次に、電気めっきを行うに先立ち、ピーラブル銅箔5の裏面(銅箔2側の面)に、めっきが付着しないように保護する保護用ドライフィルム16をラミネートし、その後、電気めっきにより、金およびニッケルをめっきする(ステップ3c:S3c)。これにより、ピーラブル銅箔5の表面に、外部接続電極6が形成される。尚、このステップ3cの工程は、特許請求の範囲に記載の工程(a)を構成する。
次に、ピーラブル銅箔5の裏面から保護用ドライフィルム16を剥離し、外部接続電極6及びレジスト14の表面に、軟らかい(ヤング率の小さい)エポキシ樹脂からなるシート状の絶縁性樹脂をラミネートして第1絶縁層7aを形成し、第1絶縁層7aの表面にポリイミド樹脂ならなる感光性カバーレイをラミネートして加熱キュアの処理を行うことにより感光性カバーレイを硬化させて第2絶縁層7bを形成する(ステップ4c:S4c)。これにより、第1絶縁層7a、第2絶縁層7b及びレジスト層14からなる絶縁層7を形成する。また、上記ステップ4cの工程は、特許請求の範囲の請求項14の記載の工程(b)の第1絶縁層及び第2絶縁層の形成の工程を構成する。尚、第1絶縁層7aとしては、ヤング率が1.0GPa未満の絶縁層であることが好ましい。また、第2絶縁層7bとしては、線膨張係数が0〜5ppm/℃であることが好ましく、1〜5ppm/℃であることがより好ましい。
次に、ピーラブル銅箔5の裏面(銅箔2側の面)に保護用ドライフィルム17をラミネートし、外部接続電極6の所定表面領域6aが底面となるように、UVレーザを用いて、絶縁層7の第2絶縁層7b側の表面が開口し、かつ、絶縁層7を貫通する直径約140μmのビア形成用孔13を絶縁層7に形成し、ビア形成用孔13の形成によって発生したスミアを除去する(ステップ5:S5)。尚、上記ステップ5の工程は、特許請求の範囲に記載の工程(c)を構成する。
次に、本発明の実施形態に係る半導体装置及びその製造方法について説明する。本発明の実施形態に係る半導体装置は、上記の本発明の実施形態に係るプリント配線基板に半導体チップが実装されて形成される半導体装置である。
図16は、本発明の実施形態に係る半導体装置の一例を模式的に示した断面図である。また、図17は、図16に示した本発明の実施形態に係る半導体装置の製造方法を示す図である。尚、図1に示した本発明の第1の実施形態に係るプリント配線基板1及びプリント配線基板1の変形例であるプリント配線基板1aを用いて、本発明の実施形態に係る半導体装置50を説明する。
図16に示すように、本発明の実施形態に係る半導体装置50は、半導体チップ51のスタッド52と、プリント配線基板1のバンプ10と、が接合(フリップチップ接合)して形成されている。また、半導体チップ51とプリント配線基板1との間に絶縁性樹脂が封止されて、封止用絶縁層53を形成している。尚、半導体チップ51のスタッド52は、例えば、Au、Cu、或いは高融点半田から形成されている。また、外部接続電極6に、マトリックス状に半田ボールを形成しても良い。
図17に示すように、図16に示した本発明の実施形態に係る半導体装置50の製造方法は、図3乃至図5に示したプリント配線基板1の製造方法によって製造されたプリント配線基板1aを使用して、プリント配線基板1aの配線パターン11側の表面に、シート状の絶縁性樹脂をラミネートして、封止用絶縁層53を形成する(ステップ21:S21)。ここでは、シート状の絶縁性樹脂をプリント配線基板1aの表面にラミネートして、封止用絶縁層53を形成しているが、半導体チップ51のスタッド52側の表面にシート状の絶縁性樹脂をラミネートして、封止用絶縁層53を形成しても良い。また、アンダーフィルによって封止用絶縁層53を形成しても良い。
次に、半導体チップ51のスタッド52を、封止用絶縁層53を貫通して、バンプ10に達するように押圧し、それとともに加熱することにより、半導体チップ51のスタッド52とプリント配線基板1のバンプ10とを接合(フリップチップ接合)する(ステップ22:S22)。これにより、半導体チップ51とプリント配線基板1aの配線パターン11とが電気的に接続される。尚、ステップ21およびステップ22の工程は、特許請求の範囲の請求項22に記載の工程(h)を構成する。
最後に、プリント配線基板1aのキャリア層2を、外部接続電極6である極薄銅箔4及び絶縁層7から剥離することにより、図16に示した本実施形態による半導体装置50が形成される(ステップ23:S23)。更に、外部接続電極6に、マトリックス状に半田ボールを形成する工程を行なっても良い。尚、ステップ23の工程は、特許請求の範囲の請求項22に記載の工程(i)を構成する。
また、プリント配線基板1を用いる場合は、上記のステップ22までの工程により、本実施形態による半導体装置50が形成される。このとき、ステップ21およびステップ22の工程は、特許請求の範囲の請求項24に記載の工程(h)を構成する。
また、プリント配線基板1bを用いる場合は、ステップ22とステップ23の間に、樹脂層27を除去する工程を設ける。この工程は、特許請求の範囲の請求項23に記載の工程(j)を構成し、ステップ21およびステップ22の工程は、特許請求の範囲の請求項23に記載の工程(h)を構成し、ステップ23の工程は、特許請求の範囲の請求項23に記載の工程(i)を構成する。
また、プリント配線基板1bを用いる場合は、ステップ22とステップ23の間に、樹脂層27を除去する工程を設ける。この工程は、特許請求の範囲の請求項23に記載の工程(j)を構成し、ステップ21およびステップ22の工程は、特許請求の範囲の請求項23に記載の工程(h)を構成し、ステップ23の工程は、特許請求の範囲の請求項23に記載の工程(i)を構成する。
以上より、本実施形態に係る半導体装置50によれば、1次接合部の近傍に硬い(ヤング率の大きい)第2絶縁層7bを用いることにより、1次接合時にかける荷重によって発生するプリント配線基板1(1a)のバンプ10の沈み込みを第2絶縁層7bによって防止し、絶縁信頼性が得られる絶縁層7の厚み及び封止用絶縁層53の厚みを確保することができる。また、2次接合部の近傍に軟らかい第1絶縁層7aを用いることにより、2次接合時の半導体チップ51とマザーボードとの線膨張係数の差による熱歪みが起因となって発生する応力(2次接合部の近傍にかかる応力)を緩和させることができる。その結果、2次接合部の近傍にかかる応力によって発生するクラックを防止することができる。また、剥離可能なキャリア層2を有するため、プリント配線基板1aに半導体チップ51を実装したあとに、簡単にキャリア層2を剥離することができる。
次に、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。
(半導体装置の作製)
図3乃至図5のプリント配線基板の製造方法により、下記の表1に示す第1絶縁層の材料と第2絶縁層の材料とを用いてプリント配線基板を作製し、図17を用いて説明した半導体装置の製造方法により、実施例1乃至4にかかる半導体装置を作製した。また、従来のプリント配線基板の製造方法により、下記の表1に示す絶縁層の材料を用いてプリント配線基板を作製し、図17を用いて説明した半導体装置の製造方法と同様な方法により、比較例1及び2にかかる半導体装置を作製した。
(半導体装置の作製)
図3乃至図5のプリント配線基板の製造方法により、下記の表1に示す第1絶縁層の材料と第2絶縁層の材料とを用いてプリント配線基板を作製し、図17を用いて説明した半導体装置の製造方法により、実施例1乃至4にかかる半導体装置を作製した。また、従来のプリント配線基板の製造方法により、下記の表1に示す絶縁層の材料を用いてプリント配線基板を作製し、図17を用いて説明した半導体装置の製造方法と同様な方法により、比較例1及び2にかかる半導体装置を作製した。
尚、実施例1乃至4にかかる半導体装置の第1絶縁層と第2絶縁層とからなる絶縁層の厚さは約50μmとし、比較例1及び2にかかる半導体装置の絶縁層の厚さは約50μmとした。
また、絶縁層Aは、味の素ファインテクノ(株)製ボンディングシートLE−S4であり、絶縁層Bは、旭化成(株)製フォトドライフィルムISA−04であり、絶縁層Cは、日立化成工業(株)製フォトドライフィルムFR−7025EBであり、絶縁層Dは、日立化成工業(株)製フォトドライフィルムFR−5525ECであり、絶縁層Eは、東レ(株)製カプトンENである。
また、絶縁層Aは、味の素ファインテクノ(株)製ボンディングシートLE−S4であり、絶縁層Bは、旭化成(株)製フォトドライフィルムISA−04であり、絶縁層Cは、日立化成工業(株)製フォトドライフィルムFR−7025EBであり、絶縁層Dは、日立化成工業(株)製フォトドライフィルムFR−5525ECであり、絶縁層Eは、東レ(株)製カプトンENである。
(絶縁信頼性の評価)
作製された実施例1乃至4にかかる半導体装置、並びに、作製された比較例1及び2にかかる半導体装置において、バンプに対応する位置の近傍の絶縁層の厚さと、プリント配線基板と半導体チップの間の封止用絶縁層の厚さを測定した。絶縁層及び封止用絶縁層が、ともに12μm以上の厚さであった場合を絶縁信頼性がある(○)とし、絶縁層及び封止用絶縁層の少なくともどちらか一方が12μm未満の厚さであった場合を絶縁信頼性がない(×)とした。尚、12μmは、絶縁層及び封止用絶縁層の誘電率を考慮して、絶縁信頼性が確保できる厚さである。
作製された実施例1乃至4にかかる半導体装置、並びに、作製された比較例1及び2にかかる半導体装置において、バンプに対応する位置の近傍の絶縁層の厚さと、プリント配線基板と半導体チップの間の封止用絶縁層の厚さを測定した。絶縁層及び封止用絶縁層が、ともに12μm以上の厚さであった場合を絶縁信頼性がある(○)とし、絶縁層及び封止用絶縁層の少なくともどちらか一方が12μm未満の厚さであった場合を絶縁信頼性がない(×)とした。尚、12μmは、絶縁層及び封止用絶縁層の誘電率を考慮して、絶縁信頼性が確保できる厚さである。
表1に示すように、実施例1乃至4にかかる半導体装置は、絶縁層及び封止用絶縁層が、ともに12μm以上の厚さとなり、絶縁信頼性を確保できた。一方、比較例1及び2にかかる半導体装置は、絶縁層及び封止用絶縁層の少なくともどちらか一方が12μm未満の厚さとなり、絶縁信頼性を確保できなかった。
1,20,30 : プリント配線基板
2 : 42アロイ箔
4 : 極薄銅箔
5 : ピーラブル金属箔
6 : 外部接続電極
7 : 絶縁層
7a : 第1絶縁層
7b : 第2絶縁層
8 : 金属層
9 : 金属下地層
10 : バンプ
11 : 配線パターン
12 : ビア
13 : ビア形成用孔
14 : レジスト層
50 : 半導体装置
51 : 半導体チップ(電子デバイス)
52 : スタッド
53 : 封止用絶縁層
2 : 42アロイ箔
4 : 極薄銅箔
5 : ピーラブル金属箔
6 : 外部接続電極
7 : 絶縁層
7a : 第1絶縁層
7b : 第2絶縁層
8 : 金属層
9 : 金属下地層
10 : バンプ
11 : 配線パターン
12 : ビア
13 : ビア形成用孔
14 : レジスト層
50 : 半導体装置
51 : 半導体チップ(電子デバイス)
52 : スタッド
53 : 封止用絶縁層
Claims (24)
- 外部電極と接続するための外部接続電極と、
所定の厚みを有し、片面以外の前記外部接続電極を覆う絶縁層と、
前記絶縁層の前記外部接続電極側とは反対の表面に形成された配線パターンと、
前記配線パターンの表面の所定位置に形成された、電子デバイスと電気的に接続する電子デバイス接続電極と、
前記絶縁層の所定位置に厚み方向に貫通する孔と、前記孔の側面及び底面に設けられた導電性の層とを有する、前記外部接続電極と前記配線パターンとを電気的に接続するビアと、
を備え、
前記絶縁層は、前記外部接続電極側に位置する第1絶縁層と、前記第1絶縁層よりもヤング率が大きく前記配線パターン側に位置する第2絶縁層と、を有することを特徴とするプリント配線基板。 - 前記絶縁層は、最も前記外部接続電極側に位置するレジスト層と、前記レジスト層の前記配線パターン側に位置する前記第1絶縁層と、前記第1絶縁層よりもヤング率が大きく前記配線パターン側に位置する前記第2絶縁層と、を有することを特徴とする請求項1に記載のプリント配線基板。
- 前記レジスト層は、前記ビアの側面に設けられた前記導電性の層に、接触していないことを特徴とする請求項2に記載のプリント配線基板。
- 前記第1絶縁層は、ヤング率が1.0GPa未満であることを特徴とする請求項1乃至3のいずれか1項に記載のプリント配線基板。
- 前記第2絶縁層は、線膨張係数が0〜5ppm/℃であることを特徴とする請求項1乃至4のいずれか1項に記載のプリント配線基板。
- 前記外部接続電極側の面に、キャリア層が更に設けられていることを特徴とする請求項1乃至5のいずれか1項に記載のプリント配線基板。
- 前記キャリア層は、42アロイからなることを特徴とする請求項6に記載のプリント配線基板。
- 前記キャリア層は、剥離層を介して互いに剥離可能に接続された金属箔と金属極薄箔とからなるピーラブル金属箔であることを特徴とする請求項6に記載のプリント配線基板。
- 前記キャリア層の前記外部接続電極側とは反対の面に、線膨張係数が前記第1絶縁層と略同じ樹脂層が更に設けられていることを特徴とする請求項6乃至8のいずれか1項に記載のプリント配線基板。
- プリント配線基板と電気的に接続するための基板接続電極を有する電子デバイスと、前記プリント配線基板とが接合して形成された半導体装置であって、
前記プリント配線基板は、請求項1乃至5のいずれか1項に記載のプリント配線基板であることを特徴とする半導体装置。 - (a)キャリア層の表面の所定位置に、外部電極と接続するための外部接続電極を形成する工程と、
(b)前記キャリア層の表面の前記外部接続電極の無い位置及び前記外部接続電極の表面に、第1絶縁層を形成し、前記第1絶縁層の表面に前記第1絶縁層よりヤング率の大きい第2絶縁層を形成して絶縁層を形成する工程と、
(c)前記工程(b)によって形成された前記絶縁層に、前記第2絶縁層の表面から前記絶縁層を貫通し、かつ、前記外部接続電極の所定表面領域が底面となる、ビアを形成するための孔を形成する工程と、
(d)前記第2絶縁層の表面、前記工程(c)によって形成された前記孔の側面、及び前記孔の底面に金属下地層を形成した後に、前記金属下地層の表面に電気めっきにより金属層を形成し、所定箇所の前記金属下地層及び前記金属層を除去して前記第2絶縁層の表面に配線パターンを形成するとともに、前記外部接続電極と前記配線パターンとを電気的に接続するビアを形成する工程と、
(e)前記配線パターンの表面の所定位置に、電子デバイスと電気的に接続する電子デバイス接続電極を形成する工程と、
を備えていることを特徴とするプリント配線基板の製造方法。 - 前記工程(b)は、
前記キャリア層の表面の前記外部接続電極の無い位置及び前記外部接続電極の表面に、レジスト層を形成し、前記レジスト層の表面に、前記第1絶縁層を形成し、前記第1絶縁層の表面に前記第2絶縁層を形成することによって前記絶縁層を形成することを特徴とする請求項11に記載のプリント配線基板の製造方法。 - 前記工程(b)は、
前記キャリア層の表面の前記外部接続電極の無い位置及び前記外部接続電極の表面に、レジスト層を形成し、前記レジスト層の前記ビアに対応する位置に、前記ビアの径よりも大きい径で前記レジスト層の表面から前記外部接続電極の表面まで貫通する孔を形成し、前記レジスト層の表面及び前記外部接続電極の表面に、前記第1絶縁層を形成し、前記第1絶縁層の表面に前記第2絶縁層を形成することによって前記絶縁層を形成することを特徴とする請求項11に記載のプリント配線基板の製造方法。 - 前記工程(b)は、
前記キャリア層の表面の前記外部接続電極の無い位置に、レジスト層を形成し、前記レジスト層の表面及び前記外部接続電極の表面に、前記第1絶縁層を形成し、前記第1絶縁層の表面に前記第2絶縁層を形成することによって前記絶縁層を形成することを特徴とする請求項11に記載のプリント配線基板の製造方法。 - 前記キャリア層は、42アロイからなることを特徴とする請求項11乃至14のいずれか1項に記載のプリント配線基板の製造方法。
- 前記キャリア層は、剥離層を介して互いに剥離可能に接続された金属箔と金属極薄箔とからなるピーラブル金属箔であることを特徴とする請求項11乃至14のいずれか1項に記載のプリント配線基板。
- 前記工程(a)は、剥離層を介して互いに剥離可能に接続された金属箔と金属極薄箔とからなるピーラブル金属箔の所定箇所の前記金属極薄箔を除去することによって前記外部接続電極を形成することを特徴とする請求項11乃至14のいずれか1項に記載のプリント配線基板の製造方法。
- 前記第1絶縁層は、ヤング率が1.0GPa未満であることを特徴とする請求項11乃至17のいずれか1項に記載のプリント配線基板の製造方法。
- 前記第2絶縁層は、線膨張係数が0〜5ppm/℃であることを特徴とする請求項11乃至18のいずれか1項に記載のプリント配線基板の製造方法。
- (f)前記キャリア層の前記外部接続電極側とは反対の面に、線膨張係数が前記第1絶縁層と略同じ樹脂層を形成する工程を、前記工程(d)の前に備えていることを特徴とする請求項11乃至19のいずれか1項に記載のプリント配線基板の製造方法。
- (g)前記キャリア層を除去する工程を、前記工程(e)の後に備えていることを特徴とする請求項11乃至19のいずれか1項に記載のプリント配線基板の製造方法。
- プリント配線基板と電気的に接続するための基板接続電極を有する電子デバイスと、前記プリント配線基板とを接合して形成する半導体装置の製造方法であって、
(h)前記電子デバイスと、請求項11乃至19のいずれか1項に記載のプリント配線基板の製造方法によって製造された前記プリント配線基板とを接合する工程と、
(i)前記キャリア層を除去する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - プリント配線基板と電気的に接続するための基板接続電極を有する電子デバイスと、前記プリント配線基板とを接合して形成する半導体装置の製造方法であって、
(h)前記電子デバイスと、請求項20に記載のプリント配線基板の製造方法によって製造された前記プリント配線基板とを接合する工程と、
(j)前記樹脂層を除去する工程と、
(i)前記キャリア層を除去する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - プリント配線基板と電気的に接続するための基板接続電極を有する電子デバイスと、前記プリント配線基板とを接合して形成する半導体装置の製造方法であって、
(h)前記電子デバイスと、請求項21に記載のプリント配線基板の製造方法によって製造された前記プリント配線基板とを接合する工程を備えていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153642A JP2012018952A (ja) | 2010-07-06 | 2010-07-06 | プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153642A JP2012018952A (ja) | 2010-07-06 | 2010-07-06 | プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012018952A true JP2012018952A (ja) | 2012-01-26 |
Family
ID=45604024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010153642A Pending JP2012018952A (ja) | 2010-07-06 | 2010-07-06 | プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012018952A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016175014A1 (ja) * | 2015-04-28 | 2016-11-03 | 大日本印刷株式会社 | デバイス層製造方法、分離装置、積層体が巻き取られた巻回体、積層体、及び分離方法 |
JP2020123654A (ja) * | 2019-01-30 | 2020-08-13 | 京セラ株式会社 | 配線基板および実装構造 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140950A (ja) * | 1997-07-18 | 1999-02-12 | Hitachi Chem Co Ltd | 多層配線板 |
JP2002289735A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置 |
JP2004179575A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板用コア基板及びその製造方法、並びにそれを用いたビルドアップ配線基板 |
JP2008244311A (ja) * | 2007-03-28 | 2008-10-09 | Furukawa Electric Co Ltd:The | 半導体パッケージ基板及び半導体装置 |
WO2009122680A1 (ja) * | 2008-03-31 | 2009-10-08 | 住友ベークライト株式会社 | 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ |
-
2010
- 2010-07-06 JP JP2010153642A patent/JP2012018952A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140950A (ja) * | 1997-07-18 | 1999-02-12 | Hitachi Chem Co Ltd | 多層配線板 |
JP2002289735A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置 |
JP2004179575A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板用コア基板及びその製造方法、並びにそれを用いたビルドアップ配線基板 |
JP2008244311A (ja) * | 2007-03-28 | 2008-10-09 | Furukawa Electric Co Ltd:The | 半導体パッケージ基板及び半導体装置 |
WO2009122680A1 (ja) * | 2008-03-31 | 2009-10-08 | 住友ベークライト株式会社 | 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016175014A1 (ja) * | 2015-04-28 | 2016-11-03 | 大日本印刷株式会社 | デバイス層製造方法、分離装置、積層体が巻き取られた巻回体、積層体、及び分離方法 |
JP2020123654A (ja) * | 2019-01-30 | 2020-08-13 | 京セラ株式会社 | 配線基板および実装構造 |
JP7283909B2 (ja) | 2019-01-30 | 2023-05-30 | 京セラ株式会社 | 配線基板および実装構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901384B2 (ja) | 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 | |
JP4541763B2 (ja) | 回路基板の製造方法 | |
US8959760B2 (en) | Printed wiring board and method for manufacturing same | |
JP5300558B2 (ja) | 半導体装置の製造方法 | |
KR20090056824A (ko) | 배선 기판 및 전자 부품 장치 | |
JP2006049819A (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP2008218450A (ja) | 配線基板の製造方法及び電子部品装置の製造方法 | |
JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
JP2003289120A (ja) | フリップチップ型半導体装置及びその製造方法 | |
US20160255717A1 (en) | Multilayer wiring board | |
JP2010141132A (ja) | 半導体装置の製造方法 | |
JP5715237B2 (ja) | フレキシブル多層基板 | |
JP6423313B2 (ja) | 電子部品内蔵基板及びその製造方法と電子装置 | |
US20090183906A1 (en) | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same | |
JP5135194B2 (ja) | 半導体装置の製造方法 | |
JP3555502B2 (ja) | Cof用tabテープキャリアの製造方法 | |
JP2016025281A (ja) | 半導体装置及びその製造方法 | |
JP2001036246A (ja) | 配線基板およびこれを用いた多層配線基板 | |
JP2009146940A (ja) | 積層配線基板及びその製造方法 | |
JP2012018952A (ja) | プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP2009044124A (ja) | 多層印刷回路基板及びその製造方法 | |
JP4779619B2 (ja) | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ | |
JP2010262960A (ja) | インターポーザ及び半田接合部の接合構造 | |
JP2005123493A (ja) | 配線基板及び素子実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130329 |