JP2010262960A - インターポーザ及び半田接合部の接合構造 - Google Patents

インターポーザ及び半田接合部の接合構造 Download PDF

Info

Publication number
JP2010262960A
JP2010262960A JP2009110357A JP2009110357A JP2010262960A JP 2010262960 A JP2010262960 A JP 2010262960A JP 2009110357 A JP2009110357 A JP 2009110357A JP 2009110357 A JP2009110357 A JP 2009110357A JP 2010262960 A JP2010262960 A JP 2010262960A
Authority
JP
Japan
Prior art keywords
interposer
metal layer
external connection
connection electrode
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009110357A
Other languages
English (en)
Inventor
Kazuto Hikasa
和人 日笠
Masahito Watanabe
雅人 渡邉
Toshiaki Amano
俊昭 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2009110357A priority Critical patent/JP2010262960A/ja
Publication of JP2010262960A publication Critical patent/JP2010262960A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】インターポーザとマザーボードとの間にアンダーフィルを充填し硬化させる作業等の補強作業を実行することなく、電子機器の信頼性を向上させることが可能な、インターポーザ、及びインターポーザの電極と半田ボールとの半田接合部の接合構造を提供する。
【解決手段】インターポーザ1の外部接続電極2は、銅からなる第1金属層2aとニッケルからなる第2金属層2bと金からなる第3金属層2cがこの順に積層された積層体を有して、表面が第3金属層2cとなるように形成されている。インターポーザ1の外部接続電極2と半田ボール40とが接合された半田接合部50において、外部接続電極2と半田ボール40との界面で、第1金属層2aの銅と、第2金属層2bのニッケルと、半田ボール40に含まれるスズとによって、銅−ニッケル−スズ合金を形成している。
【選択図】図1

Description

本発明は、インターポーザ、及びインターポーザの外部接続電極と半田ボールとが接合された半田接合部の接合構造に関するものである。
近年、携帯電話、デジタルカメラ、液晶ディスプレイに代表される電子機器においては、小型化、薄肉化、高機能化の要請から、これら電子機器に搭載される半導体チップ等の電子デバイスとマザーボードとを接続するためにインターポーザが用いられている。
従来、電子デバイスを実装したインターポーザの電極とマザーボードの電極との間の接続は半田ボールを使用して行われる。また、インターポーザの配線には銅が用いられることが多く、インターポーザの銅によって形成された配線上に積層されるインターポーザの電極はニッケル及び金で形成されることが多い(例えば、特許文献1を参照)。電極の金と配線の銅の間に、ニッケルの金属層を設けているのは、近年、配線の銅の金属層が箔薄化し、半田ボールと電極とを接合したとき、ニッケル層がないと、非常に薄い金が、すぐに半田の中に拡散して無くなり、銅と半田の接合となり、半田の中に銅が拡散して無くなってしまうためである。これを防止するために電極の金と配線の銅の間に、ニッケルの金属層を設けている。
一般に、銅とニッケルの界面の密着性が悪いことが知られており、そのため、配線の銅と電極のニッケルとの密着性を高めるとともに、銅の表面の酸化を防止するために、銅とニッケルの間にニッケル−クロム合金の金属下地層を介して、銅によって形成された配線上に、インターポーザの電極のニッケル及び金の金属層を形成している。
特開2005−340862号公報
上記のようなインターポーザの電極と、スズが多く含まれる鉛フリーの半田ボールとを接合する場合に、金属下地層に含まれるクロムと半田ボールに含まれるスズとの接合性が悪いために、電極のニッケル層の厚さを5μm〜10μmにして、インターポーザの電極と半田ボールの界面で、ニッケル−スズ合金を形成していた。
しかしながら、ニッケル−スズ合金は接合強度が小さいため、例えば、外部環境の変化によって、電子デバイスを実装したインターポーザの熱膨張係数とマザーボードとの熱膨張係数の間に差ができ、この差によって生じた応力が半田ボールへ加わることにより、インターポーザの電極と半田ボールの間にクラックが生じ、インターポーザを使用した電子機器の信頼性を低下させてしまう問題があった。
また、上記のような電子機器の信頼性の低下を解決するために、インターポーザとマザーボードとの間にアンダーフィル材を充填し硬化させる作業等の補強作業を行なわなければならず、工数およびコストがかかるという問題があった。
そこで、本発明は、以上のような問題点を解決するためになされたもので、インターポーザとマザーボードとの間にアンダーフィル材を充填し硬化させる作業等の補強作業を実行することなく、電子機器の信頼性を向上させることが可能なインタポーザ、及びインターポーザの電極と半田ボールとの半田接合部の接合構造を提供することを目的とする。
上述した従来の問題点を解決すべく下記の発明を提供する。
本発明の第1の態様にかかるインターポーザは、外部電極と接続するための外部接続電極を有したインターポーザであって、前記外部接続電極は、銅からなる第1金属層と、ニッケルからなる第2金属層と、金からなる第3金属層がこの順に積層され、表面が前記第3金属層となるように形成された積層体を有し、前記積層体の前記第2金属層は、前記外部接続電極にスズを含む半田ボールを接合した半田接合部において、前記外部接続電極と前記半田ボールとの界面で、銅−ニッケル−スズ合金を形成する厚さを有していることを特徴とする。
本発明の第2の態様にかかるインターポーザは、本発明の第1の態様にかかるインターポーザにおいて、前記積層体の前記第2金属層の厚さが、2μm以下であることを特徴とする。
本発明の第3の態様にかかるインターポーザは、本発明の第1の態様にかかるインターポーザにおいて、前記積層体の前記第2金属層の厚さが、1μm以下であることを特徴とする。
本発明の第1の態様にかかる半田接合部の接合構造は、インターポーザの外部接続電極と半田ボールとが接合された半田接合部の接合構造であって、前記外部接続電極は、銅からなる第1金属層と、ニッケルからなる第2金属層と、金からなる第3金属層がこの順に積層され、表面が前記第3金属層となるように形成された積層体を有し、前記積層体の前記第2金属層の厚さを薄くして、前記半田接合部において、前記外部接続電極とスズを含む前記半田ボールとの界面で、銅−ニッケル−スズ合金を形成することを特徴とする。
本発明の第2の態様にかかる半田接合部の接合構造は、本発明の第1の態様にかかる半田接合部の接合構造において、前記積層体の前記第2金属層の厚さが、2μm以下であることを特徴とする。
本発明の第3の態様にかかる半田接合部の接合構造は、本発明の第1の態様にかかる半田接合部の接合構造において、前記積層体の前記第2金属層の厚さが、1μm以下であることを特徴とする。
本発明によれば、インターポーザの電極と半田ボールとが接合された半田接合部において、インターポーザの電極と半田ボールの界面で、接合強度の大きい銅−ニッケル−スズ合金を形成し、これにより、例えば、外部環境の変化によって応力が半田ボールへ加わった場合であっても、インターポーザの電極と半田ボールの間のクラックを抑制し、インターポーザを使用した電子機器の信頼性を向上させることができる。また、アンダーフィル材を充填し硬化させる作業等の電子機器の信頼性を向上させるための補強作業を実行する必要がなく、工数及びコストのかからない信頼性の高い電子機器を製造することができる。
本発明の実施形態に係る半田接合部の接合構造の一例を模式的に示した断面図である。 本発明の実施形態に係るインターポーザ1の一例を模式的に示した断面図である。 図2のインターポーザ1の製造方法を説明するための図である。 図2のインターポーザ1の製造方法を説明するための図3に続く図である。 図2のインターポーザ1の製造方法を説明するための図4に続く図である。 図2のインターポーザ1の製造方法を説明するための図5に続く図である。 実施例における破断強度の測定結果を示す図である。
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
まず、本発明の実施形態に係る半田接合部の接合構造について説明する。図1は、本発明の実施形態に係る半田接合部の接合構造の一例を模式的に示した断面図である。
図1に示すように、本発明の実施形態に係る半田接合部50の接合構造は、インターポーザ1の外部接続電極2と半田ボール40とが接合された半田接合部50において、外部接続電極2と半田ボール40との界面で、銅−ニッケル−スズ合金を形成している。
本発明の実施形態に係る半田接合部50の接合構造を構成するために使用したインターポーザ1は、マザーボードの電極等の外部電極と接続するための外部接続電極2を有している。外部接続電極2は、銅からなる第1金属層2aと、ニッケルからなる第2金属層2b、と金からなる第3金属層2cがこの順に積層された積層体を有して、表面が第3金属層2cとなるように形成されている。
外部接続電極2の第2金属層2bの厚さは、インターポーザ1の外部接続電極2と半田ボール40とを溶融接合したとき、第1金属層2aの銅と、第2金属層2bのニッケルと、半田ボール40に含まれるスズとが化合物を生成する厚さを有している。外部接続電極2の第2金属層2bの厚さの厚さは、好ましくは2μm以下であり、より好ましくは、1μm以下である。
上記のインターポーザ1を使用して、インターポーザ1の外部接続電極2と半田ボール40とを溶融接合したとき、半田接合部50において、外部接続電極2と半田ボール40との界面で、第1金属層2aの銅と、第2金属層2bのニッケルと、半田ボール40に含まれるスズとによって、銅−ニッケル−スズ合金を形成している。
銅−ニッケル−スズ合金の接合強度は大きく、インターポーザ1の外部接続電極2と半田ボール40とが接合された半田接合部50において、例えば、外部環境の変化によって、電子デバイス30を実装したインターポーザ1の熱膨張係数とマザーボードとの熱膨張係数の間に差ができ、この差によって生じた応力が半田ボール40へ加わった場合であっても、インターポーザ1の外部接続電極2と半田ボール40の間に発生するクラックを抑制することができ、インターポーザ1を使用した電子機器の信頼性を向上させることができる。
また、従来のように、インターポーザ1とマザーボードとの間にアンダーフィル材を充填し硬化させる作業等の補強作業を行なうことを必要とせず、電子機器の製造工数およびコストを低減させることができる。
次に、本発明の実施形態に係るインターポーザについて説明する。図2は、本発明の実施形態に係るインターポーザ1の一例を模式的に示した断面図である。尚、本実施形態は、電子デバイス30が実装された状態のインターポーザ1を示している。
図2に示すように、本発明の実施形態に係るインターポーザ1は、マザーボードの電極等の外部電極と接続するための外部接続電極2を有している。
外部接続電極2は、銅からなる金属層によって形成された配線パターン8に、金属下地層9を介して、ニッケルからなる第1表面金属層6aと金からなる第2表面金属層6bが積層された表面電極層6を有している。また、金属下地層9は、銅からなる第1金属下地層9aとニッケルからなる第2金属下地層9bが積層された積層体である。
従って、外部接続電極2は、配線パターン8の銅からなる金属層と、銅からなる第1金属下地層9aと、ニッケルからなる第2金属下地層9bと、ニッケルからなる第1表面金属層6aと、金からからなる第2表面金属層6bとがこの順に積層されて積層体を有している。
即ち、配線パターン8の銅からなる金属層と銅からなる第1金属下地層9aとによって構成された第1金属層2aと、ニッケルからなる第2金属下地層9bとニッケルからなる第1表面金属層6aとによって構成された第2金属層2bと、金からなる第2表面金属層6b(以下、第3金属層2cという)とが、この順に積層された積層体を有し、表面が第3金属層2cとなるように形成されている。
また、図2に示すように、インターポーザ1は、フリップチップ接続によって半導体チップ等の電子デバイス30を実装しており、電子デバイス30とインターポーザ1との間に樹脂31が封止されて、外部接続電極2は樹脂31を内包した樹脂突起電極となっている。
外部接続電極2の第2金属層2bの厚さは、インターポーザ1の外部接続電極2と半田ボール40とを溶融接合したとき、外部接続電極2と半田ボール40とが接合され半田接合部50において、第1金属層2aの銅と、第2金属層2bのニッケルと、半田ボール40に含まれるスズとによって、銅−ニッケル−スズ合金を生成する厚さを有している。外部接続電極2の第2金属層2bの厚さは、好ましくは2μm以下であり、より好ましくは、1μm以下である。
銅−ニッケル−スズ合金の接合強度は大きく、インターポーザ1の外部接続電極2と半田ボール40とが接合された半田接合部50において、例えば、外部環境の変化によって、電子デバイス30を実装したインターポーザ1の熱膨張係数とマザーボードとの熱膨張係数の間に差ができ、この差によって生じた応力が半田ボールへ加わった場合であっても、インターポーザ1の外部接続電極2と半田ボール40の間に発生するクラックを抑制することができ、インターポーザ1を使用した電子機器の信頼性を向上させることができる。
また、従来のように、インターポーザ1とマザーボードとの間にアンダーフィル材を充填し硬化させる作業等の補強作業を行なうことを必要とせず、電子機器の製造工数およびコストを低減させることができる。
本実施形態に係る半田接合部の接合構造に使用したインターポーザ1、及び、本実施形態に係るインターポーザ1において、電子デバイス30が実装されたインターポーザ1の外部接続電極2は、上述したように樹脂31を内包した樹脂突起電極を例に挙げているが、配線パターンの上に形成した銅ポストタイプの外部接続電極を有したインターポーザであっても良い。即ち、ニッケル層の厚さを薄くして、インターポーザの外部接続電極と半田ボールとを接合した半田接合部において、ニッケルと、銅ポストを構成する銅の金属層と、半田ボールに含まれるスズとによって、インターポーザの外部接続電極と半田ボールとの界面で、銅−ニッケル−スズ合金を形成し、インターポーザの外部接続電極と半田ボールの半田接合部の接合強度を大きくするようにしても良い。
次に、図3から図6を参照して、本発明の実施形態に係るインターポーザ1の製造方法について詳細を説明する。本実施形態に係るインターポーザ1は、ロール状に巻いた長尺の基材を送り出し搬送させる過程で、回路パターンを形成し、再びロール状に巻き取るロールツーロール方式により、製造される。
図3に示すように、まず、金属箔である厚さ35μmの銅箔5aに剥離層5bを介して金属極薄箔である厚さ5μmの極薄銅箔5cが接着されたキャリア付きプリント配線基板20のキャリア層であるピーラブル銅箔5を用意し、ピーラブル銅箔5の長手方向両端部に、ピーラブル銅箔5を送り出し搬送するローラに係止するための穴11をパンチングにより所定間隔で開ける(ステップ1:S1)。
次に、ピーラブル銅箔5の表面に厚さ50μmの感光性カバーレイ12をラミネートする(ステップ2:S2)。そして、外部接続電極2に対応するパターンのマスクをして、感光性カバーレイ12を露光、現像することにより、外部接続電極2が形成される位置13の感光性カバーレイ12を除去し、さらにUVキュア、加熱キュアの処理を行うことにより感光性カバーレイ12を完全に硬化させる(ステップ3:S3)。これにより、ピーラブル銅箔5の表面には、絶縁層7が形成される。
次に、電気めっきを行うに先立ち、ピーラブル銅箔5の絶縁層7が形成された面と逆側の面に、めっきが付着しないように保護する保護用ドライフィルム14をラミネートする(ステップ4:S4)。そして、電気めっきにより、厚さが0.15μm〜0.50μmとなるように金の第2表面金属層6b(図2参照)を形成し、電気めっきにより、第2表面金属層6bの上に、ニッケルの第1表面金属層6a(図2参照)を形成することにより、外部接続電極2の表面電極層6が形成される(ステップ5:S5)。
次に、図4に示すように、外部接続電極2の表面電極層6及び絶縁層7の上に、ニッケルをスパッタリングして第2金属下地層9b(図2参照)を形成し、第2金属下地層9bの上に、銅をスパッタリングして第1金属下地層9a(図2参照)を形成することにより、金属下地層9を形成する(ステップ6:S6)。なお、金属下地層9はスパッタリングに限らず、たとえば無電解めっきにより形成してもよい。また、第1表面金属層6aと第2金属下地層9bとによって形成されるニッケル層の厚さは、2μm以下であり、より好ましくは、1μm以下である。
その後、金属下地層9の表面に、ドライフィルム15をラミネートし(ステップ7:S7)、所望の配線パターン8に対応するパターンのマスクをして、ドライフィルム15を露光、現像する(ステップ8:S8)。
次に、電気めっきにより、銅16をめっきする(ステップ9:S9)。そして、金属下地層9の表面に形成されたドライフィルム15を除去し(ステップ10:S10)、さらに、ドライフィルム15が除去された位置において絶縁層7の表面に形成されている金属下地層9を除去する(ステップ11:S11)。これにより、所望の配線パターン8が形成される。
次に、図5に示すように、配線パターン8および絶縁層7の表面にドライフィルム17をラミネートする(ステップ12:S12)。そして、バンプ10を形成する位置に対応するパターンのマスクをしてこのドライフィルム17を露光、現像するとともに、ステップ4でピーラブル銅箔5の裏面にラミネートした保護用ドライフィルム14を露光、現像し、ドライフィルム17が除去された位置に、電気めっきによりスズ−銀合金層を形成する(ステップ13:S13)ことにより、バンプ10が形成される。
その後、ドライフィルム17および保護用ドライフィルム14を剥離し除去することにより、キャリア付きプリント配線基板20を形成する(ステップ14:S14)。
次に、図6に示すように、キャリア付きプリント配線基板20と半導体チップ等の電子デバイス30のバンプ32とをフリップチップ接続することによって、キャリア付きプリント配線基板20に半導体チップ等の電子デバイス30を実装する(ステップ15:S15)。このとき、電子デバイス30とキャリア付きプリント配線基板20との間に樹脂31が封止されて、外部接続電極2は樹脂31を内包した樹脂突起電極となっている。
最後に、銅箔5aを剥離層5bとともに極薄銅箔5cから剥離して、極薄銅箔5cをエッチングにより除去することにより、ピーラブル銅箔5を除去する(ステップ16:S16)。これにより、図2に示したような、電子デバイス30を実装した本発明の実施形態に係るインターポーザ1が製造される。
その後、半田ボール40と、インターポーザ1の外部接続電極2とを溶融接合することにより、図1に示したように、外部接続電極2と半田ボール40との半田接合部50において、部接続電極2と半田ボール40との界面で、銅−ニッケル−スズ合金を形成する。
(実施例)
次に、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。本発明の実施例により、上記の本発明の実施形態に係る半田接合部の接合構造の効果を明確に説明する。
(インターポーザの作製)
まず、図3から図6に示した方法により、外部接続電極2のニッケルからなる第2金属層2bが下記の表1に示す厚さとなる実施例1及び実施例2に係るインターポーザ1、及び、外部接続電極2のニッケルからなる第2金属層2bが下記の表1に示す厚さとなる比較例1及び比較例2に係るインターポーザを作製する。
実施例1に係るインターポーザ1は、外部接続電極2のニッケルからなる第2金属層2bが1μmである。
実施例2に係るインターポーザ1は、外部接続電極2のニッケルからなる第2金属層2bが2μmである。
比較例1に係るインターポーザは、外部接続電極2のニッケルからなる第2金属層2bが5μmである。
比較例2に係るインターポーザは、外部接続電極2のニッケルからなる第2金属層2bが10μmである。
(半田接合部の形成)
半田接合部は、実施例1及び実施例2に係るインターポーザ1の外部接続電極2上、及び、比較例1及び比較例2に係るインターポーザの外部接続電極2上に半田ボール40を載置し、窒素リフロー炉にて、160±10℃で60秒加熱し、その後、220℃以上で30秒(ピーク温度250℃)溶融接合を行い、実施例1及び実施例2に係るインターポーザ1の外部接続電極2と半田ボール40とが接合された半田接合部50、及び、比較例1及び比較例2に係るインターポーザの外部接続電極と半田ボール40とが接合された半田接合部を形成した。
(半田接合部の破断強度の測定)
実施例1及び実施例2に係るインターポーザ1の外部接続電極2、及び、比較例1及び比較例2に係るインターポーザの外部接続電極に接合した半田ボールに、Dage Precision Industries社製万能型ボンドテスター4000を用いて、半プル用プローブ(Dage Precision Industries社製、JAW300:5kgロードセル)を立て、チャッキング強度0.04〜0.06[MPa]で半田ボールを把持し、冷間にて、実施例1及び実施例2に係るインターポーザ1の表面、及び、比較例1及び比較例2に係るインターポーザの表面に対して垂直方向に70[μm/s]で引っ張り、実施例1及び実施例2に係るインターポーザ1の外部接続電極2と半田ボール40の半田接合部50、及び、比較例1及び比較例2に係るインターポーザの外部接続電極と半田ボール40の半田接合部のプル強度を測定した。また、株式会社レスカ社製の測定装置(PULL TESTER PTR−01)を用い、ロードセル(LV25−500)に取り付けられたツールにより、インターポーザの半田ボール接合面と平行に、半田ボールの接合部を押し、破壊時の荷重を計測することにより、実施例1及び実施例2に係るインターポーザ1の外部接続電極2と半田ボール40の半田接合部50、及び、比較例1及び比較例2に係るインターポーザの外部接続電極と半田ボール40の半田接合部のシェア強度を測定した。ツールのインターポーザの半田ボール接合面からの高さは20μm、半田ボールの接合部を押す速度は、500μm/secとした。測定した結果を下記の表1と図7に示す。
Figure 2010262960
表1及び図7に示すように、実施例1に係るインターポーザ1の外部接続電極2と半田ボール40との半田接合部50の破断強度は、プル強度が320.3[g]で、シェア強度が256.7[g]であった。また、実施例2に係るインターポーザ1の外部接続電極2と半田ボール40との半田接合部50の破断強度は、プル強度が256.8[g]で、シェア強度が256.0[g]であった。
比較例1に係るインターポーザの外部接続電極と半田ボールとの半田接合部の破断強度は、プル強度が234.4[g]で、シェア強度が249.9[g]であった。また、比較例2に係るインターポーザの外部接続電極と半田ボールとの半田接合部の破断強度は、プル強度が249.4[g]で、シェア強度が252.8[g]であった。
実施例1及び実施例2の破断強度は、比較例1及び比較例2の破断強度に比較して、プル強度及びシェア強度がともに、大きい結果となった。特に、実施例1のプル強度は、大きくなった。
これは、外部接続電極2のニッケルからなる第2金属層2bの厚さを、2μm以下、より好ましくは、1μm以下とすることにより、インターポーザ1の外部接続電極2と半田ボール40とが接合された半田接合部50において、外部接続電極2と半田ボール40との界面で、外部接続電極2と半田ボール40との界面で、第1金属層2aの銅と、第2金属層2bのニッケルと、半田ボール40に含まれるスズとによって、接合強度の大きい銅−ニッケル−スズ合金を形成した結果である。
以上のことから、外部接続電極2のニッケルからなる第2金属層2bの厚さを、2μm以下、より好ましくは、1μm以下とすることにより、インターポーザ1の外部接続電極2と半田ボール40とが接合され半田接合部50において、接合強度の大きい銅−ニッケル−スズ合金を形成することにより、例えば、外部環境の変化によって、電子デバイス30を実装したインターポーザ1の熱膨張係数とマザーボードとの熱膨張係数の間に差ができ、この差によって生じた応力が半田ボール40へ加わった場合であっても、インターポーザ1の外部接続電極2と半田ボール40の間に発生するクラックを抑制することができ、インターポーザ1を使用した電子機器の信頼性を向上させることができる。
また、従来のように、インターポーザ1とマザーボードとの間にアンダーフィル材を充填し硬化させる作業等の補強作業を行なうことを必要とせず、電子機器の製造工数およびコストを低減させることができる。
1: インターポーザ
20: プリント配線基板
2: 外部接続電極
2a: 第1金属層
2b: 第2金属層
2c: 第3金属層
5: ピーラブル銅箔
6: 表面電極層
6a: 第1表面金属層
6b: 第2表面金属層
7: 絶縁層
8: 配線パターン
9: 金属下地層
9a: 第1金属下地層
9b: 第2金属下地層
10: バンプ
30: 電子デバイス
40: 半田ボール

Claims (6)

  1. 外部電極と接続するための外部接続電極を有したインターポーザであって、
    前記外部接続電極は、銅からなる第1金属層と、ニッケルからなる第2金属層と、金からなる第3金属層がこの順に積層され、表面が前記第3金属層となるように形成された積層体を有し、
    前記積層体の前記第2金属層は、前記外部接続電極にスズを含む半田ボールを接合した半田接合部において、前記外部接続電極と前記半田ボールとの界面で、銅−ニッケル−スズ合金を形成する厚さを有していることを特徴とするインターポーザ。
  2. 前記積層体の前記第2金属層の厚さは、2μm以下であることを特徴とする請求項1に記載のインターポーザ。
  3. 前記積層体の前記第2金属層の厚さは、1μm以下であることを特徴とする請求項2に記載のインターポーザ。
  4. インターポーザの外部接続電極と半田ボールとが接合された半田接合部の接合構造であって、
    前記外部接続電極は、銅からなる第1金属層と、ニッケルからなる第2金属層と、金からなる第3金属層がこの順に積層され、表面が前記第3金属層となるように形成された積層体を有し、
    前記積層体の前記第2金属層の厚さを薄くして、前記半田接合部において、前記外部接続電極とスズを含む前記半田ボールとの界面で、銅−ニッケル−スズ合金を形成することを特徴とする半田接合部の接合構造。
  5. 前記積層体の前記第2金属層の厚さは、2μm以下であることを特徴とする請求項4に記載の半田接合部の接合構造。
  6. 前記積層体の前記第2金属層の厚さは、1μm以下であることを特徴とする請求項5に記載の半田接合部の接合構造。



JP2009110357A 2009-04-30 2009-04-30 インターポーザ及び半田接合部の接合構造 Pending JP2010262960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009110357A JP2010262960A (ja) 2009-04-30 2009-04-30 インターポーザ及び半田接合部の接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009110357A JP2010262960A (ja) 2009-04-30 2009-04-30 インターポーザ及び半田接合部の接合構造

Publications (1)

Publication Number Publication Date
JP2010262960A true JP2010262960A (ja) 2010-11-18

Family

ID=43360842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009110357A Pending JP2010262960A (ja) 2009-04-30 2009-04-30 インターポーザ及び半田接合部の接合構造

Country Status (1)

Country Link
JP (1) JP2010262960A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055024A (ja) * 2015-09-11 2017-03-16 Shマテリアル株式会社 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
US9741682B2 (en) 2015-12-18 2017-08-22 International Business Machines Corporation Structures to enable a full intermetallic interconnect

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133474A (ja) * 2001-10-25 2003-05-09 Kyocera Corp 電子装置の実装構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133474A (ja) * 2001-10-25 2003-05-09 Kyocera Corp 電子装置の実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055024A (ja) * 2015-09-11 2017-03-16 Shマテリアル株式会社 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
US9741682B2 (en) 2015-12-18 2017-08-22 International Business Machines Corporation Structures to enable a full intermetallic interconnect

Similar Documents

Publication Publication Date Title
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
TW200938020A (en) Part built-in wiring board, and manufacturing method for the part built-in wiring board
KR20080056016A (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
TW200935573A (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
JP5061668B2 (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP2010262960A (ja) インターポーザ及び半田接合部の接合構造
JP2009004813A (ja) 半導体搭載用配線基板
JP4324732B2 (ja) 半導体装置の製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2007110095A (ja) 電子部品内蔵基板及びその製造方法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP2012018952A (ja) プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW201212136A (en) Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball
TWI420989B (zh) 印刷電路板及其製造方法
JP2005244164A (ja) 中継基板付き基板及びその製造方法
US20160133553A1 (en) Printed circuit board and manufacturing method thereof
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JP2002217246A (ja) テープキャリア及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140131