JP2002217246A - テープキャリア及びそれを用いた半導体装置 - Google Patents
テープキャリア及びそれを用いた半導体装置Info
- Publication number
- JP2002217246A JP2002217246A JP2001009888A JP2001009888A JP2002217246A JP 2002217246 A JP2002217246 A JP 2002217246A JP 2001009888 A JP2001009888 A JP 2001009888A JP 2001009888 A JP2001009888 A JP 2001009888A JP 2002217246 A JP2002217246 A JP 2002217246A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- copper foil
- wiring pattern
- cof
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】加圧時の摩擦が大きく熱圧着による高い接合強
度が得られるＣＯＦ用テープキャリアを得ること。 【解決手段】絶縁性の樹脂フィルムから成るテープ基材
２２の片面に銅箔２を貼り合わせ、該銅箔をフォトエッ
チングすることによりＣＯＦ接続のためのリード４を含
む配線パターンを形成し、その配線パターン上をソルダ
レジスト１６の膜で保護したＴＡＢテープキャリアにお
いて、前記銅箔２には、配線パターンにおけるＣＯＦ接
続のためのリード４の表面の最大あらさが２．０μｍ以
上８μｍ以下であるあらさの大きい箔を用い、熱圧着に
よる高い接合強度を得る。
度が得られるＣＯＦ用テープキャリアを得ること。 【解決手段】絶縁性の樹脂フィルムから成るテープ基材
２２の片面に銅箔２を貼り合わせ、該銅箔をフォトエッ
チングすることによりＣＯＦ接続のためのリード４を含
む配線パターンを形成し、その配線パターン上をソルダ
レジスト１６の膜で保護したＴＡＢテープキャリアにお
いて、前記銅箔２には、配線パターンにおけるＣＯＦ接
続のためのリード４の表面の最大あらさが２．０μｍ以
上８μｍ以下であるあらさの大きい箔を用い、熱圧着に
よる高い接合強度を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶用及びＣＳＰ
（Chip Scale Package）用ＴＡＢ（Tape Automated Bon
ding）テープや、プリンタ用あるいはＬＣＤ（Liquid C
rystal Display：液晶表示装置）用ＴＡＢテープなどの
テープキャリア、特にＣＯＦ（Chip on Film）接続のた
めのＴＡＢテープキャリアとそれを用いた半導体装置に
関するものである。
（Chip Scale Package）用ＴＡＢ（Tape Automated Bon
ding）テープや、プリンタ用あるいはＬＣＤ（Liquid C
rystal Display：液晶表示装置）用ＴＡＢテープなどの
テープキャリア、特にＣＯＦ（Chip on Film）接続のた
めのＴＡＢテープキャリアとそれを用いた半導体装置に
関するものである。
【０００２】
【従来の技術】従来のＴＡＢテープキャリアは、９〜３
５μｍ厚さの銅箔をロールラミネート・キュア後、フォ
トレジストをコートしてプレキュアを行い露光して現
像、ポストキュアした後、銅箔のエッチングを行い、リ
ードを含む配線パターンを形成した後に、液状のフォト
ソルダレジストあるいはエポキシ系ソルダレジストを印
刷コートして露光・現像しあるいはポストベークを行
い、配線パターン上に絶縁保護膜層を形成していた。
５μｍ厚さの銅箔をロールラミネート・キュア後、フォ
トレジストをコートしてプレキュアを行い露光して現
像、ポストキュアした後、銅箔のエッチングを行い、リ
ードを含む配線パターンを形成した後に、液状のフォト
ソルダレジストあるいはエポキシ系ソルダレジストを印
刷コートして露光・現像しあるいはポストベークを行
い、配線パターン上に絶縁保護膜層を形成していた。
【０００３】さらに、このＴＡＢテープキャリアを用い
て半導体装置パッケージを組み立てるには、図７に示す
ように、ボンディング治具２９及びボンディング・ステ
ージ３０を用い、搭載した半導体素子２５の外部引きだ
し用電極上に形成された突起型電極（Ａｕバンプ２６）
に、前記ＴＡＢテープキャリアの銅箔２の配線パターン
の一部として形成したＳｎめっき２１の施されたリード
を、加熱ボンディングツール（ボンディング治具２９）
で熱圧着させるＣＯＦ接続構造としていた。
て半導体装置パッケージを組み立てるには、図７に示す
ように、ボンディング治具２９及びボンディング・ステ
ージ３０を用い、搭載した半導体素子２５の外部引きだ
し用電極上に形成された突起型電極（Ａｕバンプ２６）
に、前記ＴＡＢテープキャリアの銅箔２の配線パターン
の一部として形成したＳｎめっき２１の施されたリード
を、加熱ボンディングツール（ボンディング治具２９）
で熱圧着させるＣＯＦ接続構造としていた。
【０００４】
【発明が解決しようとする課題】一般にＴＡＢテープキ
ャリアは、銅箔が９〜３５μｍ厚さのものをラミネート
・キュア後、液状のフォトレジストを塗布し、所定の露
光・現像を経てエッチングし、銅箔パターンを形成して
いる。
ャリアは、銅箔が９〜３５μｍ厚さのものをラミネート
・キュア後、液状のフォトレジストを塗布し、所定の露
光・現像を経てエッチングし、銅箔パターンを形成して
いる。
【０００５】このフォトレジストを塗布する銅箔パター
ンの表面は平滑であり、その最大あらさが２．０μｍ未
満となっている。このことは、次のような長所と欠点と
して現れる。
ンの表面は平滑であり、その最大あらさが２．０μｍ未
満となっている。このことは、次のような長所と欠点と
して現れる。
【０００６】まず長所としては、フォトレジスト面（銅
箔の表面）のあらさが小さく平滑（最大あらさＲｚ＝
２．０μｍ未満）であることから、１８μｍ厚さの銅箔
を使用しても微細なパターン（５０μｍピッチ）を均一
にエッチングすることができ、５０〜６０μｍ配線ピッ
チでは歩留が良く、液晶あるいはＣＳＰ用のＴＡＢテー
プキャリアの製造の生産性が高い。
箔の表面）のあらさが小さく平滑（最大あらさＲｚ＝
２．０μｍ未満）であることから、１８μｍ厚さの銅箔
を使用しても微細なパターン（５０μｍピッチ）を均一
にエッチングすることができ、５０〜６０μｍ配線ピッ
チでは歩留が良く、液晶あるいはＣＳＰ用のＴＡＢテー
プキャリアの製造の生産性が高い。
【０００７】しかしながら、欠点として、半導体素子の
外部引きだし用電極上に形成された突起型電極（Ａｕバ
ンプ）に前記ＴＡＢテープキャリアのリードを加熱ボン
ディングツールで熱圧着させるＣＯＦ接続構造では、突
起型電極（Ａｕバンプ）と前記ＴＡＢテープキャリアの
リード表面のあらさが平滑のため、加圧時の摩擦が少な
く、熱圧着の強度が小さくなって安定しないとう課題が
あった。
外部引きだし用電極上に形成された突起型電極（Ａｕバ
ンプ）に前記ＴＡＢテープキャリアのリードを加熱ボン
ディングツールで熱圧着させるＣＯＦ接続構造では、突
起型電極（Ａｕバンプ）と前記ＴＡＢテープキャリアの
リード表面のあらさが平滑のため、加圧時の摩擦が少な
く、熱圧着の強度が小さくなって安定しないとう課題が
あった。
【０００８】すなわち、銅箔表面のあらさが平滑（最大
あらさＲｚ＝２．０μｍ未満）の場合、加圧時にリード
の平滑な表面が、Ａｕバンプの上を滑り変形して、接合
強度のばらつきが大きく、接合の信頼性が悪かった。
あらさＲｚ＝２．０μｍ未満）の場合、加圧時にリード
の平滑な表面が、Ａｕバンプの上を滑り変形して、接合
強度のばらつきが大きく、接合の信頼性が悪かった。
【０００９】そこで、本発明の目的は、上記課題を解決
し、加圧時の摩擦が大きく熱圧着による高い接合強度が
得られるＣＯＦ用テープキャリア及びそれを用いた半導
体装置を提供することにある。
し、加圧時の摩擦が大きく熱圧着による高い接合強度が
得られるＣＯＦ用テープキャリア及びそれを用いた半導
体装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【００１１】（１）請求項１の発明は、絶縁性の樹脂フ
ィルムから成るテープ基材の片面に銅箔を貼り合わせ、
該銅箔をフォトエッチングすることによりＣＯＦ接続の
ためのリードを含む配線パターンを形成し、その配線パ
ターン上をソルダレジスト膜で保護したＴＡＢテープキ
ャリアにおいて、前記銅箔の配線パターンにおけるＣＯ
Ｆ接続のためのリード表面の最大あらさが２．０μｍ以
上８μｍ以下であることを特徴とする。この場合、前記
テープ基材はポリイミド樹脂フィルムから構成するとよ
い（請求項２）。
ィルムから成るテープ基材の片面に銅箔を貼り合わせ、
該銅箔をフォトエッチングすることによりＣＯＦ接続の
ためのリードを含む配線パターンを形成し、その配線パ
ターン上をソルダレジスト膜で保護したＴＡＢテープキ
ャリアにおいて、前記銅箔の配線パターンにおけるＣＯ
Ｆ接続のためのリード表面の最大あらさが２．０μｍ以
上８μｍ以下であることを特徴とする。この場合、前記
テープ基材はポリイミド樹脂フィルムから構成するとよ
い（請求項２）。
【００１２】本発明においては、微細パターンＣＯＦ用
のＴＡＢテープキャリアの構造として、前記銅箔が２〜
１８μｍ厚さの電解あるいは圧延箔から成ることが好ま
しい（請求項３）。
のＴＡＢテープキャリアの構造として、前記銅箔が２〜
１８μｍ厚さの電解あるいは圧延箔から成ることが好ま
しい（請求項３）。
【００１３】また、本発明においては、前記配線パター
ン上をソルダレジスト膜で保護した構成（請求項４）と
し、さらには、前記配線パターンにおけるソルダレジス
ト膜から露出している領域に、Ｓｎ，Ｎｉ，Ａｕ等のめ
っきを施した構成（請求項５）とし、あるいは、前記配
線パターン上に無電解めっきまたは電気めっきが施され
ている構成（請求項６）とするのが好ましい。
ン上をソルダレジスト膜で保護した構成（請求項４）と
し、さらには、前記配線パターンにおけるソルダレジス
ト膜から露出している領域に、Ｓｎ，Ｎｉ，Ａｕ等のめ
っきを施した構成（請求項５）とし、あるいは、前記配
線パターン上に無電解めっきまたは電気めっきが施され
ている構成（請求項６）とするのが好ましい。
【００１４】（２）請求項７の発明に係る半導体装置
は、請求項１〜６のいずれかに記載のテープキャリアを
用い、該テープキャリアに半導体素子を搭載し、半導体
素子の外部引きだし用電極上に形成された突起型電極
（Ａｕバンプ）に前記テープキャリアのＣＯＦ接続のた
めのリードを加熱ボンディングツールで熱圧着させたこ
とを特徴とする。
は、請求項１〜６のいずれかに記載のテープキャリアを
用い、該テープキャリアに半導体素子を搭載し、半導体
素子の外部引きだし用電極上に形成された突起型電極
（Ａｕバンプ）に前記テープキャリアのＣＯＦ接続のた
めのリードを加熱ボンディングツールで熱圧着させたこ
とを特徴とする。
【００１５】本発明の要点は、上記した従来の問題を解
決するため、銅箔２〜１８μｍ厚さの光沢表面、すなわ
ち銅箔パターン表面の最大あらさが２．０μｍ以上８μ
ｍ以下である「あらさの大きい箔」を使用するものであ
り、これにより、加圧時には、リードの荒れた表面が、
Ａｕバンプの上を滑ることとなり、リードの荒れた表面
が摩擦変形して接合強度のばらつきを減少させる。従っ
て、安定した接合強度を保持することができ、接合強度
の信頼性を高める。その結果、本発明のＴＡＢテープキ
ャリアによれば、ＣＯＦの接続構造における接続信頼性
及び歩留の改善と生産性を向上させることができる。
決するため、銅箔２〜１８μｍ厚さの光沢表面、すなわ
ち銅箔パターン表面の最大あらさが２．０μｍ以上８μ
ｍ以下である「あらさの大きい箔」を使用するものであ
り、これにより、加圧時には、リードの荒れた表面が、
Ａｕバンプの上を滑ることとなり、リードの荒れた表面
が摩擦変形して接合強度のばらつきを減少させる。従っ
て、安定した接合強度を保持することができ、接合強度
の信頼性を高める。その結果、本発明のＴＡＢテープキ
ャリアによれば、ＣＯＦの接続構造における接続信頼性
及び歩留の改善と生産性を向上させることができる。
【００１６】＜作用（要点の補足説明）＞銅箔２〜１８
μｍ厚さの光沢表面、すなわち、あらさの大きい箔を使
用することにより、加圧時にリードの荒れた表面がＡｕ
バンプの上を滑る際に摩擦変形して、接合強度のばらつ
きを減少させ、安定した接合強度を保持するようにな
り、接合強度の信頼性が高くなる。
μｍ厚さの光沢表面、すなわち、あらさの大きい箔を使
用することにより、加圧時にリードの荒れた表面がＡｕ
バンプの上を滑る際に摩擦変形して、接合強度のばらつ
きを減少させ、安定した接合強度を保持するようにな
り、接合強度の信頼性が高くなる。
【００１７】図１は、ボンディング治具２９及びボンデ
ィング・ステージ３０を用いて、搭載した半導体素子２
５の外部引きだし用電極上に形成された突起型電極（Ａ
ｕバンプ２６）に、ＴＡＢテープキャリアの銅箔２の配
線パターンの一部として形成したＳｎめっき２１の施さ
れたリードを、加熱ボンディングツール（ボンディング
治具２９）で熱圧着させる場合を示している。図中、２
２はポリイミド樹脂フィルムとして東レデュポン株式会
社製の商品名「カプトンＥＮ」を用いたテープ基材であ
る。
ィング・ステージ３０を用いて、搭載した半導体素子２
５の外部引きだし用電極上に形成された突起型電極（Ａ
ｕバンプ２６）に、ＴＡＢテープキャリアの銅箔２の配
線パターンの一部として形成したＳｎめっき２１の施さ
れたリードを、加熱ボンディングツール（ボンディング
治具２９）で熱圧着させる場合を示している。図中、２
２はポリイミド樹脂フィルムとして東レデュポン株式会
社製の商品名「カプトンＥＮ」を用いたテープ基材であ
る。
【００１８】従来の図７のように、リード（銅箔２）の
表面が平滑の場合、加圧時にＡｕバンプ２６の上を滑る
ため、熱圧着の強度が小さくなって安定しない。
表面が平滑の場合、加圧時にＡｕバンプ２６の上を滑る
ため、熱圧着の強度が小さくなって安定しない。
【００１９】これに対し、本発明の場合は、図１（ａ）
のように、リード（銅箔２）が荒れた表面を有している
ため、加圧時にリードがＡｕバンプ２６の上を滑る際
に、摩擦変形しながら局部溶着する。すなわち、図１
（ｂ）のように、銅箔２及びＡｕバンプ２６が塑性流動
３１し、対接する部分が強く接合される。このため、接
合強度のばらつきを減少させ、安定した熱圧着の接合強
度を保持する。
のように、リード（銅箔２）が荒れた表面を有している
ため、加圧時にリードがＡｕバンプ２６の上を滑る際
に、摩擦変形しながら局部溶着する。すなわち、図１
（ｂ）のように、銅箔２及びＡｕバンプ２６が塑性流動
３１し、対接する部分が強く接合される。このため、接
合強度のばらつきを減少させ、安定した熱圧着の接合強
度を保持する。
【００２０】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００２１】＜実施形態１＞図３に本発明のＴＡＢテー
プキャリアとこれを用いた半導体装置の第１の実施例を
示す。
プキャリアとこれを用いた半導体装置の第１の実施例を
示す。
【００２２】厚さ７５μｍ、幅７０mmのポリイミド樹脂
フィルムから成るテープ基材２０にエポキシ系接着剤３
を貼り合わせたものに、パンチングで送り穴（パーフォ
レーション）を打ち抜きした後、これに三井金属鉱業製
のＳＱ−ＶＬＰ箔銅箔（厚さ箔１８μｍ）（表面の最大
あらさ３．０μｍ）のテープをラミネート・キュアし、
接着剤使用の片面銅貼り１層ＣＣＬ（Copper Clad Lami
nate）を得た。
フィルムから成るテープ基材２０にエポキシ系接着剤３
を貼り合わせたものに、パンチングで送り穴（パーフォ
レーション）を打ち抜きした後、これに三井金属鉱業製
のＳＱ−ＶＬＰ箔銅箔（厚さ箔１８μｍ）（表面の最大
あらさ３．０μｍ）のテープをラミネート・キュアし、
接着剤使用の片面銅貼り１層ＣＣＬ（Copper Clad Lami
nate）を得た。
【００２３】次にフォトアプリケーションで銅箔面を露
光・エッチングして、銅箔信号層のＣＯＦ接続のための
インナリード４、入力側アウターリード１４及び出力側
アウターリード１５を含む配線パターン（４０μｍピッ
チ）を形成した。
光・エッチングして、銅箔信号層のＣＯＦ接続のための
インナリード４、入力側アウターリード１４及び出力側
アウターリード１５を含む配線パターン（４０μｍピッ
チ）を形成した。
【００２４】次に、この配線パターンに液状のソルダレ
ジスト１６を塗布し、そのソルダレジスト塗布層から露
出している領域（上記インナリード４等）に、無電解Ｓ
ｎめっき２８を０．４μｍ厚さ施して完成品とした。こ
のＴＡＢテープキャリアの場合、ＣＯＦ接続のためのイ
ンナリード４の表面の最大あらさが３．０μｍであり、
これは２．０μｍ以上８μｍ以下の範囲内にある。
ジスト１６を塗布し、そのソルダレジスト塗布層から露
出している領域（上記インナリード４等）に、無電解Ｓ
ｎめっき２８を０．４μｍ厚さ施して完成品とした。こ
のＴＡＢテープキャリアの場合、ＣＯＦ接続のためのイ
ンナリード４の表面の最大あらさが３．０μｍであり、
これは２．０μｍ以上８μｍ以下の範囲内にある。
【００２５】比較のため、三井金属鉱業製のＴＱＳ−Ｖ
ＬＰ箔（１２μｍ厚さ）（銅箔のレジスト面の最大あら
さＲｚ＝２．０μｍ以下）を用い、これをラミネート・
キュアした後、フォトアプリケーションで配線パターン
（５０μｍピッチ）を形成した。その結果、この比較品
に比較して、本発明のＣＯＦ用のＴＡＢテープキャリア
は、特に断線、ショートが少なく（フォトレジストの密
着性が良く）、歩留が向上した。
ＬＰ箔（１２μｍ厚さ）（銅箔のレジスト面の最大あら
さＲｚ＝２．０μｍ以下）を用い、これをラミネート・
キュアした後、フォトアプリケーションで配線パターン
（５０μｍピッチ）を形成した。その結果、この比較品
に比較して、本発明のＣＯＦ用のＴＡＢテープキャリア
は、特に断線、ショートが少なく（フォトレジストの密
着性が良く）、歩留が向上した。
【００２６】次に、上記ＴＡＢテープキャリアを用いて
半導体装置を組み立てるため、該テープキャリアに半導
体素子２５を搭載し、半導体素子の外部引きだし用電極
上に形成された突起型電極（Ａｕバンプ２６）と、上記
テープキャリアのＣＯＦ接続のためのインナリード４
を、加熱ボンディングツールで熱圧着させ、半導体素子
２５のフリップチップ・インナリードボンディングのＳ
ｎ／Ａｕ接合（フリップチップ接合２４）を得た。そし
て、その接続部をアンダフィル剤８で充填し固めた。
半導体装置を組み立てるため、該テープキャリアに半導
体素子２５を搭載し、半導体素子の外部引きだし用電極
上に形成された突起型電極（Ａｕバンプ２６）と、上記
テープキャリアのＣＯＦ接続のためのインナリード４
を、加熱ボンディングツールで熱圧着させ、半導体素子
２５のフリップチップ・インナリードボンディングのＳ
ｎ／Ａｕ接合（フリップチップ接合２４）を得た。そし
て、その接続部をアンダフィル剤８で充填し固めた。
【００２７】本発明のインナリード４の荒れた表面の場
合、アンダフィル剤８を充填する前の熱圧着の接合強度
が、６ｇｆ｛１０-2Ｎ｝／リード１本と、強く安定し
た。一方、比較品の場合は、３〜６ｇｆ｛１０-2Ｎ｝／
リード１本と、熱圧着の接合強度が不安定であった。
合、アンダフィル剤８を充填する前の熱圧着の接合強度
が、６ｇｆ｛１０-2Ｎ｝／リード１本と、強く安定し
た。一方、比較品の場合は、３〜６ｇｆ｛１０-2Ｎ｝／
リード１本と、熱圧着の接合強度が不安定であった。
【００２８】これは、本実施形態ではリード表面があれ
ているため、Ａｕバンプ２６の上を滑る際に、摩擦変形
しながら局部溶着することとなり、接合強度のばらつき
を減少させ、安定した熱圧着の接合強度が保持できるも
のと推定される。
ているため、Ａｕバンプ２６の上を滑る際に、摩擦変形
しながら局部溶着することとなり、接合強度のばらつき
を減少させ、安定した熱圧着の接合強度が保持できるも
のと推定される。
【００２９】温度サイクル試験特性は、配線パターンの
４０μｍピッチ部の熱圧着部の電気試験での確認では、
−６５℃（３０分保持）、＋１２５℃（３０分保持）を
１サイクルとして、１０００サイクル実施したが、試験
中の熱圧着部の配線抵抗の増加もなく安定しており、信
頼性に優れていることが判明した。
４０μｍピッチ部の熱圧着部の電気試験での確認では、
−６５℃（３０分保持）、＋１２５℃（３０分保持）を
１サイクルとして、１０００サイクル実施したが、試験
中の熱圧着部の配線抵抗の増加もなく安定しており、信
頼性に優れていることが判明した。
【００３０】一方、図３に示すように、上記半導体素子
の接合後、配線パターンの出力側アウターリード１５
を、異方性導電膜１８を介して、ＬＣＤ（Liquid Cryst
al Display：液晶表示装置）の液晶パネルの透明電極／
ガラス基板１７と接合した。これは、図２に示すよう
に、テープ基材２２上のＳｎめっき２１付き銅箔２（出
力側アウターリード１５）と、ガラス基板１７ａ上の透
明電極１７ｂとの間に、Ｎｉ粒子５を含む異方性導電膜
１８を介在させ、これをボンディング治具２９及びボン
ディング・ステージ３０を用いて押圧することにより、
異方性導電膜１８及び銅箔２に塑性流動を起こさせて行
った。
の接合後、配線パターンの出力側アウターリード１５
を、異方性導電膜１８を介して、ＬＣＤ（Liquid Cryst
al Display：液晶表示装置）の液晶パネルの透明電極／
ガラス基板１７と接合した。これは、図２に示すよう
に、テープ基材２２上のＳｎめっき２１付き銅箔２（出
力側アウターリード１５）と、ガラス基板１７ａ上の透
明電極１７ｂとの間に、Ｎｉ粒子５を含む異方性導電膜
１８を介在させ、これをボンディング治具２９及びボン
ディング・ステージ３０を用いて押圧することにより、
異方性導電膜１８及び銅箔２に塑性流動を起こさせて行
った。
【００３１】この結果、半導体素子接合後の異方性導電
膜１８によるプリント基板へのアウタリード接合も、良
好で液晶用として組み立てができた。
膜１８によるプリント基板へのアウタリード接合も、良
好で液晶用として組み立てができた。
【００３２】＜実施形態２＞上記実施形態１では、接着
剤使用の片面銅貼り１層ＣＣＬテープを用い、これに配
線パターンを形成して微細パターンＣＯＦ用のＴＡＢテ
ープキャリアを構成したが、図４に示すように、接着剤
レス片面銅貼り１層ＣＣＬテープを用いて構成すること
もできる。
剤使用の片面銅貼り１層ＣＣＬテープを用い、これに配
線パターンを形成して微細パターンＣＯＦ用のＴＡＢテ
ープキャリアを構成したが、図４に示すように、接着剤
レス片面銅貼り１層ＣＣＬテープを用いて構成すること
もできる。
【００３３】図４の実施形態の場合、テープ基材たる絶
縁フィルム２０に、厚さ７５μｍで幅７０mmのポリイミ
ド樹脂である東レデュポン株式会社製の商品名「カプト
ンＥＮ」を用い、このテープ基材に接着剤なしで銅箔２
を貼り、これに配線パターンを形成した。
縁フィルム２０に、厚さ７５μｍで幅７０mmのポリイミ
ド樹脂である東レデュポン株式会社製の商品名「カプト
ンＥＮ」を用い、このテープ基材に接着剤なしで銅箔２
を貼り、これに配線パターンを形成した。
【００３４】＜実施形態３＞図５に本発明のＴＡＢテー
プキャリアとこれを用いた半導体装置の第３の実施例を
示す。
プキャリアとこれを用いた半導体装置の第３の実施例を
示す。
【００３５】まず図５（ａ）に示すように、厚さ５０μ
ｍ、幅３５mmのポリイミド樹脂フィルムから成るテープ
基材２０に、エポキシ系接着剤３を貼り合わせたもの
に、パンチングで送り穴（パーフォレーション）を打ち
抜きし、はんだボール用ビアホール１２をレーザ加工し
て設けた後、これに三井金属鉱業製のＳＱ−ＶＬＰ箔銅
箔（厚さ箔９μｍ）（表面の最大あらさ３．５μｍ）の
テープを、その粗化処理面（最大あらさ３．５μｍ）を
上に光沢面を接着層面にしてラミネート・キュアし、接
着剤使用の片面銅貼り１層ＣＣＬを得た。
ｍ、幅３５mmのポリイミド樹脂フィルムから成るテープ
基材２０に、エポキシ系接着剤３を貼り合わせたもの
に、パンチングで送り穴（パーフォレーション）を打ち
抜きし、はんだボール用ビアホール１２をレーザ加工し
て設けた後、これに三井金属鉱業製のＳＱ−ＶＬＰ箔銅
箔（厚さ箔９μｍ）（表面の最大あらさ３．５μｍ）の
テープを、その粗化処理面（最大あらさ３．５μｍ）を
上に光沢面を接着層面にしてラミネート・キュアし、接
着剤使用の片面銅貼り１層ＣＣＬを得た。
【００３６】次にフォトアプリケーションで銅箔面を露
光・エッチングして、銅箔信号層のＣＯＦ接続のための
インナリード４、入力側アウターリード１４及び出力側
アウターリード１５を含む配線パターン（３０μｍピッ
チ）を形成した。
光・エッチングして、銅箔信号層のＣＯＦ接続のための
インナリード４、入力側アウターリード１４及び出力側
アウターリード１５を含む配線パターン（３０μｍピッ
チ）を形成した。
【００３７】次に、この配線パターンに液状のソルダレ
ジスト１６を塗布し、そのソルダレジスト膜（塗布層）
から露出している領域（上記インナリード４等）に、無
電解Ｓｎめっき２８を０．４μｍ厚さ施して、ＴＡＢ用
テープキャリア１の完成品とした。このＴＡＢテープキ
ャリアの場合、ＣＯＦ接続のためのインナリード４の表
面の最大あらさが３．５μｍであり、これは２．０μｍ
以上８μｍ以下の範囲内にある。
ジスト１６を塗布し、そのソルダレジスト膜（塗布層）
から露出している領域（上記インナリード４等）に、無
電解Ｓｎめっき２８を０．４μｍ厚さ施して、ＴＡＢ用
テープキャリア１の完成品とした。このＴＡＢテープキ
ャリアの場合、ＣＯＦ接続のためのインナリード４の表
面の最大あらさが３．５μｍであり、これは２．０μｍ
以上８μｍ以下の範囲内にある。
【００３８】次に図５（ｂ）に示すように、上記ＴＡＢ
テープキャリア１を用いて半導体装置を組み立てた。す
なわち、ＴＡＢテープキャリア１に半導体素子２５を搭
載し、半導体素子の外部引きだし用電極上に形成された
突起型電極（Ａｕバンプ２６）と、上記テープキャリア
のＣＯＦ接続のためのインナリード４を、加熱ボンディ
ングツールで熱圧着させ、半導体素子２５のフリップチ
ップ・インナリードボンディングのＳｎ／Ａｕ接合（フ
リップチップ接合２４）を得た。そして、その接続部を
アンダフィル剤８で充填し固めた。また、はんだボール
用ビアホール１２にはんだボール１０を搭載して、半導
体装置パッケージを完成させた。
テープキャリア１を用いて半導体装置を組み立てた。す
なわち、ＴＡＢテープキャリア１に半導体素子２５を搭
載し、半導体素子の外部引きだし用電極上に形成された
突起型電極（Ａｕバンプ２６）と、上記テープキャリア
のＣＯＦ接続のためのインナリード４を、加熱ボンディ
ングツールで熱圧着させ、半導体素子２５のフリップチ
ップ・インナリードボンディングのＳｎ／Ａｕ接合（フ
リップチップ接合２４）を得た。そして、その接続部を
アンダフィル剤８で充填し固めた。また、はんだボール
用ビアホール１２にはんだボール１０を搭載して、半導
体装置パッケージを完成させた。
【００３９】その結果、本実施形態のＣＯＦ用のＴＡＢ
テープキャリア１は、特に断線、ショートが少なく（フ
ォトレジストの密着性が良く）、歩留が向上した。
テープキャリア１は、特に断線、ショートが少なく（フ
ォトレジストの密着性が良く）、歩留が向上した。
【００４０】また、半導体素子２５のフリップチップ接
合後、異方性導電膜によるプリント基板へのアウタリー
ド接合も良好で、ＣＯＦタイプのＬＣＤ用ＴＡＢテープ
キャリアを歩留良く生産できた。
合後、異方性導電膜によるプリント基板へのアウタリー
ド接合も良好で、ＣＯＦタイプのＬＣＤ用ＴＡＢテープ
キャリアを歩留良く生産できた。
【００４１】温度サイクル試験特性は、配線パターンの
３０μｍピッチ部の異方性導電膜接合部の電気試験での
確認では、−６５℃（３０分保持）、＋１２５℃（３０
分保持）を１サイクルとして、１０００サイクル実施し
たが、試験中の熱圧着部の配線抵抗の増加も少なく、接
合が安定しており、信頼性に優れていることが判明し
た。
３０μｍピッチ部の異方性導電膜接合部の電気試験での
確認では、−６５℃（３０分保持）、＋１２５℃（３０
分保持）を１サイクルとして、１０００サイクル実施し
たが、試験中の熱圧着部の配線抵抗の増加も少なく、接
合が安定しており、信頼性に優れていることが判明し
た。
【００４２】＜実施形態４＞上記実施形態３では、接着
剤使用の片面銅貼り１層ＣＣＬテープを用い、これに配
線パターンを形成して微細パターンＣＯＦ用のＴＡＢテ
ープキャリアを構成したが、図６（ａ）に示すように、
接着剤レス片面銅貼り１層ＣＣＬテープを用いてＴＡＢ
テープキャリア１を構成し、これを用いて図６（ｂ）の
ように半導体装置のパッケージを組み立てることもでき
る。
剤使用の片面銅貼り１層ＣＣＬテープを用い、これに配
線パターンを形成して微細パターンＣＯＦ用のＴＡＢテ
ープキャリアを構成したが、図６（ａ）に示すように、
接着剤レス片面銅貼り１層ＣＣＬテープを用いてＴＡＢ
テープキャリア１を構成し、これを用いて図６（ｂ）の
ように半導体装置のパッケージを組み立てることもでき
る。
【００４３】＜他の実施形態、変形例＞上記実施形態で
は、接着剤使用の片面銅貼り１層ＣＣＬ又は接着剤レス
片面銅貼り１層ＣＣＬのテープを用いたが、テープ基材
の両面に配線層を有する２層ＣＣＬのテープを用いてＴ
ＡＢテープキャリアを構成することもできる。
は、接着剤使用の片面銅貼り１層ＣＣＬ又は接着剤レス
片面銅貼り１層ＣＣＬのテープを用いたが、テープ基材
の両面に配線層を有する２層ＣＣＬのテープを用いてＴ
ＡＢテープキャリアを構成することもできる。
【００４４】またテープ基材としては、ポリイミド樹脂
フィルムの他、ガラスエポキシテープ等の樹脂フィルム
を用いることもできる。
フィルムの他、ガラスエポキシテープ等の樹脂フィルム
を用いることもできる。
【００４５】ここで、上記実施形態（図３〜図６）の作
用効果をまとめれば、次のようになる。
用効果をまとめれば、次のようになる。
【００４６】（１）本実施形態のＴＡＢテープキャリア
は、上記のように銅箔表面の最大表面のあらさがＲｚ＝
２μｍ以上８μｍ以下である「あらさの大きい箔」に制
御されており、フォトレジストが均一に塗布できると共
に、フォトレジストの密着強度が向上することから、微
細配線のエッチング歩留も向上し、品質の安定したＣＯ
Ｆ用のＴＡＢテープキャリアを供給することができる。
は、上記のように銅箔表面の最大表面のあらさがＲｚ＝
２μｍ以上８μｍ以下である「あらさの大きい箔」に制
御されており、フォトレジストが均一に塗布できると共
に、フォトレジストの密着強度が向上することから、微
細配線のエッチング歩留も向上し、品質の安定したＣＯ
Ｆ用のＴＡＢテープキャリアを供給することができる。
【００４７】（２）本実施形態のＴＡＢテープキャリア
は、微細配線（５０μｍピッチ以下３０μｍピッチ）の
エッチング形状が良好であり、エッチングファクタが
３．５以上と向上する。また、Ｓｎめっき後端リード
と、半導体素子の外部引きだし用電極に形成された突起
型電極（Ａｕバンプ）との熱圧着に関し、その接合強度
が安定しており優れている。また温度サイクル試験（−
６５℃と１５０℃）での信頼性が高く優れている。
は、微細配線（５０μｍピッチ以下３０μｍピッチ）の
エッチング形状が良好であり、エッチングファクタが
３．５以上と向上する。また、Ｓｎめっき後端リード
と、半導体素子の外部引きだし用電極に形成された突起
型電極（Ａｕバンプ）との熱圧着に関し、その接合強度
が安定しており優れている。また温度サイクル試験（−
６５℃と１５０℃）での信頼性が高く優れている。
【００４８】（３）本実施形態のＴＡＢテープキャリア
のプリント基板へのアウタリード接合は、異方性導電膜
により良好な組み立てもでき、しかも４０μｍピッチの
配線の形成が容易なため、スリムな設計が可能となり、
小型化に容易な構造のＴＡＢテープキャリアとＣＯＦ接
続構造を安定して供給することができる。
のプリント基板へのアウタリード接合は、異方性導電膜
により良好な組み立てもでき、しかも４０μｍピッチの
配線の形成が容易なため、スリムな設計が可能となり、
小型化に容易な構造のＴＡＢテープキャリアとＣＯＦ接
続構造を安定して供給することができる。
【００４９】（４）本実施形態のＴＡＢテープキャリア
での半導体の突起電極との接合は、従来の限界を超えて
歩留と生産性が良好であり、しかも安定して量産するこ
とができ、品質の安定したＣＯＦ接続構造とＣＯＦ用の
ＴＡＢテープキャリアを供給することができる。
での半導体の突起電極との接合は、従来の限界を超えて
歩留と生産性が良好であり、しかも安定して量産するこ
とができ、品質の安定したＣＯＦ接続構造とＣＯＦ用の
ＴＡＢテープキャリアを供給することができる。
【００５０】＜使用方法、応用システムなど＞本発明の
ＴＡＢテープキャリアは、耐マイグレーション特性に優
れた、微細配線（ピッチ６０μｍ以下）のデバイスホー
ル無しのフリップチップ接続用および図５及び図６のよ
うなデバイスホール無しのフリップチップ接合タイプの
ＣＳＰ・ＢＧＡ用として適用することが可能である。
ＴＡＢテープキャリアは、耐マイグレーション特性に優
れた、微細配線（ピッチ６０μｍ以下）のデバイスホー
ル無しのフリップチップ接続用および図５及び図６のよ
うなデバイスホール無しのフリップチップ接合タイプの
ＣＳＰ・ＢＧＡ用として適用することが可能である。
【００５１】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００５２】（１）請求項１〜６の発明に係るテープキ
ャリアは、銅箔の配線パターンにおけるＣＯＦ接続のた
めのリード表面の最大あらさが２．０μｍ以上８μｍ以
下である「あらさの大きい箔」を使用しているため、加
圧時には、リードの荒れた表面が、Ａｕバンプの上を滑
ることとなり、リードの荒れた表面が摩擦変形して接合
強度のばらつきを減少させる。従って、安定した接合強
度を保持することができ、接合強度の信頼性の高いＴＡ
Ｂテープキャリアを得ることができる。その結果、本発
明のテープキャリアによれば、ＣＯＦの接続構造におけ
る接続信頼性及び歩留の改善と生産性を向上させること
ができる。
ャリアは、銅箔の配線パターンにおけるＣＯＦ接続のた
めのリード表面の最大あらさが２．０μｍ以上８μｍ以
下である「あらさの大きい箔」を使用しているため、加
圧時には、リードの荒れた表面が、Ａｕバンプの上を滑
ることとなり、リードの荒れた表面が摩擦変形して接合
強度のばらつきを減少させる。従って、安定した接合強
度を保持することができ、接合強度の信頼性の高いＴＡ
Ｂテープキャリアを得ることができる。その結果、本発
明のテープキャリアによれば、ＣＯＦの接続構造におけ
る接続信頼性及び歩留の改善と生産性を向上させること
ができる。
【００５３】また本発明のＴＡＢテープキャリアは、上
記のように銅箔表面の最大表面のあらさがＲｚ＝２μｍ
以上８μｍ以下である「あらさの大きい箔」に制御され
ているため、フォトレジストが均一に塗布できると共
に、フォトレジストの密着強度が向上することから、微
細配線のエッチング歩留も向上し、品質の安定したＣＯ
Ｆ用のＴＡＢテープキャリアを供給することができる。
記のように銅箔表面の最大表面のあらさがＲｚ＝２μｍ
以上８μｍ以下である「あらさの大きい箔」に制御され
ているため、フォトレジストが均一に塗布できると共
に、フォトレジストの密着強度が向上することから、微
細配線のエッチング歩留も向上し、品質の安定したＣＯ
Ｆ用のＴＡＢテープキャリアを供給することができる。
【００５４】（２）請求項７の発明に係る半導体装置
は、請求項１〜６のいずれかに記載のテープキャリアを
用い、半導体素子の外部引きだし用電極上に形成された
突起型電極に、テープキャリアのＣＯＦ接続のためのリ
ードを加熱ボンディングツールで熱圧着させる構造であ
るため、接続信頼性の高いＣＯＦの接続構造の半導体装
置を、歩留良く生産することができる。
は、請求項１〜６のいずれかに記載のテープキャリアを
用い、半導体素子の外部引きだし用電極上に形成された
突起型電極に、テープキャリアのＣＯＦ接続のためのリ
ードを加熱ボンディングツールで熱圧着させる構造であ
るため、接続信頼性の高いＣＯＦの接続構造の半導体装
置を、歩留良く生産することができる。
【図１】本発明のＴＡＢテープキャリアにおけるＣＯＦ
接続構造を示したもので、（ａ）は接続前の横断面図、
（ｂ）は接続後の横断面図である。
接続構造を示したもので、（ａ）は接続前の横断面図、
（ｂ）は接続後の横断面図である。
【図２】本発明のＴＡＢテープキャリアにおける液晶パ
ネルとの接続構造を示した横断面図である。
ネルとの接続構造を示した横断面図である。
【図３】本発明の第１の実施形態に係るＴＡＢテープキ
ャリアを用いた半導体装置の横断面図である。
ャリアを用いた半導体装置の横断面図である。
【図４】本発明の第２の実施形態に係るＴＡＢテープキ
ャリアを用いた半導体装置の横断面図である。
ャリアを用いた半導体装置の横断面図である。
【図５】本発明の第３の実施形態を示したもので、
（ａ）はＴＡＢテープキャリアの横断面図、（ｂ）はそ
れを用いた半導体装置の横断面図である。
（ａ）はＴＡＢテープキャリアの横断面図、（ｂ）はそ
れを用いた半導体装置の横断面図である。
【図６】本発明の第４の実施形態を示したもので、
（ａ）はＴＡＢテープキャリアの横断面図、（ｂ）はそ
れを用いた半導体装置の横断面図である。
（ａ）はＴＡＢテープキャリアの横断面図、（ｂ）はそ
れを用いた半導体装置の横断面図である。
【図７】従来のＴＡＢテープキャリアのＣＯＦ接続構造
を示した図である。
を示した図である。
１ ＴＡＢ用テープキャリア ２ 銅箔 ３ 接着剤 ４ インナリード １０ はんだボール １２ はんだボール用ビアホール １４ 入力側アウターリード １５ 出力側アウターリード １６ ソルダレジスト １７ 透明電極／ガラス基板 １８ 異方性導電膜 ２０、２２ テープ基材 ２１、２８ Ｓｎめっき ２４ フリップチップ接合 ２５ 半導体素子 ２６ Ａｕバンプ ３１ 塑性流動
Claims (7)
- 【請求項１】絶縁性の樹脂フィルムから成るテープ基材
の片面に銅箔を貼り合わせ、該銅箔をフォトエッチング
することによりＣＯＦ接続のためのリードを含む配線パ
ターンを形成し、その配線パターン上をソルダレジスト
膜で保護したＴＡＢテープキャリアにおいて、 前記銅箔の配線パターンにおけるＣＯＦ接続のためのリ
ード表面の最大あらさが２．０μｍ以上８μｍ以下であ
ることを特徴とするテープキャリア。 - 【請求項２】前記テープ基材がポリイミド樹脂フィルム
から成ることを特徴とする請求項１に記載のテープキャ
リア。 - 【請求項３】前記銅箔が２〜１８μｍ厚さの電解あるい
は圧延箔から成ることを特徴とする請求項１又は２に記
載のテープキャリア。 - 【請求項４】前記配線パターン上をソルダレジスト膜で
保護したことを特徴とする請求項１〜３のいずれかに記
載のテープキャリア。 - 【請求項５】前記配線パターンにおけるソルダレジスト
膜から露出している領域に、Ｓｎ，Ｎｉ，Ａｕ等のめっ
きを施したことを特徴とする請求項４に記載のテープキ
ャリア。 - 【請求項６】前記配線パターン上に無電解めっきまたは
電気めっきが施されていることを特徴とする請求項１〜
３のいずれかに記載のテープキャリア。 - 【請求項７】請求項１〜６のいずれかに記載のテープキ
ャリアを用い、該テープキャリアに半導体素子を搭載
し、半導体素子の外部引きだし用電極上に形成された突
起型電極に前記テープキャリアのＣＯＦ接続のためのリ
ードを加熱ボンディングツールで熱圧着させたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001009888A JP4069588B2 (ja) | 2001-01-18 | 2001-01-18 | テープキャリア及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001009888A JP4069588B2 (ja) | 2001-01-18 | 2001-01-18 | テープキャリア及びそれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217246A true JP2002217246A (ja) | 2002-08-02 |
| JP4069588B2 JP4069588B2 (ja) | 2008-04-02 |
Family
ID=18877300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001009888A Expired - Fee Related JP4069588B2 (ja) | 2001-01-18 | 2001-01-18 | テープキャリア及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4069588B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559524B2 (en) * | 2000-10-13 | 2003-05-06 | Sharp Kabushiki Kaisha | COF-use tape carrier and COF-structured semiconductor device using the same |
| JP2009016716A (ja) * | 2007-07-09 | 2009-01-22 | Hitachi Cable Ltd | Ｔａｂテープキャリアおよびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9674955B2 (en) * | 2011-11-09 | 2017-06-06 | Lg Innotek Co., Ltd. | Tape carrier package, method of manufacturing the same and chip package |
-
2001
- 2001-01-18 JP JP2001009888A patent/JP4069588B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559524B2 (en) * | 2000-10-13 | 2003-05-06 | Sharp Kabushiki Kaisha | COF-use tape carrier and COF-structured semiconductor device using the same |
| JP2009016716A (ja) * | 2007-07-09 | 2009-01-22 | Hitachi Cable Ltd | Ｔａｂテープキャリアおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4069588B2 (ja) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW499826B (en) | Multilayer flexible wiring board | |
| KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
| JPWO2013027718A1 (ja) | 部品実装プリント基板及びその製造方法 | |
| TW200803642A (en) | Process for producing multilayer board | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100275906B1 (ko) | 테이프 캐리어 패키지 반도체장치와 이를 이용한 액정패널 표시장치 및 그의 단선 시험방법 | |
| JPH1032224A (ja) | 半導体装置及びその製造方法 | |
| JP3442978B2 (ja) | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 | |
| JP2002217246A (ja) | テープキャリア及びそれを用いた半導体装置 | |
| WO2000026959A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
| JP3424523B2 (ja) | Ｔａｂ用テープキャリア及びその製造方法 | |
| JP2002270652A (ja) | テープキャリア及びそれを用いた半導体装置 | |
| JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH09306949A (ja) | 複合バンプへのテープ自動化結合方法 | |
| JP2010262960A (ja) | インターポーザ及び半田接合部の接合構造 | |
| TW200532879A (en) | Circuit substrate and method for mounting electronic element | |
| JP2001127117A (ja) | Ｔａｂテープの製造方法 | |
| JP4031899B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JP3888210B2 (ja) | フィルムキャリアの製造方法 | |
| JP2002158446A (ja) | フレキシブル基板素片、及び、多層フレキシブル配線板 | |
| JP2000195908A (ja) | 電子部品実装用フィルムキャリアテ―プ | |
| JP2004335602A (ja) | プリント配線基板 | |
| JP2002299387A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2005183587A (ja) | プリント配線基板の製造方法および半導体装置 | |
| JP2008210835A (ja) | 電子部品搭載用基材とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060317 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |