JP2008210835A - 電子部品搭載用基材とその製造方法 - Google Patents

電子部品搭載用基材とその製造方法 Download PDF

Info

Publication number
JP2008210835A
JP2008210835A JP2007043412A JP2007043412A JP2008210835A JP 2008210835 A JP2008210835 A JP 2008210835A JP 2007043412 A JP2007043412 A JP 2007043412A JP 2007043412 A JP2007043412 A JP 2007043412A JP 2008210835 A JP2008210835 A JP 2008210835A
Authority
JP
Japan
Prior art keywords
film
electronic component
copper
metal
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007043412A
Other languages
English (en)
Inventor
Tomoe Fujioka
知恵 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007043412A priority Critical patent/JP2008210835A/ja
Publication of JP2008210835A publication Critical patent/JP2008210835A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】リード部材が樹脂フィルムに接着されてなる電子部品搭載用基材において、リード部材における表面をスズなどの金属層で覆うときに、銅などの溶解が発生することを抑制するとともに、リード部材が樹脂フィルムから剥離することのない電子部品搭載用基材とその製造方法を提供する。
【解決手段】金属からなる本体部分21の表面領域の一部に、当該本体部分21を構成する金属元素と同種の金属元素を含む合金層22が存在するリード部材2が、前記合金層22が存在しない表面領域で樹脂フィルム1に接着されてなる電子部品搭載用基材100とする。
【選択図】図1

Description

本発明は、微細形状のリード部材を有する電子部品搭載用基材とその製造方法、特にテープキャリアパッケージに備えられる電子部品搭載用基材とその製造方法に関する。
電子チップ等の電子部品が搭載されてなるテープキャリアパッケージ(Tape Carrier Package)には、フレキシブルな薄膜状のテープキャリア等が利用されている。
このテープキャリアは、銅など導電性に優れた材料からなるリード部材が樹脂フィルムに配され、リード部材の一部がソルダーレジストで覆われた構成を有する。
このようなテープキャリアに電子部品が搭載され、電子部品とリード部材とが半田等で接合されるが、その接合を良好にするために、リード部材の表面の中で、ソルダーレジストで覆われていない領域にスズなどのめっき層が積層される。このめっき層が露出する箇所で電子部品を半田付け若しくはボンディングすることで良好な接続を得ることができる。
ところで、スズめっき層をリード部材に積層形成するには、高温雰囲気下でリード部材をスズめっき液に浸して形成する方法を用いるので、銅リードとソルダーレジストとの熱膨張率の差異などから、ソルダーレジストの界面が銅リードから僅かに剥離し、これらの界面に微小間隙が生じることがある。その間隙にスズめっき薬液が浸入すると、ソルダーレジストで被覆される銅部分が局所的に溶解し、リード部材の強度低下を招いたり、リード部材が細線である場合には断線が発生する場合がある。
また、銅などからなるリード部材にスズめっき層を直接形成すると、スズめっき層表面に針状突起(ホイスカ)が発生する問題もある。
このような問題に対して、特許文献1に開示されるテープキャリアのように、銅リードとソルダーレジストとの間にスズ−銅合金層を介在させる技術が知られている。
図5は、特許文献1に記載された形成工程を示した断面模式図である。
その工程を説明すると、先ず、全表面がスズめっき皮膜82aで覆われた銅箔81を、接着層911を介して樹脂フィルム91に接着(図5(a))し、加熱処理でスズめっき皮膜82aをスズ−銅合金めっき皮膜82に変性させる(図5(b))。次に、スズ−銅合金めっき皮膜82をレジストで覆い、このレジストを露光し、現像してスズ−銅合金めっき皮膜82の一部を露出させる形状のレジスト80(図5(c))を形成する。スズ−銅合金めっき皮膜82及び銅箔81の一部(露出部分)をエッチングにより除去(図5(d))して複数のリード部材とする。そして、各リード部材の中央部を覆うようにソルダーレジスト93を形成(図5(e))する。最後に、各リード部材のうちソルダーレジスト93に覆われていない部分にスズめっき層を形成する。スズめっき層の形成工程において、銅リード921とソルダーレジスト93との間にスズ−銅合金層922が介在するので、銅リード921の溶解は抑制される。
特開2003−234380号公報
しかしながら、特許文献1に開示したテープキャリアのように、銅リード921にスズ−銅合金層922を形成したものでは、樹脂フィルム91と銅リード921との間にスズ−銅合金層922が介在するので、樹脂フィルム91に対する密着性が劣ることがわかった。この密着性が劣ると、テープキャリアの製造工程中に、銅リード921が樹脂フィルム91から剥離する恐れがある。
本発明は以上の課題に鑑みてなされたものであって、リード部材が樹脂フィルムに接着されてなる電子部品搭載用基材において、リード部材における表面をスズなどでめっきするときに、銅などの溶解が発生することを抑制するとともに、リード部材が樹脂フィルムから剥離することのない電子部品搭載用基材とその製造方法を提供することを目的とする。
上記課題を解決するために本発明に係る電子部品搭載用基材の構成を以下のようにする。
銅などの金属からなる本体部分の表面領域の一部に、当該本体部分を構成する金属元素と同種の金属元素を含む合金層が存在するリード部材が、前記合金層が存在しない表面領域で樹脂フィルムに接着されてなる構成とする。これにより、金属からなる本体部分が樹脂フィルムに接着された状態となる。
そして、樹脂フィルムに接着されておらず、前記合金層が存在するリード部材の表面領域において、その一部領域を覆うようにソルダーレジストが配され、かつ、前記ソルダーレジストで被覆されていない領域に、搭載される電子部品との接合性が前記リード部材よりも高いスズなどの金属層が形成されている構成とする。
前記本体部分が銅からなる金属性の本体部分と、スズからなる金属層との間に介在する前記合金層が、スズ−銅合金層として各層間での密着性を高くすることが好ましい。
また、前記樹脂フィルムは、ポリイミドを主成分としている構成にして金属性の本体部分との密着性も高くすることが好ましい。
なお、前記合金層の厚みが0.05μm以上0.70μm以下となるようにして金属層表面からのホイスカの発生を図り、前記金属層の厚みが0.15μm以上0.80μm以下となるようにしてめっきだれが生じ難いようにするのが好ましい。
また上記構成の電子部品搭載用基材を形成するために以下の製造方法を用いるものとする。
樹脂フィルムに金属箔を接着する第1ステップと、前記樹脂フィルムに接着された状態の前記金属箔の表面に、前記金属箔を構成する金属元素と同種の金属元素を含む合金皮膜を形成する第2ステップと、前記合金皮膜が形成された金属箔の一部を除去する第3ステップとを含む製造方法とする。
なお、前記第2ステップは、前記金属箔表面のうち、前記樹脂フィルムに接着されていない表面領域に、前記金属箔を構成する金属元素とは異なる金属元素を含むめっき皮膜を形成する第1サブステップと、前記めっき皮膜をレジスト膜で被覆する第2サブステップと、加熱処理で前記レジスト膜を硬化させるとともに、当該加熱処理によって少なくとも前記めっき皮膜と前記金属箔との界面に前記合金皮膜を形成する第3サブステップとを含んだものとするのが好ましい。
そして、前記合金皮膜の一部が除去されてなる合金層をソルダーレジストで覆うステップと、当該ステップ後に、前記ソルダーレジストで覆われていない部分を、搭載される電子部品との接合性が前記金属箔よりも高い金属層で被覆するステップとを行って、上記の電子部品搭載用基材と同様の特徴を有する状態にする。
なお、上述しためっき皮膜の形成には無電解めっき法、または電解めっき法を用いることができる。
本発明の電子部品搭載用基材では、本体部分の表面領域の一部に、当該本体部分を構成する金属元素と同種の金属元素を含む合金層を有しているので、リード部材をソルダーレジストで被覆するときに、上記合金層の部分を被覆すれば、ソルダーレジストとリード部材との界面領域には上記合金層が介在することになる。
従って、リード部材にスズなどの金属層を積層形成するときに、スズめっき液がソルダーレジストとリード部材との界面領域に浸入したとしても、合金層が存在している領域では浸入したスズが銅などの金属で構成された本体部分と直接接触しないので、本体部分の溶解が防止される。
さらに、本発明の電子部品搭載用基材では、リード部材の表面領域のうち、上記合金層が存在しない部分で樹脂フィルムに接着されているので、リード部材の本体部分と樹脂フィルムとが直接接着される。
ここで、リード部材の本体部分は、金属で構成されているので、その熱膨張係数は、合金層の熱膨張係数と比べると大きく、樹脂フィルムの熱膨張係数に近い。
従って、本発明のようにリード部材の本体部分と樹脂フィルムとが直接接着されていると、リード部材と樹脂フィルムとの熱膨張係数の差は比較的小さいので、温度変化時にリード部材と樹脂フィルムとの接着面にかかる応力が小さくなる。よって、リード部材と樹脂フィルムとの間で高い密着性を得ることができ、テープキャリアの製造工程中に、リード部材が樹脂フィルムから剥離することもない。
また、スズなどの金属層は、リード部材において合金層が存在する表面領域のうち、ソルダーレジストで覆われていない領域に形成されるので、金属層と本体部分の間には合金層が介在し、金属層表面に針状突起(ホイスカ)が発生することも抑制される。ホイスカの発生を抑制する上で、合金層の厚みを0.05μm以上にすることが好ましい。
上記本発明の電子部品搭載用基材において、リード部材の本体部分を銅で構成すると、高い導電性を得ることができる。
また、樹脂フィルムをポリイミドが主成分となる構成とすると、リード部材の本体部分を構成する金属、特に銅の熱膨張係数に近いため、リード部材と樹脂フィルムとの間でさらに密着性を高めることができる。
金属層の厚みを0.15〜0.80μmの範囲に設定すれば、電子部品のボンディングを良好に実施できるとともに、めっきダレ等を生じることもなく微細な形状のリード部材を実現できる。
本発明に係る電子部品搭載用基材の製造方法によれば、第1ステップで表面が露出したままの金属箔を樹脂フィルムに接着した後に、第2ステップで、樹脂フィルムに接着された金属箔の表面に対して、金属箔と同種の金属元素を含む合金皮膜を形成するので、第2ステップでは、金属箔の表面のうち、樹脂フィルムと接着していない表面部分だけに合金皮膜が形成され、金属箔と樹脂フィルムとの接着境界には合金皮膜が形成されない。
第3ステップでは、合金皮膜が表面に形成された金属箔を部分的に除去することによって、リード部材の形状にパターニングする。
これによって、樹脂フィルム上にリード部材が接着された電子部品搭載用基材が製造され、製造された電子部品搭載用基材は、上述した本発明の電子部品搭載用基材と同様の特徴を備えることになる。
すなわち、リード部材の表面のうち、樹脂フィルムと接着されていない領域に、金属箔から形成されてなる本体部分の金属元素と同種の金属元素を含む合金層が形成されるとともに、リード部材と樹脂フィルムとの接着境界に合金皮膜が介在されていない。従って、リード部材をソルダーレジストで被覆するときに、合金層に被覆されている領域を被覆すれば、ソルダーレジストとリード部材との間に合金層が介在するので、リード部材にスズなどの金属層を形成するときに、リード部材、特に本体部分が溶解するのを防止できる。また、リード部材と樹脂フィルムとの間で高い密着性を得ることもできる。
上記本発明の製造方法において、第2ステップで樹脂フィルムに接着された金属箔の表面に金属箔と同種の金属元素を含んでなる合金皮膜を形成する方法として、第1サブステップで、金属箔の表面に、金属箔に含まれる金属元素とは異なる金属元素を含んだめっき皮膜を形成し、第2サブステップで、めっき皮膜をレジスト膜で被覆し、第3サブステップで、加熱処理することによって、レジスト膜を硬化させるとともに、めっき皮膜と金属箔との境界に合金皮膜を形成する方法を採ることができる。
この方法によれば、第3サブステップの加熱処理で、レジスト膜の硬化と合金皮膜の形成とを両方行うことができるので製造コストを低減できる。
また、めっき皮膜の形成に無電解めっき法または電解めっき法を利用すれば、簡易かつ精密に形成できる。
以下、本発明に係る電子部品搭載用基材の一例について図面を参照しながら説明する。
<テープキャリア100>
図1(a)は、本実施形態に係るテープキャリア100の平面図、図1(b)および図1(c)はそれぞれ図1(a)におけるA−A’断面、B−B’断面に沿った断面図である。
テープキャリア100は、図1(a)に示すように、長尺状のポリイミド樹脂フィルム(以下、単に「樹脂フィルム」と記す。)1に、短冊状のリード部材2が複数配され、各リード部材2を部分的に覆うようにソルダーレジスト3が配された構成となっている。
リード部材2と樹脂フィルム1との接着は、 エポキシ系やアクリル系、フェノール・ブチラール系からなる接着層11(図1(b)参照)を介してなされている。
樹脂フィルム1にはデバイスホール1a、スプロケットホール1bが設けられており、リード部材2は、5本で1組とし、各組ごとに、このデバイスホール1aの四方に位置し、リード部材2の各々の一端部がデバイスホール1aの領域に突出した状態で配されている。
ソルダーレジスト3は、デバイスホール1aを取り囲む四角枠形状に配され、各リード部材2の当該一端部(インナーリード部)と他端部(アウターリード部)を除くように、中央部分を被覆している。
図1(b)、(c)に示されるように、リード部材2は、芯体(本体部分)である銅リード21と、当該銅リードの表面領域の一部に形成されたスズ−銅合金層22とを有している。
銅リード21は、接着層11を介して樹脂フィルム1に直接接着されている。
また、スズ−銅合金層22は、銅リード21の表面において、樹脂フィルム1と接着されている面を除いて、ほぼ全面的に形成されている。詳しくは、図1(b)に示されるように、全ての銅リード21の上面を被覆するとともに、各組5本並列されたリード部材2の中で両端に位置する2本の銅リード21の外側部も被覆している。
上記のソルダーレジスト3は、このように表面領域にスズ−銅合金層22が形成されたリード部材2の中央部分を被覆しているので、ソルダーレジスト3とリード部材2との界面領域には、スズ−銅合金層22が介在することになる。
なお、リード部材2におけるインナーリード部及びアウターリード部(ソルダーレジスト3で被覆されていない領域)の表面領域には、図1(c)で示すように、スズ−銅合金層22を覆うようにスズめっき層23が露出する状態で形成されている。
図1(c)部分拡大図に示す銅リード21の厚みd1は9.0〜35.0μm程度である。
スズ−銅合金層22の厚みd2は、積層されるスズめっき層23表面でのホイスカの発生を抑制するために0.05μm以上、0.70μm以下とするのが好ましい。
スズめっき層23の厚みd3は、電子チップの実装工程の際にボンディングが容易になるように0.15μm以上で、かつ、ボンディング時にめっきダレが生じないように0.8μm以下に設定するのが好ましい。
<テープキャリアパッケージ200>
以上の構成のテープキャリア100には電子部品が搭載される(図4参照)。
具体的には、図1(a)で示したデバイスホール1a領域にICチップ5を配置するように、インナーリード部に半田6を介して電子チップ5の端子部をボンディングし、ICチップ5を包含するように一体的に樹脂(例えば、エポキシ系樹脂等)7で封止することによってテープキャリアパッケージ(TCP)200を形成できる。
ここで、上記のようにリード部材2のインナーリード部とアウターリード部は、スズめっき層23が露出しているので、インナーリード部では半田6を介してICチップ5の端子部を良好に接合でき、アウターリード部でも、外部電子機器を同様に良好に接合できる。
なお、インナーリード部とICチップ5の端子とを半田で接合する以外に、金バンプ等によってボンディングする際にも、スズめっき層23と金バンプ間に金錫共晶合金が形成されるので、強固な接合力を得ることができる。
<テープキャリア100の製造方法>
上記構成のテープキャリア100の製造方法について図2および図3を用いて説明する。図2および図3は、テープキャリア100の製造工程を示す要部斜視図(一部断面図)である。
接着工程:
図2(a)で示すように、樹脂フィルム1主面に接着層を形成し、銅リード21の材料である銅箔21aを載置押圧することによって樹脂フィルム1上に銅箔21aを接着する。この工程に用いる樹脂フィルム1には、予め、スプロケットホールやデバイスホール等をパンチング加工しておく。
なお、樹脂フィルム1と銅箔21aとの接着方法については、接着剤を介さずに熱圧着等の方法で接着しても構わない。
第1スズめっき皮膜形成工程:
樹脂フィルム1に接着された銅箔21aを、無電解めっき法によりスズめっきすることにより、図2(b)のようにスズめっき皮膜22aで被覆する。この工程で、拡大断面図で示すように、銅箔21aの表面のうち、樹脂フィルム1と接着されていない表面部分のみがスズめっき皮膜22aで被覆される。
パターニング工程:
表面にスズめっき皮膜22aが形成された銅箔21aを、リードの形状にパターニングする。
先ず、スズめっき皮膜22a上にノボラック樹脂やフェノールノボラック樹脂、ポリヒドロキシスタイレンからなるフォトレジストを塗布し硬化させると、図2(c)のようにスズめっき皮膜22aで覆われた銅箔21aの上面及び側面がフォトレジストで覆われる。
このフォトレジストの硬化は、80〜120℃で10〜60分程度の加熱処理によって行うが、この加熱処理によって、拡大断面図で示すように、銅箔21aとスズめっき皮膜22aとの界面部分にスズ−銅合金皮膜22bが形成される。
このように本製法では、フォトレジスト硬化用の加熱処理で、スズ−銅合金皮膜22bの形成も併せて行う。
次に、硬化したフォトレジスト膜を、露光し、現像することによって、フォトレジスト膜40を図2(d)で示す短冊状に加工する。この状態で、スズめっき皮膜22aと銅箔21aをエッチングすることによって、スズめっき皮膜22aと銅箔21aのうち、フォトレジスト40に覆われていないスリット状の露出部分だけが除去され、フォトレジスト40で覆われていた部分が残る。
従って、フォトレジスト40を除去すると、図3(a)のように、スズめっき皮膜22aで被覆された銅箔21aが短冊状に成形される。
この短冊状に残った部分がリード部材2に相当し、銅箔の一部分(銅リード)21にスズめっき層22が積層された構成になっている。
なお、上記のように銅箔21aが樹脂フィルム1に直接接着され、樹脂フィルム1との接着部分(界面部分)付近で銅箔21aのみをエッチングするので、エッチングレートが時間的に変動しない。すなわち、樹脂フィルム1と銅箔21aとの界面付近まで安定したエッチングレートを維持し、微細なパターン形状を有するリード部材を実現できる。
ソルダーレジスト形成工程:
その後、図3(b)で示すように、上記短冊状に加工された銅箔(銅リード21)の中央部(両端部を除いた部分)を覆うようにソルダーレジストを塗布し、加熱処理することにより、ソルダーレジスト3を硬化させる。
このソルダーレジストの加熱処理を行う前に、銅リード21とスズめっき皮膜22aとの界面近傍領域だけに、上述したようにスズ−銅合金膜が形成されているが、ソルダーレジストの加熱処理に伴って、界面近傍だけでなく、銅リード21に積層されているスズめっき層22aが全体的にスズ−銅合金層22に変性される。
第2スズめっき層形成工程:
パターニング工程で製造されたものに対して、無電解めっき法でスズめっきを施す。それによって、銅リード21を覆うスズ−銅合金層22の表面のうち、ソルダーレジスト3で覆われていない部分(両端部)が、図3(c)のようにスズめっき層23で被覆される。
以上の工程で、テープキャリア100が製造され、図3(b)における仮想断面S1部分は図1(b)、仮想断面S2部分は図1(c)で示す構造となる。
<テープキャリア100効果>
テープキャリア100は、リード部材2の本体部分が銅リード21で形成されているので、高い導電性が得られる。
上記のスズめっき層23を被覆する第2スズめっき層形成工程のときに、銅リード21の溶解を抑える効果を奏する。すなわち、この工程で使用するめっき液が、銅リード21とソルダーレジスト3との界面領域に浸入することもある。
このとき、界面領域に浸入しためっき液が銅リード21に直接接触すると、めっき液に含まれているスズイオンが析出するとともに、銅リード21の銅が溶出するので銅リード21が局所的に溶解する現象が生じるのに対して、上述したようにテープキャリア100では銅リード21とソルダーレジスト3との界面領域には、スズ−銅合金層22が介在することと、また、スズ−銅合金層22は、銅リード21と同種の金属元素(銅元素)を含むので銅リード21から剥がれにくいこととにより、この界面領域にめっき液が浸入したとしても、銅リード21に直接接触することがない。
従って、第2スズめっき層形成工程において、銅リード21が局所的に溶解する現象は抑えられる。
また、テープキャリア100は、銅リード21が、接着層11を介して樹脂フィルム1に直接接着されている。すわなち、銅リード21の表面のうち、スズ−銅合金層22で被覆されていない部分で樹脂フィルム1に接着されている。ここで、銅リード21の熱膨張係数は、スズ−銅合金層22の熱膨張係数と比べると大きく、樹脂フィルム1の熱膨張係数に近いので、接着面における熱膨張係数差が比較的小さい。
従って、テープキャリア100は、温度が変化した時に、リード部材2と樹脂フィルム1の接着面にかかる応力が小さいので、リード部材2と樹脂フィルム1との間で高い密着性が得られる。
また、上記テープキャリア100の製造方法でも、最初の接着工程において、樹脂フィルム1と銅リード21が接着剤で直接接着されるので高密着性が得られる。そして、その後の工程を通して、樹脂フィルム1と銅リード21との高密着は維持されるので、リード部材21が樹脂フィルム1から剥離することもない。
また、スズめっき層23と銅リード21が直接積層されると、スズめっき層23に針状の突起(ホイスカ)が発生し易いことが知られているが、テープキャリア100では、スズめっき層23と銅リード21の間にスズ−銅合金層22が介在しており、直接接触していないので、ホイスカの発生も抑制される。
従って、上記製造方法によれば、第1スズめっき皮膜形成工程におけるスズめっき皮膜22aを部分的にスズ−銅合金層に変性させるので、その後はスズめっき皮膜22a表面からホイスカが発生することを抑制できる。
なお、この効果を確認するために、銅箔21aとスズめっき皮膜22aとの界面部分にスズ−銅合金皮膜を形成した場合と形成しない場合で、上記製造方法のパターニング工程におけるスズめっき皮膜22aの表面部分でのホイスカの発生について比較する実験を行ったところ、界面部分にスズ−銅合金皮膜22bを形成しておくだけで、ホイスカの発生を2日程度遅らせることができることを確認した。この実験結果は、テープキャリア100を完成させるまでの工程におけるホイスカの発生抑制という点で、歩留の向上など大きな効果を備える。
上記のテープキャリア100の製造方法によれば、フォトレジスト40aの硬化用の加熱処理でスズ−銅合金皮膜22bを界面部分に併せて形成でき、さらに、ソルダーレジスト3の硬化用の加熱処理で、この界面部分だけでなくスズめっき皮膜22aを全体的にスズ−銅合金膜22bに変性できるので、スズ−銅合金皮膜22bを形成するために、加熱工程を別途設ける必要がない。従って、工程数を減らして製造コストを抑えることができる。
<その他の事項>
樹脂フィルム1には、芯体となる銅リード21との熱膨張率が近い材料であれば、ポリエチレンテレフタレート等の他の材料からなるフィルム材も適用できる。フィルム材の代わりに、プリント基板等の厚膜の部材等を用いても構わない。
また金属箔を構成する材料としては銅だけでなく、銅系の素材(Cu−Fe−Pなど)、Fe系素材(Fe−Niなど)や機械的強度、電気伝導度、熱伝導度等に優れた素材も適用でき、スズめっき層23の代わりに、銅などよりもボンディング性に優れた金属や合金でめっき層を形成しても良い。例えば金などの金属材料、錫−ビスマス系材料や錫と微量な銅との合金材料などもこのめっき層に適用できる。
上記製造方法では、フォトレジストの加熱処理工程で、銅箔21aとスズめっき膜22aとの界面部分だけににスズ−銅合金皮膜22bを形成したが、加熱時間および加熱温度等に係るコスト抑制に支障がなければ、フォトレジストの加熱処理工程で、上記界面部分だけでなく、スズめっき皮膜全体をスズ−銅合金皮膜に変性して形成しても構わない。
また、上記製造方法ではスズめっき皮膜22a、スズめっき層23の形成には、無電解めっき法を用いたが、電解めっき法を用いても構わない。
本発明は、電子チップ等の電子部品が搭載される基材に対して有用である。
(a)は本実施形態に係るテープキャリアの模式平面図であり、(b)および(c)は同テープキャリアの要部断面図である。 本実施形態に係るテープキャリアの製造工程を示す要部斜視図である。 本実施形態に係るテープキャリアの製造工程を示す要部斜視図である。 本実施形態に係るテープキャリアを用いたテープキャリアパッケージの断面図である。 従来技術に係るテープキャリアの製造工程を示す要部断面図である。
符号の説明
1 ポリイミド樹脂フィルム
2 リード部材
3 ソルダーレジスト
11 接着層
21 銅リード
22 スズ−銅合金層
23 スズめっき層
100 テープキャリア
200 テープキャリアパッケージ

Claims (10)

  1. 金属からなる本体部分の表面領域の一部に、当該本体部分を構成する金属元素と同種の金属元素を含む合金層が存在するリード部材が、
    前記合金層が存在しない表面領域で樹脂フィルムに接着されてなる
    ことを特徴とする電子部品搭載用基材。
  2. 前記合金層が存在する表面領域において、
    その一部領域を覆うようにソルダーレジストが配され、かつ、
    前記ソルダーレジストで被覆されていない領域に、搭載される電子部品との接合性が前記リード部材よりも高い金属層が形成されている
    ことを特徴とする請求項1に記載の電子部品搭載用基材。
  3. 前記金属層は、スズめっき層であり、
    前記合金層は、スズ−銅合金層である
    ことを特徴とする請求項2に記載の電子部品搭載用基材。
  4. 前記リード部材は、銅を主成分としている
    ことを特徴とする請求項2に記載の電子部品搭載用基材。
  5. 前記樹脂フィルムは、ポリイミドを主成分としている
    ことを特徴とする請求項2に記載の電子部品搭載用基材。
  6. 前記合金層の厚みは0.05μm以上0.70μm以下であり、
    前記金属層の厚みは0.15μm以上0.80μm以下である
    ことを特徴とする請求項2から5のいずれかに記載の電子部品搭載用基材。
  7. 樹脂フィルムに金属箔を接着する第1ステップと、
    前記樹脂フィルムに接着された状態の前記金属箔の表面に、前記金属箔を構成する金属元素と同種の金属元素を含む合金皮膜を形成する第2ステップと、
    前記合金皮膜が形成された金属箔の一部を除去する第3ステップと
    を含む
    ことを特徴とする電子部品搭載用基材の製造方法。
  8. 前記第2ステップは、
    前記金属箔表面のうち、前記樹脂フィルムに接着されていない表面領域に、前記金属箔を構成する金属元素とは異なる金属元素を含むめっき皮膜を形成する第1サブステップと、
    前記めっき皮膜をレジスト膜で被覆する第2サブステップと、
    加熱処理で前記レジスト膜を硬化させるとともに、当該加熱処理によって少なくとも前記めっき皮膜と前記金属箔との界面に前記合金皮膜を形成する第3サブステップと
    を含む
    ことを特徴とする請求項7に記載の電子部品搭載用基材の製造方法。
  9. 前記合金皮膜の一部が除去されてなる合金層をソルダーレジストで覆うステップと、
    当該ステップ後に、前記ソルダーレジストで覆われていない部分を、搭載される電子部品との接合性が前記金属箔よりも高い金属層で被覆するステップと
    を含む
    ことを特徴とする請求項7または8に記載の電子部品搭載用基材の製造方法。
  10. 前記めっき皮膜の形成に無電解めっき法、または電解めっき法を用いる
    ことを特徴とする請求項8に記載の電子部品搭載用基材の製造方法。
JP2007043412A 2007-02-23 2007-02-23 電子部品搭載用基材とその製造方法 Pending JP2008210835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007043412A JP2008210835A (ja) 2007-02-23 2007-02-23 電子部品搭載用基材とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007043412A JP2008210835A (ja) 2007-02-23 2007-02-23 電子部品搭載用基材とその製造方法

Publications (1)

Publication Number Publication Date
JP2008210835A true JP2008210835A (ja) 2008-09-11

Family

ID=39786920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007043412A Pending JP2008210835A (ja) 2007-02-23 2007-02-23 電子部品搭載用基材とその製造方法

Country Status (1)

Country Link
JP (1) JP2008210835A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016023347A (ja) * 2014-07-23 2016-02-08 イビデン株式会社 プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016023347A (ja) * 2014-07-23 2016-02-08 イビデン株式会社 プリント配線板

Similar Documents

Publication Publication Date Title
US7427717B2 (en) Flexible printed wiring board and manufacturing method thereof
US5081562A (en) Circuit board with high heat dissipations characteristic
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
JP4359257B2 (ja) Bgaパッケージおよびその製造方法
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2006093575A (ja) 半導体装置およびその製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP2008210835A (ja) 電子部品搭載用基材とその製造方法
JP2018010931A (ja) 配線基板及びその製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JP2001210934A (ja) 実装基板、実装基板の製造方法および電子回路素子の実装方法
JP6626639B2 (ja) 半導体装置用基板の製造方法
JP2007027305A (ja) 半導体装置、およびその製造方法
JP4031899B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JPH08222828A (ja) プリント配線板及びその製造方法
JP2008198932A (ja) 電子部品搭載用基材とその製造方法
JP2008028348A (ja) 電子部品搭載用基材の製造方法と電子部品搭載用基材
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JP5034885B2 (ja) 電子装置とその電子装置の製造方法
JP2001053116A (ja) 2層配線tabテープ及びその製造方法
JP2020004991A (ja) 半導体装置用基板及びその製造方法、半導体装置
JP2008060141A (ja) 電子部品搭載用基材とその製造方法
JP2008218912A (ja) 電子部品搭載用基材の製造方法及び電子部品搭載用基材