JP2008028348A - 電子部品搭載用基材の製造方法と電子部品搭載用基材 - Google Patents

電子部品搭載用基材の製造方法と電子部品搭載用基材 Download PDF

Info

Publication number
JP2008028348A
JP2008028348A JP2006202502A JP2006202502A JP2008028348A JP 2008028348 A JP2008028348 A JP 2008028348A JP 2006202502 A JP2006202502 A JP 2006202502A JP 2006202502 A JP2006202502 A JP 2006202502A JP 2008028348 A JP2008028348 A JP 2008028348A
Authority
JP
Japan
Prior art keywords
film
metal foil
metallic
plating layer
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006202502A
Other languages
English (en)
Inventor
Tomoe Fujioka
知恵 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006202502A priority Critical patent/JP2008028348A/ja
Publication of JP2008028348A publication Critical patent/JP2008028348A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電子部品との接続を確実に実施でき、かつ、配線パターンを構成する金属箔の溶解を抑制できる電子部品搭載用基材の製造方法とそれによる電子部品搭載用基材を提供する。
【解決手段】樹脂製フィルムに金属箔からなる配線パターンを形成するパターン形成ステップと、前記配線パターンの表面のうち外方に露出している部分が被覆されるようにして、前記金属箔よりも腐食されにくい第１金属性被膜を形成する第１被膜形成ステップと、搭載される半導体装置との接合性が第１金属性被膜よりも高い第２金属性被膜と、前記第１金属性被膜が形成された領域の一部を覆うソルダーレジスト２とを形成する第２被膜形成ステップとを有する製造方法を採る。
【選択図】図１

Description

本発明は、微細な配線パターンを有する電子部品搭載用基材の製造方法とそれにより製造される電子部品搭載用基材に関する。
ノートパソコン等の電子機器の小型化、薄型化が進み、搭載される半導体ＩＣの配線も微細化されている。そのため、電子部品を搭載する基材に関しては、フレキシブルで薄膜なテープ材料を含むテープキャリア等が多く利用される。
テープキャリアは、樹脂製フィルム上に所定のパターン形状を有する銅リードが形成され、銅リードの一部領域上に絶縁層としてソルダーレジストが形成された構成を有する。なお、銅リードにおいてソルダーレジストが形成されていない領域には、一般に無電解メッキ法により錫メッキ層が形成される。上記方法であれば、微細な配線パターンにも精密にメッキ層を形成できる。その中で錫メッキ層は、耐食性や半田付け性の確保に好適であり、錫メッキ層の形成領域において半導体素子や接続端子等が接続される。
錫メッキ層の形成は高温雰囲気中のメッキ薬液に浸漬させることで行われるが、この浸漬の際、銅リードとソルダーレジストとの熱膨張率の差異やメッキ薬液によるソルダーレジストへのダメージなどから、ソルダーレジストの界面が銅リードから僅かに剥離し、これらの界面に微小間隙が生じる。その間隙に錫メッキ薬液が浸入し、ソルダーレジストの形成領域の界面部分において銅リードの溶解が局所的に生じる現象（異常溶解）が知られている。これにより、銅リードの微細なパターン形状を得ることが困難となったり、銅リードの強度低下や断線を招く。
そこで、例えば、図３（ａ）のような電子部品搭載用基材９００では、銅リードに積層された錫メッキ層に加熱処理を行うことで、錫−銅の合金層が形成された配線部材９３、９４を配し、その一部領域にソルダーレジスト９２を積層する構成が提案されている（例えば、特許文献１）。このとき、Ａ−Ａ’部分の断面図を示す図３（ｂ）のとおり、錫メッキ層９４ｃと銅リード９４ａとの間には上記加熱処理により形成された上記錫ー銅の合金層９４ｂが介在する。つまり、錫メッキ層は、合金層９４ｂ上にメッキ薬液を浸漬して形成されているので、前述の銅リード９４ａの異常溶解の抑制が図られている。また、一般に銅リードに直接錫メッキ層が積層されると銅と錫の拡散によって経時的に合金層が形成される。経時的に合金層が形成される場合、錫メッキ層に合金層に起因する内部応力などが発生し、錫メッキ層表面から微細な髭状の結晶、所謂、ホイスカが形成され、配線同士の短絡の危険性も知られているが、上記加熱処理によって強制的に合金層９４ｂを形成することでホイスカの発生抑制も図られている。
特開２００３−２３４３８０号公報
しかしながら、上記特許文献１に係る技術では、以下のような問題が生じ得る。
図３（ａ）におけるＢ−Ｂ’部分の断面図を示す図３（ｃ）のとおり、銅リード９３ａの短手方向（Ｘ方向）において、錫−銅合金メッキ層で覆われていない端面Ｐが存在する。当該端面Ｐが形成されるのは電子部品搭載用基材の製造方法に要因がある。その製造方法に関して、図４を用いて説明する。なお、当図は図３（ａ）におけるＢ−Ｂ’部分の断面図を示している。
先ず、錫−銅の合金メッキ層９３１ｂで被覆された銅箔９３１ａを樹脂製フィルム９１上に配し（図４（ａ））、フォトリソグラフィ法を実行して合金メッキ層９３１ｂにフォトレジスト膜９８１を形成して（図４（ｂ））、エッチングする（図４（ｃ））。そして、所定パターンの銅リード９３ａ等の形成後、これらを覆うソルダーレジスト９２を形成する（図４（ｄ））。
上記工程では、エッチング後、銅リード９４ａの短手方向における端面Ｐが露出する。そのため、当該端面Ｐはソルダーレジスト９２と界面を形成する。図示していないが、ソルダーレジスト９２形成後には錫メッキ層が無電解メッキ法により形成される。その際、高温雰囲気中のメッキ薬液に浸漬されることにより、銅リード９４ａとソルダーレジストが接触している部分（端面Ｐ）では微小間隙が生じる。よって、銅リード９４ａの延伸方向（図３（ａ）の矢印ｂ１、ｂ２方向）に沿って、錫メッキ薬液が上記微小間隙に浸入し、端面Ｐで銅リード９４ａの異常溶解９４０が生じる。このように、電子部品搭載用基材の製造に関して、銅リード９４ａの溶解の抑制の点で未だ改善の余地があると言える。
本発明は以上の課題に鑑みてなされたものであって、電子部品の接続を確実に実施でき、かつ、配線パターンを構成する金属箔の溶解を抑制できる電子部品搭載用基材の製造方法とそれにより製造される電子部品搭載用基材を提供することを目的とする。
本発明では、上記課題を解決するために以下の方法を採る。
樹脂製フィルムに金属箔からなる配線パターンを形成するパターン形成ステップと、前記配線パターンの表面のうち外方に露出している部分が被覆されるようにして、前記金属箔よりも腐食されにくい第１金属性被膜を形成する第１被膜形成ステップと、搭載される電子部品との接合性が第１金属性被膜よりも高い第２金属性被膜と、前記第１金属性被膜が形成された領域の一部を覆うソルダーレジストとを形成する第２被膜形成ステップとを有する製造方法を用いる。ここで、「前記金属箔よりも腐食されにくい第１金属性被膜」は、金属箔よりも貴金属性の高い材料からなる被膜を意味する。例えば、当該被膜は、銀、パラジウム、ロジウム等の空気中で酸化されにくい金属材料からなる。また、「電子部品との接合性が高い」とは、主に電子部品を電子部品搭載用基材に接合する際に用いられる金等のバンプ材料に対して、第１金属性被膜よりも高い接合力を有する材料を意味する。
前記第２被膜形成ステップにおいて、前記第２金属性被膜を形成する被膜形成サブステップの後に、前記ソルダーレジストを形成するレジスト形成サブステップを実行する。
前記第２被膜形成ステップでは、無電解メッキ法によって前記第２金属性被膜を形成することが望ましい。また，前記第２被膜形成ステップでは、錫材料を用いて前記第２金属性被膜を形成する。その中で、前記パターン形成ステップでは、前記金属箔を銅材料で構成し、前記第１被膜形成ステップでは、銀材料を用いて前記第１金属性被膜を形成する。
樹脂製フィルムに金属箔からなる配線パターンが形成され、当該配線パターンの形成領域の一部を覆うソルダーレジストが形成された半導体装置搭載用基材であって、前記配線パターンには、金属箔上に形成される第１金属性被膜と、搭載される半導体装置の接続性が第１金属性被膜よりも高い第２金属性被膜とが順に積層され、前記金属箔と前記ソルダーレジストとの間には、前記第１、第２金属性被膜が介在する構成とする。
前記樹脂製フィルムはポリイミド系樹脂フィルムであり、前記金属箔は銅材料からなり、前記第１金属性被膜が銀メッキ層であり、前記第２金属性被膜は錫メッキ層である。
その中で、銅材料からなる前記第１金属箔の厚みが９μｍ以上３５μｍ以下であり、前記銀メッキ層の厚みが０．０１μｍ以上０．１μｍ以下であり、前記錫メッキ層の厚みが０．１５μｍ以上０．８μｍ以下である。
なお、前記第１金属性被膜は金属箔を被覆するように形成するが、その被覆領域において、第１金属性被膜には微小な孔で金属イオンの移動が行われ得る程度の、所謂、ピンホールが散在する構成を有する。
第１被膜形成ステップによって、金属箔からなる配線パターンの表面のうち外方に露出している部分が第１金属性被膜によって被覆されるので、第２被膜形成ステップにおいてメッキ薬液等によって第２金属性被膜を形成する際にも、金属箔の異常溶解の発生を抑制できる。従来の技術であれば、第２金属性被膜を形成する時点で、金属箔とソルダーレジストとの界面部分に上述した微小な間隙が生じ、メッキ薬液がその間隙に浸入することがあった。これに対して本発明を用いれば、金属箔は第1金属性被膜によって露出しないので、メッキ薬液が金属箔に浸されることはない。従って、上記異常溶解の発生抑制を実現できる。特に、金属箔の異常溶解は、金属箔とソルダーレジストとが形成された状態で、金属箔とソルダーレジストとの接触部分に、メッキ薬液が浸入することで顕著に発生する。そのため、本発明に係る第２被膜形成ステップにおいて、ソルダーレジストを形成する前に第２金属性被膜を形成しておくと、メッキ薬液を用いる時には未だソルダーレジストが形成されていないので、ソルダーレジストの剥離が生じることもなく、金属箔の異常溶解の発生も大きく抑制される。その一方で、ソルダーレジストを形成した後に第２金属性被膜を形成しても、第１金属性被膜によって金属箔と上記メッキ薬液との接触は回避されているので、金属箔とメッキ薬液とによる化学反応の発生も抑制できる。よって、ソルダーレジストの形成前後のいずれの場合に第２金属性被膜の形成を行っても、金属箔に異常溶解等が発生することを抑制でき、金属箔からなる配線パターンの微細な形状を維持、及びその強度劣化や断線の発生も抑制できる。
また、第１金属性被膜によって金属箔と第２金属性被膜との直接接触が回避されている。これは、パターン形成ステップで既に金属箔からなる配線パターンが形成され、第1被膜形成ステップにおいてその配線パターンに対して第１金属性被膜を形成するので、第１金属性被膜がパターン形成工程に曝されることはないからである。つまり、金属箔は第１被膜形成ステップ以降、金属箔の全表面のうち樹脂製フィルムと接する部分以外は全て第１金属性被膜で被覆された状態を維持できる。よって、上記被覆状態を維持できることで、金属箔と第２金属性被膜との接触を回避でき、ホイスカの発生を抑制できる。金属箔と第２金属性被膜とが接触する場合であれば、この接触に起因して形成される合金層が金属箔と第２金属性被膜との間に形成されることもない。つまり、第２金属性被膜において、上記合金層に基く内部応力の発生も抑制された状態となり、第２金属性被膜におけるホイスカの発生も抑制される。なお、少なくともソルダーレジストの形成領域（第１金属性被膜の形成領域の一部）を除く部分では第２金属性被膜が露出するので、この露出部分を半導体装置の接続領域とすれば、電子部品との接続を確実に実施できる。
また、上記第１被膜形成ステップによって、電子部品搭載用基材の製造工程のコスト低減を図ることもできる。例えばエッチング工程によって配線パターンを形成する場合、配線パターンが複数層からなる構成であれば、層の種類によってエッチングの制御が必要になるが、本発明のパターン形成ステップは第１金属性被膜を形成する前に行うので、金属箔に対するエッチングの制御だけで構わない。従って、特許文献１のように、パターン形成される前の金属箔に対して、予め第１金属性被膜を形成するような工程は必要なく、パターン形成の制御も簡易となる。
本発明は、第２被膜形成ステップにおいて、被膜形成サブステップの後にレジスト形成サブステップを実行する場合には特に大きな効果を得ることができる。上述したように、金属箔の異常溶解は金属箔とソルダーレジストとが接触する状態で第２金属性被膜の形成を行うことが大きな発生要因である。しかし、第１金属性被膜が形成されていれば、金属箔において、ソルダーレジストとの熱膨張率の差異による微小な間隙が発生第２金属性被膜の形成に用いるメッキ薬液が、ソル接触している場合と比較して微小間隙の発生が抑制される。よって、メッキ薬液が金属箔内に生じる微小間隙に浸入することがない。従って、ソルダーレジストが形成される前に、第２金属性被膜を形成することは、金属箔の異常溶解の発生抑制に大きく貢献する。
また、この場合には第１金属性被膜の形成領域を全て被覆するように第２金属性被膜を形成し、その上に一部重なってソルダーレジストをする。ソルダーレジストで覆われていない部分では第２金属性被膜を露出させることができ、ソルダーレジスト上に第２金属性被膜が形成することもない。よって、第２金属性被膜を部分的に除去する工程も必要なく、第２金属性被膜の形成領域をマスク等によって制御する必要もない。この点においても、本発明は製造工程の煩雑化を抑制できる。
また、無電解メッキ法を用いることで、微細な形状にも対応した第２金属性被膜を簡易に形成できる。さらに、第２金属性被膜に錫材料を用いると、搭載される電子部品との接続を良好に行うことのできる錫からなる層を形成できる。そして、金属箔が銅材料からなるものとし、第１金属性被膜が銀材料からなる銀メッキ層とすれば、銀メッキ層によって第２金属性皮膜の錫と金属箔の銅とが直接接触することがなく、これら２種の金属による合金層の形成が抑制される、つまり、金属被膜内の内部応力の発生が抑制されてホイスカの形成を防止できる。
また、上記製造方法によって形成される電子部品装置搭載用基材は、第１被膜形成ステップによって、銅箔からなる配線パターンの表面のうち外方に露出している部分が銀メッキ層によって被覆され、第２被膜形成ステップにおいて錫メッキ層の形成がソルダーレジスト形成の前に行われるために、銅箔の異常溶解の根本的な発生原因であるソルダーレジスト界面に生じる微小間隙へのメッキ薬液の浸入が起こらない。そのため、銅箔に異常溶解が発生することがなく、銅箔の微細なパターン形状を維持し、断線等の発生も抑制できる。さらに、ソルダーレジストが形成されていない領域には、錫メッキ層が露出する構成をする。錫は銀よりも搭載される電子部品との接続性、例えば接続材料としても用いられる金バンプ等との接合力が高いので、これらの接続性が良好に確保される。
また、樹脂製フィルムをポリイミド系樹脂フィルムとすれば、金属箔が銅材料からなるものの場合、これらは熱膨張率の近い材料なので剥離等を抑制できる。また、金属箔が銅材料からなる構成に対して、第１金属性被膜が銀材料からなる構成を有することで、錫材料に対する銅材料の拡散によるこれら２種の金属による合金層の形成が抑制され、金属皮膜内の内部応力の発生が抑制されるのでホイスカの形成を防止することができる。さらに、第２金属性被膜を錫メッキ被膜とすることで上記電子部品に対する強固な接続性を確保できる。
このとき、９〜３５μｍの厚みを有する金属箔に対して、第１金属性被膜の厚みが０．０１μｍ以下であれば錫と銅の合金層形成による内部応力の発生が起こるため、ホイスカの発生抑制を果たすことが難しく、０．１μｍ以上であれば、第１金属性被膜のピンホールを通じて金属箔の金属イオンとと第２金属性被膜の金属イオンの置換反応の促進が阻害される恐れがある。よって上記厚みの金属箔に対して第１金属性被膜の厚みは０．０１μｍ以上０．１μｍ以下であることが望ましい。また、第２金属性被膜の厚みに関しては、０．１５μｍ以下の厚みでは接続部分のボンディング性が不安定になる恐れがあり、０．８μｍ以上ではボンディング時にめっきダレを生じて短絡の原因になる恐れがある。よって、第２金属性被膜の厚みは０．１５μｍ以上０．８μｍ以下であることが望ましい。
以下、本発明に係る電子部品搭載用基材の実施形態について図面を参照しながら説明する。なお、以下は本発明の一実施形態であり、本発明はこれに限定されるものではない。
１．製造工程
図１は、本実施形態に係る半導体装置搭載用基材の製造工程断面図を示している。
図１（ａ）に示すように、ポリイミド樹脂フィルム１に、例えば、エポキシ系やアクリル系、フェノール・ブチラール系からなる接着剤層７を介して、厚みが２５μｍの銅箔３１を配する。ポリイミド樹脂フィルム１には、予め、スプロケットホールやデバイスホール等がパンチング加工によって形成されている。なお、ポリイミド樹脂フィルム１の代わりに、フレキシブルなテープ材料であればポリエチレンテレフタレートなどでも構わない。
銅箔３１に所定パターンを有したフォトレジスト８を塗布して露光し、現像する。そして、所定部分のフォトレジストを除去し、図１（ｂ）に示すように、除去された部分に銅箔３１ａが露出する構成とする。銅箔３１ａが露出する部分をエッチングする。
上記エッチング後、フォトレジスト８を除去して、図１（ｃ）のように、所定のパターン形成を有する銅リード３１を形成する。この銅リード３１に対して、無電解メッキ法などにより、銅箔上に銀メッキ層の形成を行う。
これにより、銅リード３１において、ポリイミド樹脂フィルム１と対向する部分を除く表面全てが、図１（ｄ）のように銀メッキ層３２で被覆される。銀材料は銅材料よりも腐食されにくいことが知られており、当該銀メッキ層３２によって銅リード３１が被覆されていることで、銅リード３１の性能劣化が抑制される。なお、銀メッキ層３２は上記方法によって銅リード３１の露出表面のほぼ全てを被覆することになるが、銀メッキ層３２を微視的にみた場合、微小なピンホールが散在している。このような銀メッキ層３２の厚みに関しては、０．０１〜０．１μｍの範囲内となるように設定する。これは、厚みが０．０１μｍ以下の場合、錫と銅の合金層形成による内部応力の発生が起こるため、ホイスカの発生を抑制することは難しくなる恐れがあり、０．１μｍ以上の場合、後述する無電解メッキ法による錫メッキ層の形成の際に、錫メッキ層のピンホールを通じて銅リード３１の銅イオンと錫メッキ被膜の錫イオンの置換反応の促進が阻害される恐れが生じるからである。なお、銀だけでなく、パラジウム、ロジウム等の貴金属材料であっても同様の特徴を有するメッキ層（銅リード３１を被覆するメッキ層）を形成でき、適用可能である。このような銀メッキ層３２の形成後、無電解メッキ法を用いて錫メッキ層の形成を行う。
錫メッキ層３３は、図１（ｅ）のように銀メッキ層３２に積層形成される。これにより銅リード３１、銀メッキ層３２、錫メッキ層３３の３層からなる配線部材３が形成される。これまでの形成工程により、銅リード３１は、ポリイミド樹脂フィルム１もしくは接着剤層７と接触する部分を除く表面が銀メッキ層３２で覆われ、銀メッキ層３２はその表面のほぼ全てが錫メッキ層３３によって覆われる。このようにして、配線部材３を形成した後、その配線部材３の一部領域を覆うようにしてソルダーレジストの形成を行う。ソルダーレジストの形成に関しては、スクリーン印刷法によって所定領域に塗布した後、１００〜１５０℃で３０〜９０分程度の加熱処理を行ってソルダーレジストをキュアする。上記加熱処理により、ソルダーレジストをキュアすると同時に無電解メッキにより形成された銀メッキ層、錫メッキ層及び銅リード間の金属の拡散が促進されるので、図示はしていないが、銅リード３１と銀メッキ層３２の金属間の界面では銀ー銅などの合金層、また銀メッキ層３２と錫メッキ層３３の金属間の界面では錫ー銀などの合金層も形成される。なお、無電解メッキ法を用いることで、ピンホール等の微小な孔も無く均一なメッキ層を形成できる。
ソルダーレジストは、図１（ｆ）のように形成される。銀メッキ層３２及び錫メッキ層３３によって銅リード３１が被覆された後にソルダーレジスト２が形成されている。そのため、ソルダーレジスト界面に微小間隙が生じていたとしても、メッキ薬液中にその微小間隙がさらされることがなく、銅リード部分での局所的な異常溶解の発生がおこらない。その他にも、銀メッキ層３２の介在によって、錫メッキ層３３と銅リード３１との接触に起因すると考えられるホイスカの発生も併せて抑制できる。
さらに、ソルダーレジスト形成後の硬化熱処理を実施する際に、Ｓｎメッキ層のキュアを兼ね備えることになり、銀メッキ層、錫メッキ層中に存在する内部応力を緩和することも可能であり、更にホイスカの発生要因をさらに除去できる。これにより、いっそうホイスカの発生の抑制が可能となる。
また、ソルダーレジスト２で覆われていない領域には、錫メッキ層３３が形成されている。当該錫メッキ層３３は、銀メッキ層３２と比較して、後工程で実施される半導体装置との接続性に優れる。具体的には、配線部材３への半導体装置の実装には、例えば、金バンプ等を介した接続が行われる。この場合、錫メッキ層３３と金バンプ間で錫-金共晶合金が形成されて優れたボンディング性を確保できる。従って、この露出する錫メッキ層３３の領域を電子部品の接続領域とすれば、電子部品との接続性の高い電子部品装置搭載用基材とすることができる。また、上記製造方法においては、敢えて錫メッキ層３３を形成領域を制御するような手段は採っていないので、マスク等を用いてソルダーレジスト２を形成後に配線部材の露出部分にのみ錫メッキ層を形成するような煩雑な工程を用いる必要がない。
また、パターン形成する前に予め異常溶解に対する保護層等を形成する必要がない。さらに、上記保護層が形成されていない状態でエッチングを行うので、エッチング制御を銅箔に対して行うだけで良い。
２．全体構成
上記方法によって形成される電子部品搭載用基材の構成について図２を用いて説明する。
図２（ａ）に、電子部品搭載用基材１００の平面図が示されており、Ｙ方向に長尺なポリイミド樹脂フィルム１の上に複数層の金属材料からなる配線部材３、４が配され、その一部領域を覆うようにソルダーレジスト２が配されている。
ポリイミド樹脂製フィルム１は、短手方向（Ｘ方向）における中央部に矩形状のデバイスホール５、及び長手方向（Ｙ方向）に沿うようにして両端部にスプロケットホール６が形成されている。
配線部材３、４は、図示のとおり一方向に延伸した形状を有した状態でポリイミド樹脂フィルム１の主面に配されている。配線部材３、４は、Ｘ方向及びＹ方向のそれぞれにおいて、デバイスホール５を挟んで対向配置され、且つ、それぞれの一端がデバイスホール５の領域に突出するように配されている。
配線部材３、４の具体的構成については、図２（ａ）の仮想線Ｃ−Ｃ’における断面図である図２（ｂ）を用いて説明する。図示のとおり、配線部材４は、銅リード４ａと銀メッキ層４ｂと錫メッキ層４ｃとからなり、その配線部材の一部領域にソルダーレジスト２が配されている。
銅リード４ａは、ポリイミド樹脂フィルム１に接着剤層７を介して配されている。ただし、その一端部はデバイスホール５の領域に突出している。
銀メッキ層４ｂは、銅リード４ａの全表面のうち、ポリイミド樹脂フィルム１と対向する部分を除く表面を被覆している。つまり、銅リード４ａにおけるポリイミド樹脂フィルム側の主面のうちデバイスホール５の領域に臨む部分は、銀メッキ層４ｂによて被覆されている。ただし、銀メッキ層４ｂはピンホール等の微小孔は散在する構成となっており、銅リード４ａがほぼ全ての表面が被覆されてはいるが、完全に外方空間から遮蔽される構成にはなっていない。
錫メッキ層４ｃは、銀メッキ層４ｂが形成されている領域の略全表面に積層形成されている。錫メッキ層４ｃと銅リード４ａとの間には銀メッキ層４ｂが介在する構成を有するので、錫メッキ層４ｃからのホイスカの発生は抑制されている。
ソルダーレジスト２は、配線部材４の一部領域を覆う構成となっているが、銅リード４ａに直接接触する部分は有していない。また、配線部材４のうち、ソルダーレジスト２で覆われていない領域には錫メッキ層４ｃが露出する構成となっている。この露出部分では、半導体装置を実装する際、金バンプ等のボンディングを行うことで金錫共晶合金が形成されて良好なボンディングを実施できる。
また、以上の構成は、配線部材４の長手方向に沿った断面を基にして説明したが、配線部材３、４の短手方向からみた場合も同様の効果を得ることができる。つまり、短手方向からみた場合であっても、銅リード４ａは、ポリイミド樹脂フィルム１もしくは接着剤層７と接触する部分を除く表面が銀メッキ層４ｂによって被覆される構成を有する。さらに、銀メッキ層４ｂは錫メッキ層４ｃに被覆される構成を有する。
３．その他の事項
上記構成を有する電子部品搭載用基材１００を用いる場合、デバイスホール５に突出する配線部材の一端部をボンディング領域とし、図２（ｃ）で示すように半導体チップ８１を搭載することができる。さらに当該半導体チップ８１、デバイスホール５及びその近傍を一体的に樹脂（例えば、エポキシ系樹脂等）で封止する構成とする構成のテープキャリアパッケージを形成することもできる。
また、上記構成と同様の構成であれば、銅リードのような金属箔と熱膨張率が近い材料であれば、その密着性が阻害される可能性も低いために、他の材料からなるフィルム材も適用可能である。
さらに、本発明は電子部品等の搭載部分に関するものであり、薄いフィルム材を用いる場合だけはなく、プリント基板等、もしくは更に厚みを有する部材等を用いる形態であっても構わない。
また、金属箔には銅だけでなく、銅系の素材（Ｃｕ−Ｆｅ−Ｐなど）、Ｆｅ系素材（Ｆｅ−Ｎｉなど）やその他の機械的強度、電気伝導度、熱伝導度等の優れた素材であれば適用可能である。第２金属性被膜に関して、第１金属性被膜よりもボンディング性に優れた金属であれば錫だけでなく、金などの金属材料、もしくは錫−ビスマス系材料や錫と微量な銅との合金材料なども適用可能である。
上記金属箔からなる配線パターンの製造方法について、エッチング法だけでなくスクリーン印刷法などの他の方法を用いても構わない。また、上記被膜の製造方法に関しても、上述した形態で金属層を形成できる場合であれば、耐食性を向上させるため等により溶融メッキ法、またはさらなる薄膜化の実現等のために蒸着メッキ法等の他の方法を採っても構わない。
その他にも、本実施形態では、樹脂フィルム材料と銅などの金属箔との間に接着剤層を介して製造する方法及び構成を用いているが、接着剤層を介さない構成としても構わない。
本発明に係る電子部品搭載用基材は、フィルム形状の薄膜材料だけではなく基板等を含む構成にも適用でき、様々な分野において利用可能となる。
本発明に係る電子部品搭載用基材の製造工程断面図である。 本発明に係る電子部品搭載用基材の断面図である。 従来技術に係る電子部品搭載用基材の断面図である。 従来技術に係る電子部品搭載用基材の製造工程断面図である。
符号の説明
１ ポリイミド樹脂フィルム
２ ソルダーレジスト
３、４ 配線部材
５ デバイスホール
７ 接着剤層
３１ 銅リード
３２ 銀メッキ層
３３ 錫メッキ層
１００ 電子部品搭載用基材

Claims (8)

  1. 樹脂製フィルムに金属箔からなる配線パターンを形成するパターン形成ステップと、
    前記配線パターンの表面のうち外方に露出している部分が被覆されるようにして、前記金属箔よりも腐食されにくい第１金属性被膜を形成する第１被膜形成ステップと、
    搭載される電子部品との接合性が第１金属性被膜よりも高い第２金属性被膜と、前記第１金属性被膜が形成された領域の一部を覆うソルダーレジストとを形成する第２被膜形成ステップと
    を有する
    ことを特徴とする電子部品搭載用基材の製造方法。
  2. 前記第２被膜形成ステップにおいて、前記第２金属性被膜を形成する被膜形成サブステップの後に、前記ソルダーレジストを形成するレジスト形成サブステップを実行する
    ことを特徴とする請求項１に記載の電子部品搭載用基材の製造方法。
  3. 前記第２被膜形成ステップでは、無電解メッキ法によって前記第２金属性被膜を形成する
    ことを特徴とする請求項１または２に記載の電子部品搭載用基材の製造方法。
  4. 前記第２被膜形成ステップでは、錫材料を用いて前記第２金属性被膜を形成する
    ことを特徴とする請求項１から３のいずれかに記載の電子部品搭載用基材の製造方法。
  5. 前記パターン形成ステップでは、前記金属箔を銅材料で構成し、
    前記第１被膜形成ステップでは、銀材料を用いて前記第１金属性被膜を形成する
    ことを特徴とする請求項１から４のいずれかに記載の電子部品搭載用基材の製造方法。
  6. 樹脂製フィルムに金属箔からなる配線パターンが形成され、当該配線パターンの形成領域の一部を覆うソルダーレジストが形成された半導体装置搭載用基材であって、
    前記配線パターンには、金属上に第１金属性被膜と、搭載される電子部品の接続性が第１金属性被膜よりも高い第２金属性被膜とが順に積層され、
    前記金属箔と前記ソルダーレジストとの間には、前記第１金属性被膜、第２金属性被膜が介在する
    ことを特徴とする電子部品搭載用基材。
  7. 前記樹脂製フィルムはポリイミド系樹脂フィルムであり、
    前記金属箔は銅材料からなり、
    前記第１金属性被膜が銀メッキ層であり
    前記第２金属性被膜は錫メッキ層である
    ことを特徴とする請求項４に記載の電子部品搭載用基材。
  8. 銅材料からなる前記第１金属箔の厚みが９μｍ以上３５μｍ以下であり、
    前記銀メッキ層の厚みが０．０１μｍ以上０．１μｍ以下であり、
    前記錫メッキ層の厚みが０．１５μｍ以上０．８μｍ以下である
    ことを特徴とする請求項５に記載の電子部品搭載用基材。
JP2006202502A 2006-07-25 2006-07-25 電子部品搭載用基材の製造方法と電子部品搭載用基材 Pending JP2008028348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006202502A JP2008028348A (ja) 2006-07-25 2006-07-25 電子部品搭載用基材の製造方法と電子部品搭載用基材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006202502A JP2008028348A (ja) 2006-07-25 2006-07-25 電子部品搭載用基材の製造方法と電子部品搭載用基材

Publications (1)

Publication Number Publication Date
JP2008028348A true JP2008028348A (ja) 2008-02-07

Family

ID=39118640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006202502A Pending JP2008028348A (ja) 2006-07-25 2006-07-25 電子部品搭載用基材の製造方法と電子部品搭載用基材

Country Status (1)

Country Link
JP (1) JP2008028348A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788675A (zh) * 2018-03-20 2020-10-16 株式会社村田制作所 高频模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788675A (zh) * 2018-03-20 2020-10-16 株式会社村田制作所 高频模块
CN111788675B (zh) * 2018-03-20 2023-11-07 株式会社村田制作所 高频模块

Similar Documents

Publication Publication Date Title
US9258899B2 (en) Method of fabricating a wiring board
KR100800251B1 (ko) 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법
JP4359257B2 (ja) Ｂｇａパッケージおよびその製造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
US7928574B2 (en) Semiconductor package having buss-less substrate
US8183469B2 (en) Wiring board and method of manufacturing the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2008171938A (ja) 半導体装置及び半導体装置の製造方法
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW200934329A (en) Surface treatment process for circuit board
US8110752B2 (en) Wiring substrate and method for manufacturing the same
JP5948881B2 (ja) 半導体装置用リードフレーム
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
JP5498864B2 (ja) 配線基板及び配線基板の製造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
TWI742297B (zh) 具有填縫層的電路板結構
JP3860028B2 (ja) 半導体装置
TWM568017U (zh) Circuit board structure with caulking layer
JP2008028348A (ja) 電子部品搭載用基材の製造方法と電子部品搭載用基材
JP7443092B2 (ja) 配線回路基板
JPH09232506A (ja) 半導体装置およびその製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
KR20030093075A (ko) 테이프 구조체와 그 제조 방법
JP5402107B2 (ja) 半導体装置及びその製造方法
JP2016100352A (ja) プリント配線板およびその製造方法