JP5498864B2 - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP5498864B2 JP5498864B2 JP2010130422A JP2010130422A JP5498864B2 JP 5498864 B2 JP5498864 B2 JP 5498864B2 JP 2010130422 A JP2010130422 A JP 2010130422A JP 2010130422 A JP2010130422 A JP 2010130422A JP 5498864 B2 JP5498864 B2 JP 5498864B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- electrode
- copper
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
まず、本実施例1に係るインターポーザの構成について説明する。図1は、本実施例1に係るインターポーザ100の構成を示す断面図である。図1に示すように、本実施例1に係るインターポーザ100は、シリコン基板110を基材として形成され、配線パターン111及び配線パターン112を有する。配線パターン111は、シリコン基板110の一方の面に形成される。配線パターン112は、シリコン基板110の他方の面に形成される。また、インターポーザ100は、シリコン基板110を貫通する貫通孔113に形成された貫通電極114を有する。貫通電極114は、配線パターン111と配線パターン112とを電気的に接続する。
次に、本実施例1に係るインターポーザ100の製造方法について説明する。図2A及び2Bは、本実施例1に係るインターポーザ100の製造方法を示す図である。図2Aの(a)〜(d)及び図2Bの(e)〜(g)は、各工程におけるインターポーザ100の断面を示している。
なお、粗化処理は、例えば、貫通電極114の表面粗度(Ra)が10nm〜500nm程度となるように実施される。好適には、貫通電極114の表面粗度(Ra)が100nmとなるように粗化処理が実施される。この粗化処理が行われた後に貫通電極114の表面にスズ膜120が形成されると、図3の(c)に示すように、貫通電極114の表面の形状に追従して、スズ膜120の表面にも凸部及び凹部が形成される。
上述したように、本実施例1に係るインターポーザ100は、銅で形成された配線パターン111を有する。また、インターポーザ100は、銅で形成された貫通電極114を有する。また、インターポーザ100は、貫通電極114に隣接して配置された酸化膜115を有する。また、貫通電極114上及び酸化膜115上に配線パターン111が積層される。そして、酸化膜115と配線パターン111とは、チタン膜117を介して積層される。また、貫通電極114と配線パターン111とは、酸化膜115に隣接して形成された銅合金層119を介して積層される。したがって、本実施例1によれば、酸化膜115とチタン膜117との密着性を保ちつつ、貫通電極114と配線パターン111との接続を確保することができる。また、貫通電極114と配線パターン111とがチタン膜117を介さずに積層されるので、貫通電極114とチタン膜117との界面に剥離が生じることもない。
本実施例2に係るインターポーザ100の製造方法の全体の流れは、基本的には図2A及び2Bに示したものと同じである。しかし、貫通電極114を形成する工程と、密着層を形成する工程とが実施例1で説明した製造方法と異なる。
上述したように、本実施例2に係るインターポーザ100の製造方法では、スズ膜120が表面に凸部及び凹部を生じる厚さに形成される。そして、チタン膜117がスパッタリングによって形成され、そのチタン膜117の材料がスズ膜120の表面に形成された凸部に付着することで、スズ膜120の表面の一部にチタン膜117が形成される。したがって、本実施例2によれば、実施例1と同様に、酸化膜115とチタン膜117との密着性を保ちつつ、貫通電極114と配線パターン111との接続を確保することができる。また、貫通電極114と配線パターン111とがチタン膜117を介さずに積層されるので、貫通電極114とチタン膜117との界面に剥離が生じることもない。また、本実施例2によれば、貫通電極114の表面に対して粗化処理を施す必要がないので、実施例1で説明した製造方法と比べて製造工程を減らすことができる。したがって、貫通電極114と配線パターン111との接続を確保することが可能なインターポーザ100をより簡易な製造方法で得ることができる。
111,112 配線パターン
114 貫通電極
115 酸化膜
117 チタン膜
119 銅合金層
Claims (4)
- 銅で形成された配線層と、
銅で形成され、基板を貫通する貫通電極と、
二酸化ケイ素で形成され、前記貫通電極に隣接して配置された絶縁層とを有し、
前記貫通電極上及び前記絶縁層上に前記配線層が積層されており、
前記絶縁層と前記配線層とが、チタンで形成された密着層を介して積層され、
前記貫通電極と前記配線層とが、銅とスズとの合金であって前記密着層に隣接して形成された銅合金層を介して積層され、
前記密着層は、前記銅合金層上の一部にさらに形成されることを特徴とする配線基板。 - 貫通孔が形成され、表面が絶縁層で被覆された基板を形成する工程と、
前記貫通孔に銅を充填して貫通電極を形成する工程と、
前記貫通電極の一面側にスズ層を形成する工程と、
前記絶縁層の一面側及び前記スズ層の表面の一部にチタン密着層を形成する工程と、
前記チタン密着層の表面及び前記スズ層の露出面に銅で配線層を形成する工程と、
前記スズ層に熱処理を施すことで、銅とスズとの合金である銅合金層を形成する工程と
を含んだことを特徴とする配線基板の製造方法。 - 前記スズ層が形成される前に粗化処理によって前記貫通電極の表面に凸部及び凹部を形成する工程をさらに含み、
前記スズ層を形成する工程では、前記スズ層の表面に前記貫通電極の表面の形状に追従して凸部及び凹部が形成され、
前記チタン密着層を形成する工程では、前記チタン密着層となるチタン膜がスパッタリングによって形成され、前記チタン膜の材料が前記スズ層の表面に形成された凸部に付着することで、前記スズ層の表面の一部に前記チタン密着層が形成されること
を特徴とする請求項2に記載の配線基板の製造方法。 - 前記スズ層を形成する工程では、前記スズ層が表面に凸部及び凹部を生じる厚さに形成され、
前記チタン密着層を形成する工程では、前記チタン密着層となるチタン膜がスパッタリングによって形成され、前記チタン膜の材料が前記スズ層の表面に形成された凸部に付着することで、前記スズ層の表面の一部に前記チタン密着層が形成されること
を特徴とする請求項2に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010130422A JP5498864B2 (ja) | 2010-06-07 | 2010-06-07 | 配線基板及び配線基板の製造方法 |
US13/153,590 US8664536B2 (en) | 2010-06-07 | 2011-06-06 | Wiring substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010130422A JP5498864B2 (ja) | 2010-06-07 | 2010-06-07 | 配線基板及び配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011258664A JP2011258664A (ja) | 2011-12-22 |
JP2011258664A5 JP2011258664A5 (ja) | 2013-05-16 |
JP5498864B2 true JP5498864B2 (ja) | 2014-05-21 |
Family
ID=45063591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010130422A Active JP5498864B2 (ja) | 2010-06-07 | 2010-06-07 | 配線基板及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8664536B2 (ja) |
JP (1) | JP5498864B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5608430B2 (ja) * | 2010-06-07 | 2014-10-15 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP2012212867A (ja) * | 2011-03-30 | 2012-11-01 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
EP3387673A4 (en) * | 2015-12-11 | 2019-07-24 | Thin Film Electronics ASA | ELECTRONIC DEVICE HAVING AN ANTENNA AND / OR TRACK FORMED BY METALLIZATION, AND METHOD FOR MANUFACTURING AND USING SAME |
WO2017199712A1 (ja) * | 2016-05-16 | 2017-11-23 | 株式会社村田製作所 | セラミック電子部品 |
CN111293072B (zh) * | 2018-12-10 | 2023-06-20 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261167A (ja) * | 2005-03-15 | 2006-09-28 | Murata Mfg Co Ltd | 配線基板およびその製造方法 |
JP5082253B2 (ja) * | 2006-02-10 | 2012-11-28 | 大日本印刷株式会社 | 受動素子内蔵配線基板およびその製造方法 |
JP5231733B2 (ja) * | 2006-11-27 | 2013-07-10 | パナソニック株式会社 | 貫通孔配線構造およびその形成方法 |
JP2009238957A (ja) * | 2008-03-26 | 2009-10-15 | Panasonic Electric Works Co Ltd | 基板へのビアの形成方法 |
JP5343245B2 (ja) * | 2008-05-15 | 2013-11-13 | 新光電気工業株式会社 | シリコンインターポーザの製造方法 |
JP2010050116A (ja) * | 2008-08-19 | 2010-03-04 | Fcm Kk | 多層積層回路基板 |
US7741148B1 (en) * | 2008-12-10 | 2010-06-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support |
US8248803B2 (en) * | 2010-03-31 | 2012-08-21 | Hong Kong Applied Science and Technology Research Institute Company Limited | Semiconductor package and method of manufacturing the same |
-
2010
- 2010-06-07 JP JP2010130422A patent/JP5498864B2/ja active Active
-
2011
- 2011-06-06 US US13/153,590 patent/US8664536B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110297426A1 (en) | 2011-12-08 |
JP2011258664A (ja) | 2011-12-22 |
US8664536B2 (en) | 2014-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5101169B2 (ja) | 配線基板とその製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
TWI326912B (en) | Electronic parts packaging structure and method of manufacturing the same | |
JP4345808B2 (ja) | 半導体装置の製造方法 | |
JP3910493B2 (ja) | 半導体装置及びその製造方法 | |
JP4980295B2 (ja) | 配線基板の製造方法、及び半導体装置の製造方法 | |
JP5248084B2 (ja) | シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置 | |
JP2008251702A (ja) | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 | |
JP2007311688A (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP2012216773A (ja) | 配線基板及びその製造方法 | |
JP5498864B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6009300B2 (ja) | 配線基板及びその製造方法 | |
JP5385452B2 (ja) | 半導体装置の製造方法 | |
JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
WO2001080299A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
JP2008288607A (ja) | 電子部品実装構造の製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
JP5263830B2 (ja) | 印刷回路基板及びその製造方法 | |
JP5273920B2 (ja) | 半導体装置 | |
JPH08172273A (ja) | セラミック配線基板及びその実装構造体 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
JP5222663B2 (ja) | 配線基板及び半導体パッケージ | |
JP2009281962A (ja) | 回路基板およびプローブ端子付き回路基板 | |
KR20060128655A (ko) | 반도체 장치 및 그 제조방법 | |
JP5511922B2 (ja) | 配線基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5498864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |