JPH08172273A - セラミック配線基板及びその実装構造体 - Google Patents

セラミック配線基板及びその実装構造体

Info

Publication number
JPH08172273A
JPH08172273A JP6312864A JP31286494A JPH08172273A JP H08172273 A JPH08172273 A JP H08172273A JP 6312864 A JP6312864 A JP 6312864A JP 31286494 A JP31286494 A JP 31286494A JP H08172273 A JPH08172273 A JP H08172273A
Authority
JP
Japan
Prior art keywords
layer
metal layer
wiring board
ceramic
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6312864A
Other languages
English (en)
Inventor
Akira Yabushita
明 薮下
Hidetaka Shigi
英孝 志儀
Mitsuko Ito
光子 伊藤
Michifumi Kawai
通文 河合
Osamu Yamada
収 山田
Akihiro Ando
昭博 安藤
Minoru Tanaka
稔 田中
Toshihiko Ota
敏彦 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6312864A priority Critical patent/JPH08172273A/ja
Publication of JPH08172273A publication Critical patent/JPH08172273A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【目的】高信頼性を有するはんだ接続用電極を、厚膜多
層セラミックス基板の裏面に形成可能にする。 【構成】セラミック配線基板1の入出力用の信号ピン3
を接続する裏面側に、配線導体7と直接接続され、セラ
ミックの裏面に密着した円形状の金属層からなる応力緩
和層4を含み絶縁層6と、これに形成された接続用スル
−ホ−ル開口穴9を通して応力緩和層の表面と密着し、
且つ絶縁層の表面を被覆して外径が応力緩和層の外径よ
り小さくした円形状の接続金属層2と、その表面外周部
及び側面並びに絶縁層を被覆する有機材料よりなるカバ
ーコート層5とから構成されたはんだ接続用電極18を
形成して接続金属層から応力緩和層に加わる応力を接続
用スル−ホ−ル開口穴により緩和して接続金属層に直接
はんだ接続された入出力用の信号ピンを備えて形成した
ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線導体を内層して裏
面及び表面に導かれた厚膜多層セラミック基板におい
て、特にマイクロソルダリングと呼ばれる微小電極のは
んだ付けに好適な接続電極を備えたセラミック配線基板
及びその実装構造体に関する。
【0002】
【従来の技術】厚膜多層セラミック基板に、直接入出力
用の信号ピンなどをはんだ付けによって実装する高密度
実装モジュ−ル回路基板に関する従来技術としては、特
開昭63−110697号公報及び特開平6−5364
8号公報に記載されている。
【0003】前者においては、セラミックまたはポリイ
ミド構造体と銅またはアルミニウム層との間の接着層と
してジルコニウム層を用いて回路相互結線を形成するこ
とが記載されている。
【0004】また後者においては、厚膜多層セラミック
ス基板上に、高分子材料から成る絶縁膜と回路配線膜と
を交互に積層してなる薄膜配線層を形成した配線基板に
おいて、前記薄膜配線層の回路配線膜の一部に電子部品
を接続するための接続パッドを形成すると共に該接続パ
ッドの外周端を絶縁膜で被覆することが記載されてい
る。
【0005】
【発明が解決しようとする課題】上記従来技術の後者に
記載されているように、薄膜配線層上に接続パッドを形
成して半導体素子を実装する場合は、下地積層膜はポリ
イミド系樹脂などの比較的弾性率の高い材料構成である
ため、これらに作用する剪断力は樹脂層である程度吸収
され、セラミック基板に及ぼす影響は緩和され、セラミ
ック基板が破壊される恐れはない。
【0006】しかし、上記従来技術の前者に記載されて
いるように、セラミック基板の裏面に直接或いは極近傍
に接続用の電極を形成して、例えば入出力用の信号ピン
とはんだ接続する場合は、特に接続電極を構成する積層
膜自身の膜応力または比較的使用するはんだ量が多いた
めはんだ自身の収縮応力などで、接続電極全体によるセ
ラミック基板にかかる応力歪みが増加し、更に接続電極
形状に係る歪みの重畳などが原因となってセラミック基
板の強度を超えるような応力が局所的に発生してクラッ
クが発生し、セラミック基板を破壊するなど致命的な欠
陥が発生することになる。即ち、図8に示すように、厚
膜多層セラミックス基板(セラミック構造体)1上に、
接着層としての30〜2000オングストローム厚さの
ジルコニウム層24、2〜20μm厚さの銅またはアル
ミニウムまたは金層23、0.5〜3.0μm厚さのは
んだの反応/拡散防止層24および表面に酸化防止層で
ある0.3〜1.0μm厚さの金層21を積層した接続
電極20を形成したものである。この状態で信号ピン3
をはんだ接続したとき、上記接続電極を構成する薄膜材
料自身の膜応力が端部に剪断力として発生し、更に接続
電極面に濡れ拡がったはんだの先端にもはんだの収縮応
力が発生するため、セラミック基板との接合面の端部2
5に応力集中が発生することになり、この場所を起点と
してセラミック基板にクラックが発生して破壊が発生す
ることになる。このように、上記従来技術の前者におい
ても、セラミック基板の裏面に直接或いはごく近傍に接
続用の電極を形成して、例えば入出力用の信号ピンとは
んだ接続する場合に、セラミック基板を破壊しないよう
にする課題については、考慮されていなかった。また上
記従来技術の後者においても、セラミック基板を破壊し
ないようにする課題については、考慮されていなかっ
た。
【0007】本発明の目的は、上記従来技術の課題を解
決すべく、厚膜多層セラミックス基板を破壊させない高
信頼性を有するはんだ接続用電極を厚膜多層セラミック
ス基板の裏面に直接或いは極近傍に形成可能にしたセラ
ミック配線基板及びその実装構造体を提供することにあ
る。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、配線導体を内層して裏面及び表面に導か
れたセラミック配線基板において、該セラミック配線基
板の入出力用の信号ピンを接続する裏面側に、前記配線
導体と直接接続され、セラミックの裏面に密着したほぼ
円形状の金属層からなる応力緩和層と、該応力緩和層の
表面を含みセラミックの裏面を被覆した有機材料よりな
る絶縁層と、前記応力緩和層の外径の1/2以下の径ま
たは前記入出力用の信号ピンの根元の外径より小さい径
で、前記絶縁層に形成された接続用スル−ホ−ル開口穴
を通して前記応力緩和層の表面と密着し、且つ前記絶縁
層の表面を被覆して外径が前記応力緩和層の外径より小
さくしたほぼ円形状の接続金属層と、該接続金属層の表
面外周部及び該側面並びに前記絶縁層を被覆する有機材
料よりなるカバーコート層とから構成されたはんだ接続
用電極を形成して前記接続金属層から前記応力緩和層に
直接加わる応力を前記接続用スル−ホ−ル開口穴により
緩和して構成し、該はんだ接続用電極の接続金属層にお
いて前記カバーコート層で被覆されていない表面と直接
はんだ接続された入出力用の信号ピンを備えて形成した
ことを特徴とするセラミック配線基板である。
【0009】また本発明は、配線導体を内層して裏面及
び表面に導かれたセラミック配線基板において、該セラ
ミック配線基板の入出力用の信号ピンを接続する裏面側
に、前記配線導体と直接接続され、セラミックの裏面に
密着したほぼ円形状の金属層からなる応力緩和層と、該
応力緩和層の表面を含みセラミックの裏面を被覆した有
機材料よりなる絶縁層と、該絶縁層に形成された接続用
スル−ホ−ル開口穴を通して前記応力緩和層の表面と密
着し、且つ前記絶縁層の表面を被覆して外径が前記応力
緩和層の外径より小さくしたほぼ円形状の接続金属層
と、該接続金属層の表面外周部及び該側面並びに前記絶
縁層を被覆する有機材料よりなるカバーコート層とから
構成されたはんだ接続用電極を形成して前記接続金属層
から前記応力緩和層に直接加わる応力を、前記接続金属
層の外径の1/2以下の径で形成された前記接続用スル
−ホ−ル開口穴により緩和して構成し、前記はんだ接続
用電極の接続金属層において前記カバーコート層で被覆
されていない表面と直接はんだ接続された入出力用の信
号ピンを備えて形成したことを特徴とするセラミック配
線基板である。
【0010】また本発明は、前記セラミック配線基板に
おいて、前記接続用スル−ホ−ル開口穴が、前記入出力
用の信号ピン側に拡がっていることを特徴とする。また
本発明は、前記セラミック配線基板において、前記応力
緩和層を、銅またはアルミニュムを主成分とする応力緩
和基材層と、該応力緩和基材層の下面を前記セラミック
の裏面と接着させ、前記応力緩和基材層の上面を前記絶
縁層と接着させるように、応力緩和基材層の下面および
上面に形成したクロムまたはチタンを主成分とする接着
金属層とで形成したことを特徴とする。また本発明は、
前記セラミック配線基板において、前記接続金属層を、
銅、ニッケル、ニッケルと銅との合金、ニッケルとタン
グステンとの合金の中から選ばれた少なくとも1種類を
主成分とするはんだの拡散防止層と、前記絶縁層と接着
させるように前記はんだの拡散防止層の絶縁層側面に形
成されたクロムまたはチタンを主成分とする接着金属層
と、前記はんだの拡散防止層のはんだ接続面に形成した
酸化防止金属層とで形成したことを特徴とする。
【0011】また本発明は、配線導体を内層して裏面及
び表面に導かれたセラミック配線基板において、該セラ
ミック配線基板の入出力用の信号ピンを接続する裏面側
に、前記配線導体と直接接続され、セラミックの裏面に
密着した円形状の金属層からなる応力緩和層と、該応力
緩和層の表面を含みセラミックの裏面を被覆した有機材
料よりなる絶縁層と、前記応力緩和層の外径の1/2以
下の径または前記入出力用の信号ピンの根元の外径より
小さい径で、前記絶縁層に形成された接続用スル−ホ−
ル開口穴を通して前記応力緩和層の表面と密着し、且つ
前記絶縁層の表面を被覆して外径が前記応力緩和層の外
径より小さくした円形状の接続金属層と、該接続金属層
の表面外周部及び該側面並びに前記絶縁層を被覆する有
機材料よりなるカバーコート層とから構成されたはんだ
接続用電極を形成して前記接続金属層から前記応力緩和
層に直接加わる応力を前記接続用スル−ホ−ル開口穴に
より緩和して構成し、該はんだ接続用電極の接続金属層
において前記カバーコート層で被覆されていない表面と
直接はんだ接続された入出力用の信号ピンを備えて形成
し、前記セラミック配線基板の表面に配線導体と接続さ
れた薄膜多層配線回路を備え、該薄膜多層配線回路の表
面に形成されたはんだ接続端子に半導体集積回路をはん
だ接続して構成したことを特徴とするセラミック配線基
板実装構造体である。
【0012】また本発明は、配線導体を内層して裏面及
び表面に導かれたセラミック配線基板において、該セラ
ミック配線基板の入出力用の信号ピンを接続する裏面側
に、前記配線導体と直接接続され、セラミックの裏面に
密着した円形状の金属層からなる応力緩和層と、該応力
緩和層の表面を含みセラミックの裏面を被覆した有機材
料よりなる絶縁層と、該絶縁層に形成された接続用スル
−ホ−ル開口穴を通して前記応力緩和層の表面と密着
し、且つ前記絶縁層の表面を被覆して外径が前記応力緩
和層の外径より小さくした円形状の接続金属層と、該接
続金属層の表面外周部及び該側面並びに前記絶縁層を被
覆する有機材料よりなるカバーコート層とから構成され
たはんだ接続用電極を形成して前記接続金属層から前記
応力緩和層に直接加わる応力を、前記接続金属層の外径
の1/2以下の径で形成された前記接続用スル−ホ−ル
開口穴により緩和して構成し、前記はんだ接続用電極の
接続金属層において前記カバーコート層で被覆されてい
ない表面と直接はんだ接続された入出力用の信号ピンを
備えて形成し、前記セラミック配線基板の表面に配線導
体と接続された薄膜多層配線回路を備え、該薄膜多層配
線回路の表面に形成されたはんだ接続端子に半導体集積
回路をはんだ接続して構成したことを特徴とするセラミ
ック配線基板実装構造体である。
【0013】また本発明は、配線導体を内層して裏面及
び表面に導かれたセラミック配線基板において、該セラ
ミック配線基板のはんだ接続される裏面側に、前記配線
導体と直接接続され、セラミックの裏面に密着したほぼ
円形状の金属層からなる応力緩和層と、該応力緩和層の
表面を含みセラミックの裏面を被覆した有機材料よりな
る絶縁層と、前記応力緩和層の外径の1/2以下の径で
前記絶縁層に形成された接続用スル−ホ−ル開口穴を通
して前記応力緩和層の表面と密着し、且つ前記絶縁層の
表面を被覆して外径が前記応力緩和層の外径より小さく
したほぼ円形状の接続金属層と、該接続金属層の表面外
周部及び該側面並びに前記絶縁層を被覆する有機材料よ
りなるカバーコート層とから構成されたはんだ接続用電
極を形成して前記接続金属層から前記応力緩和層に直接
加わる応力を前記接続用スル−ホ−ル開口穴により緩和
して構成し、更に前記はんだ接続用電極の接続金属層に
おいて前記カバーコート層で被覆されていない表面を直
接はんだ接続するように形成したことを特徴とするセラ
ミック配線基板である。
【0014】
【作用】ところで、セラミック基板1上に薄膜に代表さ
れる金属膜を形成すると、その膜自身の膜応力によって
セラミック基板1に応力が発生する。これは、はんだ接
続用電極のようなパターンを形成する場合にも、そのパ
ターン形状で応力が集中することになる。金属膜の積層
によってセラミック基板1に加わる応力集中の発生の様
子を図6に示す。図6(a)は、セラミック基板1上に
応力緩和層34として、例えばCu(膜厚:約4μm)
を所定のパターンに形成した場合を示す。図6(b)
は、同様にセラミック基板1上に、接続金属層32とし
て、例えばNi−W合金(膜厚:約2μm)を、仮りに
応力緩和層34の半径R4よりも半径R2をΔR小さく
して所定のパターンに形成した場合を示す。図6(c)
は、両者の薄膜を積層して所定のパターンに形成した場
合を示す。これらの状態で、セラミック基板1面に発生
する応力の歪みを、構成材料の物性値を用いて解析した
結果が、図6(d)、(e)の特性図であり、図6
(d)は、各薄膜単独の応力を併記して示しており接続
金属層32による応力61が、応力緩和層34による応
力62より大きな値を示している。しかし、これらを仮
りに応力緩和層34の半径R4よりも接続金属層32の
半径R2をΔR小さくして積層しても、図6(e)に応
力63で示すように下層の応力緩和層34の影響で、上
層の接続金属層32の端面に発生した歪みは、緩和され
るが、積層膜全体では応力緩和層34の端面に大きな歪
みが現れている。この状態で、更に図7(a)に示すよ
うにはんだ付け36を行った場合には、仮りにはんだの
濡れ面積を抑制するカバーコート層35を形成すること
により接続金属層32の外周端とはんだの外周端とを分
離したため歪みの重畳を避けることはできるが、図7
(b)に示すように、このカバーコート層35にあまり
影響を受けることなく、特に接続金属層32の端面には
んだの応力64が加算されることになり、その結果接続
金属層32に加わる応力64が接続金属層32の外周ま
で密着した応力緩和層34へ直接伝搬して応力緩和層3
4の外周端にセラミック基板1の強度δ0以上の集中応
力が加わることになり、セラミック基板1にクラックを
発生させてセラミック基板を破壊することになる。
【0015】本発明は、上記解析結果に基づいて創生し
たものである。即ち、本発明は、前記構成により、入出
力用の信号ピン等をはんだ接続するはんだ接続用電極を
厚膜多層セラミック基板の裏面に直接形成しても、応力
緩和層の外径φD4の1/2以下または接続金属層φD2
の外径の1/2以下または入出力用の信号ピンの根元の
外径φD0より小さい径φD1の接続用スルホール開口穴
と、接続金属層と応力緩和層との間に挟まれる有機材料
よりなる絶縁層と、接続金属層の表面外周部を被覆する
カバーコート層とによって接続金属層において応力歪み
を分散させて、上記小さく限定された径φD1を有する
接続用スルホール開口穴において接続金属層と応力緩和
層とを密着接合することにより応力歪みを応力緩和層へ
直接伝搬させるのを低減して応力緩和層の外周端部にお
いてセラミック基板に対して集中応力が生じるのを低減
して、セラミック基板にクラックを発生するのを防止で
き、即ち、セラミック基板を破壊する等の致命的欠陥の
発生を防止でき、高信頼性をもって入出力用の信号ピン
等を厚膜多層セラミック基板の裏面に形成されたはんだ
接続用電極にはんだ接続を実現することができる。な
お、図3に示すはんだ付けの状態から、入出力用の信号
ピン3の根元の外径φD0は、接続金属層2の外周がL1
=約0.1mmカバーコート層5で被覆されることを考
慮すると、接続金属層2の外径φD2の約1/2の関係
となり、接続用スルホール開口穴の径φD1は、信号ピ
ン3の根元の外径φD0以下または接続金属層2の外径
φD2の1/2以下で形成することが良いことが明らか
である。また図3においては、接続金属層2の半径φD
2/2と応力緩和層の半径φD4/2との差L2が約0.
2mmである場合を示しているが、この差を小さくする
ように接続金属層2を形成すると、接続用スルホール開
口穴の径φD1は、応力緩和層の外径φD4の1/2以下
が良いことが明らかとなる。
【0016】更に接続用スルホール開口穴の径φD
1は、図3に示す応力特性から、入出力用の信号ピン3
の根元の外径φD0の2/3以下が最も望ましい。但
し、接続用スルホール開口穴の径φD1が小さくなると
接続金属層3と応力緩和層4との接続抵抗が高くなるの
で、接続用スルホール開口穴の径φD1は40μm以上
が望ましい。
【0017】即ち本発明は、前記構成により、接続金属
層の表面外周にカバーコート層を形成することではんだ
の外周端と接続金属層の外周端との重畳を無くし、且つ
応力緩和層の外径の1/2または接続金属層の外径の1
/2または接続される信号ピン3の根元外径より十分小
さい大きさの層間絶縁膜のスルーホール開口径にするこ
とで応力歪みの発生点を分離、分散して応力歪みが応力
緩和層へ直接伝搬させるのを低減することにより、セラ
ミック基板の強度に十分なマージンを持つ特性が得られ
ることが確認された。
【0018】特に、本発明に係る計算機用実装モジュー
ル基板などのように、接続実装される信号ピンなどの部
品の付け替え作業(リペア)などが必要なケースでは、
その都度接続部のはんだが溶融し、拡散反応が進むため
リペア回数に応じて接続金属層における拡散防止層金属
の膜厚を通常より厚く形成する必要が生じる。こうした
場合においても、セラミック基板を破壊することなく、
高信頼性を有する入出力用の信号ピン等のはんだ接続を
実現することができる。
【0019】
【実施例】本発明の実施例を図面を用いて具体的に説明
する。
【0020】まず、本発明に係るセラミック配線基板を
備えた実装構造体について、図4に示す実施例に基づい
て説明する。即ち、図4は、セラミック配線基板を備え
た実装構造体の主要断面構造図である。厚膜多層セラミ
ック基板1は、裏面に7として導かれ、表面にも導かれ
た内層配線導体11を有し、アルミナ、ムライト及びガ
ラスセラミックスなどで形成されたものである。この厚
膜多層セラミック基板1上には、表面に導かれた配線導
体11と接続される配線を、ポリイミド系樹脂などの有
機材料を層間絶縁膜として積層した薄膜多層構造を有す
る薄膜多層配線回路10が形成されている。該薄膜多層
配線回路10の表面には、はんだ接続端子12が形成さ
れ、該はんだ接続端子12は、半導体集積回路(LS
I)14の接続端子15とはんだ13によって接続実装
される。
【0021】厚膜多層セラミック基板1の裏面は、裏面
に導かれた配線導体7と入出力用の信号ピン3との間で
接続するためのはんだ接続用電極18が設けられてい
る。そして厚膜多層セラミック基板1の裏面に多数植設
された入出力用の信号ピン3は、配線パターン17を形
成したプリント配線板16またはコネクタに挿入されて
接続される。なお、入出力用の信号ピン3は、プリント
配線板16に挿入後、必要に応じてはんだ付けされる。
本発明に係るセラミック配線基板を備えた実装構造体
は、以上説明したように構成される。次に、本発明に係
る厚膜多層セラミック基板1の裏面に設けられたはんだ
接続用電極18の実施例について、図1及び図2を用い
て説明する。
【0022】まず、ガラスセラミックス等で形成された
厚膜多層セラミック基板1の裏面には、外径φD4
1.2mm〜2.0mm(図3においては、約1.6m
mを示す。)を有する円形状(円形状に近似した角部が
弧状の四辺形形状でも良い。)の応力緩和金属層4が、
Cr又はTi(膜厚:0.05〜0.2μm)の接着層4
bと、Cu又はAl(膜厚:4〜6μm)の応力緩和金属
層基部4aと、Cr又はTi(膜厚:0.03〜0.1
μm)の接着層4cとから構成されて、密着して接合さ
れる。即ち、この応力緩和金属層4は、接着層4bによ
って、厚膜多層セラミック基板1の裏面と密着して接合
されると共に厚膜多層セラミック基板1に埋め込まれた
50μm〜100μmの径の配線導体7とも密着して電
気的に接続される。
【0023】この応力緩和金属層4の表面には、ポリイ
ミド系樹脂などの有機材料よりなる層間絶縁層6(膜
厚:4μm〜10μm)が被覆され、応力緩和金属層6
の表面が露出するように径φD1が50μm〜400μ
mのスルーホール開口9が形成される。なお、図3にお
いては、スルーホール開口9の径φD1が240μmの
場合を示す。またこのスルーホール開口9には、信号ピ
ン3の側が拡がるように、傾きがついている。
【0024】この層間絶縁層6の表面とスルホール開口
9とには、外径φD2が1.0mm〜1.4mm(図3
においては、約1.2mmを示す。)を有する円形状
(円形状に近似した角部が弧状の四辺形形状でも良
い。)のはんだ接続金属層2が、Cr又はTi(膜厚:
0.03〜0.1μm)の接着層2bと、Cu又はNi
又はNi−Cu合金又はNi−W合金(膜厚:1.5μ
m〜3μm)の接続金属層基部2aとから構成されて、
スルホール開口9においては応力緩和金属層4の表面と
密着接合され、層間絶縁層6の表面と密着される。即
ち、このはんだ接続金属層2は、スルホール開口9にお
いてのみ、応力緩和金属層4の表面と密着接合される。
このように、層間絶縁層6は、ポリイミド系樹脂などの
有機材料より構成されているため、はんだ接続金属層2
上で生じた応力歪みは、はんだ接続金属層2において分
散されて、φD1が50μm〜400μmのスルーホー
ル開口9を通してのみ応力緩和金属層2に伝搬すること
になり、非常に低減されることになる。
【0025】このはんだ接続金属層2の外周をL1=5
0μm〜200μm被覆するように前記層間絶縁層6の
表面を有機系ポリイミド樹脂膜からなるカバーコート層
5(膜厚:3μm〜7μm)で被覆する。
【0026】このはんだ接続金属層2の表面において、
カバーコート層5で被覆されていない開口部(はんだ濡
れ領域)は、酸化防止層としてのAuめっき膜(膜厚:
約0.05μm)28が形成される。このAuめっき膜
28は、根元外径:φD0=φ0.4mm〜0.8mm
(図3においては、約0.6mmを示す。)(材質:C
u系合金)の入出力用の信号ピン3と、例えば、はんだ
材料:Au−20wt%Sn(融点=280℃)によっ
てはんだ接続される。
【0027】次に、図3に基づいて本発明におけるはん
だ接続用電極の構造と対応させて、厚膜多層セラミック
基板1の裏面に作用する応力分布(Kgf/mm2)に
ついて、説明する。図3において実線19によって示す
如く、図7において実線65で示すのと比較すると、応
力緩和金属層4の外周端でセラミック基板1を破壊する
強度δ0を超えることがなくなった。即ち、実線19か
ら明らかなように、層間絶縁層6は、ポリイミド系樹脂
などの有機材料より構成されているため、はんだ接続金
属層2上で生じた応力歪みは、はんだ接続金属層2にお
いて分散されて、φD1が50μm〜400μmのスル
ーホール開口9を通してのみ応力緩和金属層2に伝搬す
ることになって、応力集中個所が分散されて、セラミッ
ク基板1を破壊する強度δ0に対して余裕を有するよう
に、大幅に低減することができ、セラミック基板1にク
ラックを生じせしめることを防止でき、信号ピン3等を
はんだ接続するはんだ接続用電極を、高信頼性を有する
状態で、直接若しくは極近傍にセラミック基板1の裏面
に設けることを可能にした。これにより、セラミック配
線基板を備えた実装構造体としても、セラミック基板1
が破壊されることがなく、高信頼性を有するもの得るこ
とができる。
【0028】また、スルーホール開口9の径を、信号ピ
ン3の根元径φD0又ははんだ接続金属層2の外径φD2
の1/2より十分小さくすることで、セラミック基板1
を破壊する強度δ0に対して益々余裕をもたせることが
できる。即ち、信号ピン3の根元径φD0の内側領域で
は、その応力の方向が圧縮の傾向を示す。これは信号ピ
ン3とはんだ材料の熱膨張率(α)とがセラミック基板
1の熱膨張率より大きいため、形状変化等による応力集
中の影響がない部分は圧縮の応力場となる。この現象か
ら、層間絶縁膜6のスルーホール開口径(φD1)を、
信号ピン3の根元径(φD0)又ははんだ接続金属層2
の外径φD2の1/2より小さくすることにより、はん
だ接続金属層2外周端部付近に重畳した応力集中を、層
間絶縁膜6のスルーホール開口9の径(φD1)端部近
傍の圧縮側の領域に移すことでその影響を無視できる程
度に低減できる結果が得られる。更にカバーコート層5
の形成によってはんだ接続金属層2の外周端部とはんだ
濡れの外周端部との間にL1が形成されることによって
重畳を分離することができ、セラミック基板1にかかる
応力歪み点の分散が、より一層図られ、セラミック基板
1の強度δ0に十分なマージンを持ったはんだ接続をセ
ラミック基板1に直接または極近傍において実現するこ
とができる。
【0029】次に本発明に係るセラミック配線基板の製
造方法について、図5に示す内容に従って説明する。厚
膜多層セラミック基板1は、a.厚膜回路基板工程によ
って製造される。即ち、アルミナ、ムライト及びガラス
セラミックスなどの高抵抗材料上に、スクリーン印刷な
どの手法によって内部導体配線11を印刷してグリーン
シートを作成し、これらを積層して焼結することによっ
て製造することができる。
【0030】次にb〜fの工程によって、厚膜多層セラ
ミック基板1の裏面に信号ピン3等をはんだ接続するは
んだ接続用電極18を製造する。
【0031】まず、b.整合層(応力緩和金属層)パタ
ーン形成工程において、表面が高精度に研磨、平滑化さ
れた厚膜多層セラミック基板1の裏面に、はんだ接続金
属層2の応力緩和の役割を成す応力緩和金属層4を、下
地からCr又はTi/Cu又はAl/Cr又はTiの薄
膜をスパッタリングで形成し、ほぼ円形状にエッチング
によりパターン化し、配線導体7と接続すると共に厚膜
多層セラミック基板1と直接密着させる。それぞれの膜
厚は、約0.1μm/約5μm/約0.05μmであ
る。この時、Crの加工には、フェリシアン化カリ/水
酸化カリの混合液、Cuの加工には、リン酸/硝酸系の
混合液を適用してエッチングする。
【0032】次に、c.層間絶縁層形成工程において、
ポリイミド樹脂を厚膜多層セラミック基板1の裏面上に
スピン塗布法で形成し、350℃で熱処理を行うことに
よって層間絶縁層6を形成する。この形成する膜厚は約
6μmである。そしてこのポリイミド膜へのスルーホー
ル開口9は、層間絶縁層6の表面に所望のレジストパタ
ーンを形成した後、ヒドラジン/エチレンジアミン系の
混合液でエッチングする方法、又はあらかじめ感光性の
機能を持ったポリイミド樹脂を用いて従来のフォトリソ
技術による簡便な方法で加工する。
【0033】次にd.はんだ接続金属層形成工程におい
て、この上にはんだ接続金属層2としてのCr又はTi
/Cu又はCu又はNi又はNi−Cu合金又はNi−
W合金膜を、応力緩和金属層4と同様な方法、即ちスパ
ッタリングとエッチングとで形成する。膜厚は約0.0
5μm/2μmである。この時、Ni−W合金膜のエッ
チング加工には、フッ酸系のエッチャントを適用する。
次にe.カバーコート層形成工程において、表面にカバ
ーコート層5を層間絶縁層6と同様の手法により形成す
る。この膜厚は約4μmである。引き続いてf.めっき
膜形成工程において、カバーコート層5に開口されたは
んだ接続領域にはんだの濡れ性の改善、また酸化防止の
目的でAuめっき膜を膜厚約0.05μmで形成する。
以上の工程で作製した厚膜多層セラミック基板1上のは
んだ接続用電極18に、図1及び図2に示すように入出
力用の信号ピン3をはんだ接続した。使用したはんだ材
料はAu−20wt%Sn(融点=280℃)である。
【0034】以上の工程で作製、接続した構成で、はん
だ接続用電極18全体が、厚膜多層セラミック基板1に
及ぼす応力歪みの解析結果は、前述したように、各構成
膜の端部に集中する歪みの重畳を避ける大きさとして、
表面カバーコート層5で被覆されなかったパターン開口
穴の外周端とはんだ接続金属層2の外周端と応力緩和金
属層4の外周端とのそれぞれの間隔L1,L2を、0.0
5mm以上離間して分散する。また、層間絶縁層6のス
ルーホール開口径(φD1)の大きさを、接続する入出
力信号ピン3の先端径(φD0)より十分小さくするこ
とにより、厚膜多層セラミック基板1に及ぼす全体の応
力歪みは局部的な集中が分散された特性となり、厚膜多
層セラミック基板1の強度δ0に十分なマージンを持っ
た高信頼性を有する信号ピン等のはんだ接続が厚膜多層
セラミック基板1に対して直接若しくは極近傍において
得られ、セラミック基板の破壊などの致命的な不良要因
を改善することができる。
【0035】引き続いて、発明者等がこの解析結果をも
とに本発明に係るはんだ接続用電極に入出力用の信号ピ
ンを接続したセラミック配線基板を用いて、この信号ピ
ンを強制的に引き剥がす引っ張り試験を行った結果、す
べて信号ピン自身が破断するモードとなりセラミック基
板の破壊は起こらず、はんだ接続用電極として理想的な
高信頼性を有する接続が達成された。
【0036】
【発明の効果】本発明によれば、セラミック配線基板に
直接若しくは極近傍において設けられたはんだ接続用電
極において、応力緩和金属層とはんだ接続金属層との間
に層間絶縁膜を挿入することにより応力をより緩和し、
更に表面に形成するカバーコート層及び両金属層のパタ
ーン形状の外周端の間隔を分離すること、及び層間絶縁
膜のスルーホール開口の径を、応力緩和金属層の外径の
1/2以下又ははんだ接続金属層の外径の1/2以下又
は接続する信号ピンの根元の外径より小さくすることに
より各構成要素の応力に基づく歪みの重畳を避けること
ができ、セラミック基板に対するはんだ接続用電極の機
械的強度の向上が達成され、セラミック基板の破壊など
不良要因を防止することができ、セラミック配線基板は
もとより、セラミック配線基板実装構造体としても、信
頼性の大幅な向上が図られる効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る厚膜多層セラミック基板の裏面に
設けたはんだ接続用電極の一実施例を示す断面図であ
る。
【図2】本発明に係る厚膜多層セラミック基板の裏面に
設けたはんだ接続用電極の一実施例を示す図であり、
(a)は正面断面図、(b)は平面図である。
【図3】本発明に係る厚膜多層セラミック基板の裏面に
設けた入出力用の信号ピンをはんだ接続するはんだ接続
用電極の一実施例を示す断面と入出力用の信号ピンをは
んだ接続時に厚膜多層セラミック基板に発生する応力分
布の特性を示す図である。
【図4】本発明に係るセラミック配線基板実装構造体
(厚膜、薄膜混成モジュール基板)における主要断面構
造図である。
【図5】本発明に係る厚膜多層セラミック基板の裏面に
設けたはんだ接続用電極の製造プロセスを示す図であ
る。
【図6】厚膜多層セラミック基板上に金属薄膜の形成、
積層した場合において発生する応力の特性を示す概念図
である。
【図7】厚膜多層セラミック基板上に金属薄膜を積層
し、その上にはんだ付けした場合において発生する応力
の特性を示す概念図である。
【図8】従来技術における厚膜多層セラミック基板の裏
面に設けた入出力用の信号ピンをはんだ接続するはんだ
接続用電極を示す断面図である。
【符号の説明】
1…厚膜多層セラミック基板(セラミック配線基板)、
2…はんだ接続金属層 3…信号ピン、4…応力緩和金属層、5…カバーコート
層、6…層間絶縁層 7、11…配線導体、8、13…はんだ、9…スルーホ
ール開口 10…薄膜多層配線回路、12…接続端子、14…半導
体集積回路(LSI) 16…プリント配線基板、18…はんだ接続用電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河合 通文 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 山田 収 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 安藤 昭博 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 田中 稔 神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 太田 敏彦 神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】配線導体を内層して裏面及び表面に導かれ
    たセラミック配線基板において、該セラミック配線基板
    の入出力用の信号ピンを接続する裏面側に、前記配線導
    体と直接接続され、セラミックの裏面に密着したほぼ円
    形状の金属層からなる応力緩和層と、該応力緩和層の表
    面を含みセラミックの裏面を被覆した有機材料よりなる
    絶縁層と、前記応力緩和層の外径の1/2以下の径で前
    記絶縁層に形成された接続用スル−ホ−ル開口穴を通し
    て前記応力緩和層の表面と密着し、且つ前記絶縁層の表
    面を被覆して外径が前記応力緩和層の外径より小さくし
    たほぼ円形状の接続金属層と、該接続金属層の表面外周
    部及び該側面並びに前記絶縁層を被覆する有機材料より
    なるカバーコート層とから構成されたはんだ接続用電極
    を形成して前記接続金属層から前記応力緩和層に直接加
    わる応力を前記接続用スル−ホ−ル開口穴により緩和し
    て構成し、該はんだ接続用電極の接続金属層において前
    記カバーコート層で被覆されていない表面と直接はんだ
    接続された入出力用の信号ピンを備えて形成したことを
    特徴とするセラミック配線基板。
  2. 【請求項2】配線導体を内層して裏面及び表面に導かれ
    たセラミック配線基板において、該セラミック配線基板
    の入出力用の信号ピンを接続する裏面側に、前記配線導
    体と直接接続され、セラミックの裏面に密着したほぼ円
    形状の金属層からなる応力緩和層と、該応力緩和層の表
    面を含みセラミックの裏面を被覆した有機材料よりなる
    絶縁層と、前記入出力用の信号ピンの根元の外径より小
    さい径で前記絶縁層に形成された接続用スル−ホ−ル開
    口穴を通して前記応力緩和層の表面と密着し、且つ前記
    絶縁層の表面を被覆して外径が前記応力緩和層の外径よ
    り小さくしたほぼ円形状の接続金属層と、該接続金属層
    の表面外周部及び該側面並びに前記絶縁層を被覆する有
    機材料よりなるカバーコート層とから構成されたはんだ
    接続用電極を形成して前記接続金属層から前記応力緩和
    層に直接加わる応力を前記接続用スル−ホ−ル開口穴に
    より緩和して構成し、該はんだ接続用電極の接続金属層
    において前記カバーコート層で被覆されていない表面と
    直接はんだ接続された入出力用の信号ピンを備えて形成
    したことを特徴とするセラミック配線基板。
  3. 【請求項3】配線導体を内層して裏面及び表面に導かれ
    たセラミック配線基板において、該セラミック配線基板
    の入出力用の信号ピンを接続する裏面側に、前記配線導
    体と直接接続され、セラミックの裏面に密着したほぼ円
    形状の金属層からなる応力緩和層と、該応力緩和層の表
    面を含みセラミックの裏面を被覆した有機材料よりなる
    絶縁層と、該絶縁層に形成された接続用スル−ホ−ル開
    口穴を通して前記応力緩和層の表面と密着し、且つ前記
    絶縁層の表面を被覆して外径が前記応力緩和層の外径よ
    り小さくしたほぼ円形状の接続金属層と、該接続金属層
    の表面外周部及び該側面並びに前記絶縁層を被覆する有
    機材料よりなるカバーコート層とから構成されたはんだ
    接続用電極を形成して前記接続金属層から前記応力緩和
    層に直接加わる応力を、前記接続金属層の外径の1/2
    以下の径で形成された前記接続用スル−ホ−ル開口穴に
    より緩和して構成し、前記はんだ接続用電極の接続金属
    層において前記カバーコート層で被覆されていない表面
    と直接はんだ接続された入出力用の信号ピンを備えて形
    成したことを特徴とするセラミック配線基板。
  4. 【請求項4】前記接続用スル−ホ−ル開口穴が、前記入
    出力用の信号ピン側に拡がっていることを特徴とする請
    求項1又は2又は3記載のセラミック配線基板。
  5. 【請求項5】前記応力緩和層を、銅またはアルミニュム
    を主成分とする応力緩和基材層と、該応力緩和基材層の
    下面を前記セラミックの裏面と接着させ、前記応力緩和
    基材層の上面を前記絶縁層と接着させるように、応力緩
    和基材層の下面および上面に形成したクロムまたはチタ
    ンを主成分とする接着金属層とで形成したことを特徴と
    する請求項1又は2又は3記載のセラミック配線基板。
  6. 【請求項6】前記接続金属層を、銅、ニッケル、ニッケ
    ルと銅との合金、ニッケルとタングステンとの合金の中
    から選ばれた少なくとも1種類を主成分とするはんだの
    拡散防止層と、前記絶縁層と接着させるように前記はん
    だの拡散防止層の絶縁層側面に形成されたクロムまたは
    チタンを主成分とする接着金属層と、前記はんだの拡散
    防止層のはんだ接続面に形成した酸化防止金属層とで形
    成したことを特徴とする請求項1又は2又は3記載のセ
    ラミック配線基板。
  7. 【請求項7】配線導体を内層して裏面及び表面に導かれ
    たセラミック配線基板において、該セラミック配線基板
    の入出力用の信号ピンを接続する裏面側に、前記配線導
    体と直接接続され、セラミックの裏面に密着した円形状
    の金属層からなる応力緩和層と、該応力緩和層の表面を
    含みセラミックの裏面を被覆した有機材料よりなる絶縁
    層と、前記応力緩和層の外径の1/2以下の径で前記絶
    縁層に形成された接続用スル−ホ−ル開口穴を通して前
    記応力緩和層の表面と密着し、且つ前記絶縁層の表面を
    被覆して外径が前記応力緩和層の外径より小さくした円
    形状の接続金属層と、該接続金属層の表面外周部及び該
    側面並びに前記絶縁層を被覆する有機材料よりなるカバ
    ーコート層とから構成されたはんだ接続用電極を形成し
    て前記接続金属層から前記応力緩和層に直接加わる応力
    を前記接続用スル−ホ−ル開口穴により緩和して構成
    し、該はんだ接続用電極の接続金属層において前記カバ
    ーコート層で被覆されていない表面と直接はんだ接続さ
    れた入出力用の信号ピンを備えて形成し、前記セラミッ
    ク配線基板の表面に配線導体と接続された薄膜多層配線
    回路を備え、該薄膜多層配線回路の表面に形成されたは
    んだ接続端子に半導体集積回路をはんだ接続して構成し
    たことを特徴とするセラミック配線基板実装構造体。
  8. 【請求項8】配線導体を内層して裏面及び表面に導かれ
    たセラミック配線基板において、該セラミック配線基板
    の入出力用の信号ピンを接続する裏面側に、前記配線導
    体と直接接続され、セラミックの裏面に密着したほぼ円
    形状の金属層からなる応力緩和層と、該応力緩和層の表
    面を含みセラミックの裏面を被覆した有機材料よりなる
    絶縁層と、前記入出力用の信号ピンの根元の外径より小
    さい径で前記絶縁層に形成された接続用スル−ホ−ル開
    口穴を通して前記応力緩和層の表面と密着し、且つ前記
    絶縁層の表面を被覆して外径が前記応力緩和層の外径よ
    り小さくしたほぼ円形状の接続金属層と、該接続金属層
    の表面外周部及び該側面並びに前記絶縁層を被覆する有
    機材料よりなるカバーコート層とから構成されたはんだ
    接続用電極を形成して前記接続金属層から前記応力緩和
    層に直接加わる応力を前記接続用スル−ホ−ル開口穴に
    より緩和して構成し、該はんだ接続用電極の接続金属層
    において前記カバーコート層で被覆されていない表面と
    直接はんだ接続された入出力用の信号ピンを備えて形成
    し、前記セラミック配線基板の表面に配線導体と接続さ
    れた薄膜多層配線回路を備え、該薄膜多層配線回路の表
    面に形成されたはんだ接続端子に半導体集積回路をはん
    だ接続して構成したことを特徴とするセラミック配線基
    板。
  9. 【請求項9】配線導体を内層して裏面及び表面に導かれ
    たセラミック配線基板において、該セラミック配線基板
    の入出力用の信号ピンを接続する裏面側に、前記配線導
    体と直接接続され、セラミックの裏面に密着した円形状
    の金属層からなる応力緩和層と、該応力緩和層の表面を
    含みセラミックの裏面を被覆した有機材料よりなる絶縁
    層と、該絶縁層に形成された接続用スル−ホ−ル開口穴
    を通して前記応力緩和層の表面と密着し、且つ前記絶縁
    層の表面を被覆して外径が前記応力緩和層の外径より小
    さくした円形状の接続金属層と、該接続金属層の表面外
    周部及び該側面並びに前記絶縁層を被覆する有機材料よ
    りなるカバーコート層とから構成されたはんだ接続用電
    極を形成して前記接続金属層から前記応力緩和層に直接
    加わる応力を、前記接続金属層の外径の1/2以下の径
    で形成された前記接続用スル−ホ−ル開口穴により緩和
    して構成し、前記はんだ接続用電極の接続金属層におい
    て前記カバーコート層で被覆されていない表面と直接は
    んだ接続された入出力用の信号ピンを備えて形成し、前
    記セラミック配線基板の表面に配線導体と接続された薄
    膜多層配線回路を備え、該薄膜多層配線回路の表面に形
    成されたはんだ接続端子に半導体集積回路をはんだ接続
    して構成したことを特徴とするセラミック配線基板実装
    構造体。
  10. 【請求項10】配線導体を内層して裏面及び表面に導か
    れたセラミック配線基板において、該セラミック配線基
    板の入出力用の信号ピンを接続する裏面側に、前記配線
    導体と直接接続され、セラミックの裏面に密着したほぼ
    円形状の金属層からなる応力緩和層と、該応力緩和層の
    表面を含みセラミックの裏面を被覆した有機材料よりな
    る絶縁層と、前記応力緩和層の外径の1/2以下の径で
    前記絶縁層に形成された接続用スル−ホ−ル開口穴を通
    して前記応力緩和層の表面と密着し、且つ前記絶縁層の
    表面を被覆して外径が前記応力緩和層の外径より小さく
    したほぼ円形状の接続金属層と、該接続金属層の表面外
    周部及び該側面並びに前記絶縁層を被覆する有機材料よ
    りなるカバーコート層とから構成されたはんだ接続用電
    極を形成して前記接続金属層から前記応力緩和層に直接
    加わる応力を前記接続用スル−ホ−ル開口穴により緩和
    して構成し、該はんだ接続用電極の接続金属層において
    前記カバーコート層で被覆されていない表面と直接はん
    だ接続された入出力用の信号ピンを備えて形成し、該入
    出力用の信号ピンをプリント配線基板に接続したことを
    特徴とするセラミック配線基板実装構造体。
  11. 【請求項11】配線導体を内層して裏面及び表面に導か
    れたセラミック配線基板において、該セラミック配線基
    板のはんだ接続される裏面側に、前記配線導体と直接接
    続され、セラミックの裏面に密着したほぼ円形状の金属
    層からなる応力緩和層と、該応力緩和層の表面を含みセ
    ラミックの裏面を被覆した有機材料よりなる絶縁層と、
    前記応力緩和層の外径の1/2以下の径で前記絶縁層に
    形成された接続用スル−ホ−ル開口穴を通して前記応力
    緩和層の表面と密着し、且つ前記絶縁層の表面を被覆し
    て外径が前記応力緩和層の外径より小さくしたほぼ円形
    状の接続金属層と、該接続金属層の表面外周部及び該側
    面並びに前記絶縁層を被覆する有機材料よりなるカバー
    コート層とから構成されたはんだ接続用電極を形成して
    前記接続金属層から前記応力緩和層に直接加わる応力を
    前記接続用スル−ホ−ル開口穴により緩和して構成し、
    該はんだ接続用電極の接続金属層において前記カバーコ
    ート層で被覆されていない表面を直接はんだ接続するよ
    うに形成したことを特徴とするセラミック配線基板。
  12. 【請求項12】配線導体を内層して裏面及び表面に導か
    れたセラミック配線基板において、該セラミック配線基
    板のはんだ接続される裏面側に、前記配線導体と直接接
    続され、セラミックの裏面に密着した円形状の金属層か
    らなる応力緩和層と、該応力緩和層の表面を含みセラミ
    ックの裏面を被覆した有機材料よりなる絶縁層と、前記
    応力緩和層の外径の1/2以下の径で前記絶縁層に形成
    された接続用スル−ホ−ル開口穴を通して前記応力緩和
    層の表面と密着し、且つ前記絶縁層の表面を被覆して外
    径が前記応力緩和層の外径より小さくした円形状の接続
    金属層と、該接続金属層の表面外周部及び該側面並びに
    前記絶縁層を被覆する有機材料よりなるカバーコート層
    とから構成されたはんだ接続用電極を形成して前記接続
    金属層から前記応力緩和層に直接加わる応力を前記接続
    用スル−ホ−ル開口穴により緩和して構成し、該はんだ
    接続用電極の接続金属層において前記カバーコート層で
    被覆されていない表面を直接はんだ接続するように形成
    し、前記セラミック配線基板の表面に配線導体と接続さ
    れた薄膜多層配線回路を備え、該薄膜多層配線回路の表
    面に形成されたはんだ接続端子に半導体集積回路をはん
    だ接続して構成したことを特徴とするセラミック配線基
    板実装構造体。
  13. 【請求項13】配線導体を内層して裏面及び表面に導か
    れたセラミック配線基板において、該セラミック配線基
    板のはんだ接続される裏面側に、前記配線導体と直接接
    続され、セラミックの裏面に密着したほぼ円形状の金属
    層からなる応力緩和層と、該応力緩和層の表面を含みセ
    ラミックの裏面を被覆した有機材料よりなる絶縁層と、
    前記応力緩和層の外径の1/2以下の径で前記絶縁層に
    形成された接続用スル−ホ−ル開口穴を通して前記応力
    緩和層の表面と密着し、且つ前記絶縁層の表面を被覆し
    て外径が前記応力緩和層の外径より小さくしたほぼ円形
    状の接続金属層と、該接続金属層の表面外周部及び該側
    面並びに前記絶縁層を被覆する有機材料よりなるカバー
    コート層とから構成されたはんだ接続用電極を形成して
    前記接続金属層から前記応力緩和層に直接加わる応力を
    前記接続用スル−ホ−ル開口穴により緩和して構成し、
    更に前記はんだ接続用電極の接続金属層において前記カ
    バーコート層で被覆されていない表面を直接はんだ接続
    するように形成したことを特徴とするセラミック配線基
    板。
JP6312864A 1994-12-16 1994-12-16 セラミック配線基板及びその実装構造体 Pending JPH08172273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6312864A JPH08172273A (ja) 1994-12-16 1994-12-16 セラミック配線基板及びその実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6312864A JPH08172273A (ja) 1994-12-16 1994-12-16 セラミック配線基板及びその実装構造体

Publications (1)

Publication Number Publication Date
JPH08172273A true JPH08172273A (ja) 1996-07-02

Family

ID=18034363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6312864A Pending JPH08172273A (ja) 1994-12-16 1994-12-16 セラミック配線基板及びその実装構造体

Country Status (1)

Country Link
JP (1) JPH08172273A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353764A (ja) * 1999-01-04 2000-12-19 Ibiden Co Ltd パッケージ基板
WO2003030600A1 (en) * 2001-09-28 2003-04-10 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
US7847393B2 (en) 1998-12-16 2010-12-07 Ibiden Co., Ltd. Conductive connecting pins for a package substrate
JP2011205014A (ja) * 2010-03-26 2011-10-13 Tdk Corp 多層配線板及び多層配線板の製造方法
CN110740572A (zh) * 2018-07-18 2020-01-31 住友电工光电子器件创新株式会社 电子模块

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035214B1 (en) 1998-12-16 2011-10-11 Ibiden Co., Ltd. Conductive connecting pin for package substance
US7902659B2 (en) 1998-12-16 2011-03-08 Ibiden Co., Ltd. Conductive connecting pin and package substrate
US8536696B2 (en) 1998-12-16 2013-09-17 Ibiden Co., Ltd. Conductive pin attached to package substrate
US8110917B2 (en) 1998-12-16 2012-02-07 Ibiden Co., Ltd. Package substrate with a conductive connecting pin
US7847393B2 (en) 1998-12-16 2010-12-07 Ibiden Co., Ltd. Conductive connecting pins for a package substrate
JP2000353764A (ja) * 1999-01-04 2000-12-19 Ibiden Co Ltd パッケージ基板
JP4554741B2 (ja) * 1999-01-04 2010-09-29 イビデン株式会社 パッケージ基板
US8013256B2 (en) 2001-09-28 2011-09-06 Ibiden Co., Ltd. Printed wiring board
WO2003030600A1 (en) * 2001-09-28 2003-04-10 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
US7449781B2 (en) 2001-09-28 2008-11-11 Ibiden Co., Ltd. Printed wiring board
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
US7129158B2 (en) 2001-09-28 2006-10-31 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
US8878078B2 (en) 2001-09-28 2014-11-04 Ibiden Co., Ltd. Printed wiring board
JP2011205014A (ja) * 2010-03-26 2011-10-13 Tdk Corp 多層配線板及び多層配線板の製造方法
CN110740572A (zh) * 2018-07-18 2020-01-31 住友电工光电子器件创新株式会社 电子模块

Similar Documents

Publication Publication Date Title
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US6998713B2 (en) Wiring board and method for producing same
JPH06283622A (ja) 多層相互接続金属構造体およびその形成方法
JP5498864B2 (ja) 配線基板及び配線基板の製造方法
JPH08172273A (ja) セラミック配線基板及びその実装構造体
JPH04196392A (ja) 薄膜配線回路用はんだ付け電極
JPH03218644A (ja) 回路基板の接続構造
JPH1131884A (ja) 多層プリント回路基板および電子装置
JPH06177315A (ja) 多層リードフレーム
US8102055B2 (en) Semiconductor device
JP3153115B2 (ja) 回路基板
JP2760360B2 (ja) はんだバンプとその製造方法
JP3169254B2 (ja) 多層配線基板
JPH08236938A (ja) 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体
JP3172267B2 (ja) 大規模配線基板及びその製造方法
JPH08191187A (ja) 多層回路配線基板
JPH11163019A (ja) 半導体装置およびその製造方法
JPH0918144A (ja) ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体
JP2000349447A (ja) 多層プリント配線板と、その多層プリント配線板の製造方法
JPH1022601A (ja) 入出力ピンの接続構造
JP2000100852A (ja) 半導体装置およびその製造方法
JPH1154553A (ja) バンプを有する電子部品及びその実装構造
JPH11145188A (ja) 半導体装置及びその製造方法
JPH11274347A (ja) 半導体パッケージ、及びその形成方法
JPH04159739A (ja) Lsi実装構造体