JPH11274347A - 半導体パッケージ、及びその形成方法 - Google Patents

半導体パッケージ、及びその形成方法

Info

Publication number
JPH11274347A
JPH11274347A JP10070679A JP7067998A JPH11274347A JP H11274347 A JPH11274347 A JP H11274347A JP 10070679 A JP10070679 A JP 10070679A JP 7067998 A JP7067998 A JP 7067998A JP H11274347 A JPH11274347 A JP H11274347A
Authority
JP
Japan
Prior art keywords
terminal
bump electrode
forming
semiconductor package
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10070679A
Other languages
English (en)
Inventor
Norio Nakayama
憲隆 中山
Jun Monma
旬 門馬
Keiichi Yano
圭一 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10070679A priority Critical patent/JPH11274347A/ja
Publication of JPH11274347A publication Critical patent/JPH11274347A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【課題】 セラミックス基板の端子に形成されたバンプ
電極と樹脂配線基板の端子との間の電気的接続の信頼性
並びに機械的接続の強度を向上し、接続不良が防止でき
る電気的信頼性が高い半導体パッケージを提供する。さ
らに、電気的信頼性が高い半導体装置を提供する。 【解決手段】 セラミックス・樹脂複合半導体パッケー
ジにおいて、セラミックス基板21の端子21Cにバン
プ電極22を形成する。バンプ電極22は鋭角な形状で
形成された針形状部22Tを備える。セラミックス基板
21に樹脂配線基板24を張り合わせる熱圧着により、
バンプ電極22の針形状部22Tはシート状接着層23
を突き破り樹脂配線基板24の端子24Cに突き刺さ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケー
ジ、半導体装置及び半導体パッケージの形成方法に関す
る。特に本発明は、セラミックス基板にシート状接着層
を介在して樹脂配線基板が張り付けられた半導体パッケ
ージ、この半導体パッケージのセラミックス基板に半導
体チップが実装された半導体装置、及び前述の半導体パ
ッケージの形成方法に関する。
【0002】
【従来の技術】マイクロプロセッサ、特定用途向け論理
LSI等の半導体チップを封止する半導体パッケージに
は、多端子化並びにリード配線の微細化が要求され、同
時に高い放熱性が要求されている。最近、セラミックス
基板に樹脂配線基板を張り合わせたセラミックス・樹脂
複合基板を使用した半導体パッケージの開発が行われて
おり、この半導体パッケージは前述の複数の技術的課題
を同時に解決できる。セラミックス・樹脂複合基板にお
いて、セラミックス基板は熱伝導性が良好で高い放熱性
を有する。樹脂配線基板は、フォトリソグラフィ技術及
びエッチング技術特にドライエッチング技術が行えるの
で、リード配線の微細化を行える。
【0003】セラミックス・樹脂複合基板を使用した半
導体パッケージの形成方法について説明する。図10及
び図11は従来技術に係る組立方法を説明する各組立工
程毎に示す半導体パッケージの要部断面図である。
【0004】(1)図10に示すように、セラミックス
基板1、シート状接着層3、樹脂配線基板4のそれぞれ
を用意し、セラミックス基板1の表面上に接着層3を介
在して樹脂配線基板4を重ね合わせる。
【0005】セラミックス基板1の表面には端子(ラン
ド)1Aが配設され、図示しないが端子1Aはセラミッ
クス基板の内部に形成された接続孔配線、内部配線のそ
れぞれに電気的に接続される。端子1Aの表面上にはバ
ンプ電極2が形成される。バンプ電極2は導電物質であ
るAuペースト、Agペースト又は半田等で形成される。
【0006】接着層3には例えば熱硬化性樹脂フィルム
が使用され、バンプ電極2が形成された領域に対応する
位置において接着層3にはバンプ電極2の通し穴3Hが
形成される。熱硬化性樹脂フィルムにおいて、通し穴3
Hは、フォトリソグラフィ技術及びエッチング技術を使
用し、又は機械的な打ち抜きにより形成される。
【0007】セラミックス基板1の表面に対向する樹脂
配線基板4の下面には端子4Aが配設される。樹脂配線
基板4の上面には端子4Bが配設され、端子4Bには図
示しない配線基板、例えばマザーボード、ドータボード
等に接続するためのバンプ電極5が形成される。端子4
A、4Bのそれぞれの間は図示しないが樹脂配線基板4
の内部に形成された内部配線により電気的に接続されて
いる。バンプ電極5は前述のバンプ電極2よりも溶融温
度が高い半田で形成される。
【0008】(2)図11に示すように、熱圧着により
セラミックス基板1の表面に接着層3を介在して樹脂配
線基板4が張り合わせられる。この張り合わせによって
セラミックス基板1の端子1Aに形成されたバンプ電極
2は接着層3の通し穴3Hを通して樹脂配線基板4の端
子4Aに接触し、バンプ電極2を通して端子1Aと端子
4Aとの間が電気的に接続される。張り合わせが終了し
た時点でセラミックス・樹脂複合基板を使用した半導体
パッケージが完成する。
【0009】図示しないが、半導体パッケージのセラミ
ックス基板1に半導体チップが実装され、ボンディング
ワイヤ、半導体チップの保護膜等を形成することによ
り、半導体装置が完成する。
【0010】
【発明が解決しようとする課題】しかしながら、前述の
セラミックス・樹脂複合基板を使用した半導体パッケー
ジ並びにこの半導体パッケージに半導体チップを実装し
た半導体装置においては、以下の点について配慮がなさ
れていない。
【0011】半導体パッケージのセラミックス基板1と
樹脂配線基板4との間の機械的な接合は接着層3により
行われており、バンプ電極2と樹脂配線基板4の端子4
Aとの間は単に接触し電気的な導通が図られている。こ
のため、バンプ電極2と端子4Aとの間の電気的な接続
並びに機械的な接続が不充分であり、半導体パッケージ
は接続不良による電気的信頼性が低下するという問題が
あった。同様に、半導体パッケージに接続不良の要因が
あるので、半導体パッケージに半導体チップを実装した
半導体装置においても電気的信頼性が低下するという問
題があった。
【0012】さらに、半導体パッケージの接着層3には
バンプ電極2を通す通し穴3Hが形成される。しかも、
多端子化によりバンプ電極2のサイズが小さくなりかつ
バンプ電極2間のピッチが小さくなるので、接着層3に
形成される通し穴3Hには高精度の微細加工技術が要求
される。このため、接着層3に微細加工技術で通し穴3
Hを形成する工程が増加するという問題があった。
【0013】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、セラミックス
基板の端子に形成されたバンプ電極と樹脂配線基板の端
子との間の電気的接続の信頼性並びに機械的接続の強度
を向上し、接続不良が防止できる電気的信頼性が高い半
導体パッケージを提供することである。さらに、本発明
の目的は、電気的信頼性が高い半導体装置を提供するこ
とである。
【0014】さらに、本発明の目的は、組立工程数が削
減できる半導体パッケージの形成方法を提供することで
ある。特に本発明の目的は、セラミックス基板と樹脂配
線基板との間を張り合わせる接着層の加工工程を削減で
きる半導体パッケージの形成方法を提供することであ
る。さらに、本発明の目的は、セラミックス基板の端子
に形成されるバンプ電極の形成工程を削減できる半導体
バッケージの形成方法を提供することである。
【0015】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、セラミックス基板に接着層を介在して
樹脂配線基板が張り合わされた半導体パッケージにおい
て、セラミックス基板の表面に形成された第1の端子と
樹脂配線基板の表面に形成された第2の端子との間を、
針形状を有するバンプ電極により電気的かつ機械的に接
続したことを特徴する。バンプ電極(針状バンプ電極)
は、接着層を突き破り、樹脂配線基板の第2の端子に突
き刺さる。
【0016】バンプ電極は150-500℃の範囲内で融点を
もつ低融点導電物質、具体的には半田で形成されること
が好ましい。ワイヤボンディング装置により針形状を有
するバンプ電極を形成する場合、半田の他に、Au、Cu、
Alのいずれかの導電物質が使用でき、バンプ電極が簡易
に形成できる。また、セラミックス基板の表面に形成さ
れた第1の端子上に溶融状態の低融点導電物質を形成
し、この低融点導電物質に形状形成針を立てこの形状形
成針を引き上げることにより、針形状を有するバンプ電
極が簡易に形成できる。半導体パッケージのセラミック
ス基板には半導体チップが実装され、半導体装置が形成
される。
【0017】このように構成される半導体パッケージに
おいては、バンプ電極の針形状部分が樹脂配線基板の表
面に形成された第2の端子に突き刺さるので、バンプ電
極と樹脂配線基板の端子との間の電気的な接続が確実に
行え、かつ双方の機械的な接続強度が向上できる。従っ
て、セラミックス基板の表面に形成された第1の端子と
樹脂配線基板の表面に形成された第2の端子との間の接
続不良が防止でき、電気的信頼性が高い半導体パッケー
ジが実現できる。さらに、セラミックス基板に半導体チ
ップを実装した半導体装置において、同様に電気的信頼
性が向上できる。
【0018】さらに、この発明は、半導体パッケージの
形成方法において、セラミックス基板の表面に配設され
た第1の端子上に、上部が針形状で形成されたバンプ電
極を形成する工程と、セラミックス基板の表面上にシー
ト状接着層、樹脂配線基板のそれぞれを重ね合わせ、熱
圧着によりバンプ電極の針形状部分で接着層を突き破
り、樹脂配線基板の表面に配設された第2の端子にバン
プ電極の針形状部分を突き刺すとともに、バンプ電極を
通してセラミックス基板の第1の端子と樹脂配線基板の
第2の端子との間を電気的にかつ機械的に接続する工程
と、を備えたことを特徴とする。
【0019】このような工程を備える半導体パッケージ
の形成方法においては、熱圧着の際にバンプ電極の針形
状部分でシート状接着層を突き破るので、予め接着層に
バンプ電極の通し穴を形成する工程がなくなる。さら
に、バンプ電極とシート状接着層との間で組立工程中に
行われる重ね合わせずれを厳密に考慮する必要がなくな
る(組立精度が緩和できる)。従って、半導体パッケー
ジの組立工程数が削減できるとともに、半導体パッケー
ジの組立が簡易に行える。
【0020】さらに、この半導体パッケージの形成方法
におけるバンプ電極を形成する工程は、セラミックスシ
ートに配線及び第1の端子を形成するための第1高融点
導電物質を形成するとともに、この第1高融点導電物質
上にバンプ電極を形成するための第2高融点導電物質を
形成する工程と、セラミックスシートを焼成するととも
に、第1高融点導電物質、第2高融点導電物質のそれぞ
れを同時焼成する工程とからなり、セラミックス基板と
同時にバンプ電極を形成することを特徴とする。
【0021】バンプ電極は高融点導電物質、具体的には
W又はMoで形成されることが好ましい。第1高融点導電
物質、第2高融点導電物質のそれぞれは同一物質である
ことが好ましい。これらの高融点導電物質は例えばスク
リーン印刷により形成される。
【0022】このような工程を備えた半導体パッケージ
の形成方法においては、セラミックスシート及び配線、
第1の端子のそれぞれを形成するための第1高融点導電
物質の焼成工程を利用し、この焼成工程で同時にバンプ
電極を形成するための第2高融点導電物質が焼成でき
る。従って、第2高融点導電物質によりバンプ電極を形
成する際には、第2高融点導電物質の独立な焼成工程が
なくなるので、半導体パッケージの組立工程数が削減で
きる。第2高融点導電物質により形成されるバンプ電極
においては高い硬度が得られる。
【0023】
【発明の実施の形態】(第1の実施の形態)以下、本発
明の実施の形態について説明する。図1は本発明の第1
の実施の形態に係る半導体装置の断面構造図である。図
1に示すように、半導体装置10はセラミックス・樹脂
複合基板を使用した半導体パッケージに半導体チップ1
1を実装して形成される。
【0024】半導体パッケージはセラミックス基板21
の表面(図1中、下側表面)上にシート状接着層23を
介在し樹脂配線基板24を張り合わせて構成される。
【0025】セラミックス基板21の中央部分にはキャ
ビティを有し、このキャビティには半導体チップ11が
搭載される。半導体チップ11は接着剤12を介在して
セラミックス基板21のキャビティ表面に取り付けられ
る。セラミックス基板21の内部にはキャビティまで引
き出された内部配線(メタライズ配線)21Aが配設さ
れる。セラミックス基板21の表面においてキャビティ
の周囲には端子(第1の端子)21Cが複数配設され
る。端子21Cは接続孔配線(スルーホール配線)21
Bを通して内部配線21Aに電気的に接続される。
【0026】セラミックス基板21のキャビティまで引
き出された内部配線21Aは半導体チップ11の回路搭
載面の周囲に配設された端子(ボンディングパッド)1
1Aに電気的に接続される。内部配線21A、端子11
Aのそれぞれの接続はボンディングワイヤ13により行
われる。ボンディングワイヤ13には例えばAuワイヤ、
Cuワイヤ、Alワイヤ等が使用される。キャビティ内部に
は、半導体チップ11の回路搭載面の全体を覆い、半導
体チップ11を外部環境から保護する封止樹脂14が形
成される。封止樹脂14には例えばポリイミド系樹脂が
使用される。
【0027】セラミックス基板21は例えば0.5-0.8mm
の厚さを有する窒化アルミニウム基板で形成される。窒
化アルミニウム基板は、複数枚の窒化アルミニウムシー
トを重ね合わせ、脱脂、焼成することで形成される。脱
脂、焼成前には窒化アルミニウムシートに内部配線21
Aを形成する導体層がスクリーン印刷により形成され
る。さらに、窒化アルミニウムシートには接続孔が形成
されるとともに、接続孔の内部には接続孔配線21Bを
形成する導体が埋め込まれ、この導体の周囲には端子
(ランド)21Cを形成する導体層が形成される。これ
らの導体層及び導体はWペースト又はMoペーストで形成
され、Wペースト又はMoペーストにおいては窒化アルミ
ニウムシートと同時に脱脂、焼成が行われる。少なくと
も端子21Cの表面には少なくとも耐食性を向上するた
めにNiめっき又はAuめっきが施される。なお、セラミッ
クス基板21には、アルミナ基板、窒化珪素基板、低温
焼結ガラスセラミックス基板のいずれかが使用できる。
【0028】シート状接着層23は基本的にはセラミッ
クス基板21と樹脂配線基板24との間の機械的接着を
行う。接着層23には、熱硬化性樹脂シート、異方性導
電シート、ポリイミド樹脂シートのいずれかが実用的に
使用できる。接着層23は例えば100-120μmの膜厚で
形成される。
【0029】樹脂配線基板24の表面(図中、上側表
面)にはセラミックス基板21に電気的に接続するため
の端子(第2の端子)24C、裏面には配線基板(例え
ば、プリント配線基板)16に接続するための端子24
Dのそれぞれが配設される。樹脂配線基板24の内部に
は内部配線24Aが形成され、この内部配線24Aと端
子24C、24Dのそれぞれとは接続孔配線24Bを通
して電気的に接続される。樹脂配線基板24は内部配線
24Aを介在し複数枚の樹脂シートを張り合わせて形成
される。樹脂シートには、液晶ポリマーシート、ポリイ
ミド系樹脂シート、ガラスエポキシシートのいずれかが
実用的に使用できる。樹脂配線基板24は例えば0.1-0.
2mmの厚さで形成される。内部配線24A、端子24
C、端子24Dはいずれも例えばCuを主体とした導電層
で形成される。
【0030】セラミックス基板21の端子(第1の端
子)21Cと樹脂配線基板24の端子(第2の端子)2
4Cとの間は、同図1及び図4(熱圧着工程における要
部拡大断面構造図)に示すように、バンプ電極(針状バ
ンプ電極)22により電気的に接続されるとともに機械
的に接続される。バンプ電極22は本実施の形態におい
てセラミックス基板21の端子21Cの表面上に予め形
成される。バンプ電極22は、樹脂配線基板24側の先
端部分に、非常に鋭角な角度で形成された針形状部22
Tを有する。針形状部22Tは接着層23を突き破って
樹脂配線基板24の端子(第2の端子)24Cに突き刺
さり、この状態においてバンプ電極22と端子24Cと
の間が熱圧着により接続される。従って、バンプ電極2
2の針形状部22Tが端子24Cに食い込みバンプ電極
22と端子24Cとの間の機械的接続が強固に行われ
る。さらに、食い込みによりバンプ電極22と端子24
Cとの間の接触面積が増加し、電気的接続が確実に行わ
れる。
【0031】本実施の形態において、バンプ電極22に
は、低融点導電物質であるPb-Sn半田、さらに詳細には9
7-98%Pb-Snを主成分とする半田を使用することが好まし
い。Pb-Sn半田は、バンプ電極としての基本的性質を維
持しつつ、Ag等のエポキシ系ペーストに比べて高い硬度
を有し、接着層23を突き破り樹脂配線基板24の端子
24Cに適度に食い込む針形状部22Tを形成し易い。
Pb-Sn半田は約150-500℃の融点を有する。
【0032】このように構成される半導体装置10はBG
A(Ball Grid Array)構造を有し、この半導体装置10
はバンプ電極15を介して配線基板16に実装される。
バンプ電極15の上側は半導体パッケージの樹脂配線基
板24の裏面に配設された端子24Dに電気的にかつ機
械的に接続され、バンプ電極15の下側は配線基板16
の表面に配設された端子16Aに電気的にかつ機械的に
接続される。バンプ電極15は導電性物質、例えば高融
点半田、さらに詳細には90%Pb-10%Sn半田で形成され
る。
【0033】次に、前述の半導体装置10の半導体パッ
ケージの組立方法について、図2乃至図4を使用し説明
する。図2乃至図4は組立方法を説明する各組立工程毎
に示す半導体パッケージの要部拡大断面構造図である。
【0034】(1)まず、図2に示すように、セラミッ
クス基板21の端子(第1の端子)21Cの表面上にバ
ンプ電極22を形成する。バンプ電極22には前述のよ
うに例えばPb-Sn半田が使用される。
【0035】バンプ電極22はワイヤボンディング技術
により形成される。図5はバンプ電極22の形成方法を
説明するための図である。図5(A)に示すように、Pb
-Sn半田で形成されたワイヤ22Wの先端に適度なサイ
ズのボールを形成する。ボールの形成は、ワイヤ22W
の先端を加熱するか、又はワイヤ22Wの先端にアーク
放電を発生させ、ワイヤ22Wの先端を溶融することで
形成できる。図5(B)に示すように、ワイヤ22Wの
先端のボールをセラミックス基板21の端子21Cの表
面に押し付け、ボールと端子21Cとの間を熱圧着によ
り接合する。図5(C)に示すように、ワイヤ22Wを
引き上げることにより、ボールとワイヤ22Wとの間が
切断される。端子21Cに接合されたボールはバンプ電
極22として形成され、このバンプ電極22のワイヤ2
2Wが切断された部分は非常に鋭角な形状を有する針形
状部22Tとして形成される。
【0036】また、バンプ電極22は形状形成針30を
使用して形成することもできる。図6はバンプ電極22
の他の形成方法を説明するための図である。図6(A)
に示すように、セラミックス基板21の端子21Cの表
面上に溶融状態のPb-Sn半田22Mを形成する。Pb-Sn半
田22Mは、溶融した状態で端子21Cの表面上に形成
してもよいし、セラミックス基板21を加熱することに
より溶融状態としてもよい。図6(B)に示すように形
状形成針30をPb-Sn半田22Mに立て(突き刺し)、
引き続き図6(C)に示すようにPb-Sn半田22Mから
形状形成針30を引き上げる。Pb-Sn半田22Mはバン
プ電極22を形成し、Pb-Sn半田22Mの形状形成針3
0で引き上げられた部分は即座に凝固し鋭角な形状を有
する針形状部22Tとして形成される。
【0037】なお、バンプ電極22は、Pb-Sn半田に限
定されず、Au、Ag、Cuのいずれかの導電物質で形成して
もよい。
【0038】(2)図3に示すように、セラミックス基
板21、シート状接着層23、樹脂配線基板24のそれ
ぞれを用意し、セラミックス基板21の表面上に接着層
23を介在して樹脂配線基板24を重ね合わせる。接着
層3には従来使用されていた通し穴3Hは形成されない
(図10参照)。
【0039】(3)図4に示すように、熱圧着によりセ
ラミックス基板21の表面に接着層23を介在して樹脂
配線基板24が張り合わせられる。この張り合わせによ
る熱圧着によりセラミックス基板21の端子(第1の端
子)21Cに予め形成されたバンプ電極22の針形状部
22Tは接着層23を突き破り樹脂配線基板24の端子
(第2の端子)24Cに突き刺さり、バンプ電極22と
端子24Cとの間が電気的かつ機械的に接続される。結
果的にはセラミックス基板21の端子(第1の端子)2
1Cと樹脂配線基板24の端子(第2の端子)24Cと
の間が電気的かつ機械的に接続される。
【0040】(4)張り合わせが終了した時点でセラミ
ックス・樹脂複合基板を使用した半導体パッケージが完
成する。前述の図1に示すように、半導体パッケージの
セラミックス基板21に半導体チップ11が実装され、
ボンディングワイヤ13、半導体チップ11の封止樹脂
14等を形成することにより、半導体装置10が完成す
る。
【0041】以上説明したように、半導体パッケージに
おいては、バンプ電極22の針形状部22Tが樹脂配線
基板24の端子24Cに突き刺さるので、バンプ電極2
2と樹脂配線基板24の端子24Cとの間の電気的な接
続が確実に行え、かつ双方の機械的な接続強度が向上で
きる。従って、セラミックス基板21の端子21Cと樹
脂配線基板24の端子24Cとの間の接続不良が防止で
き、電気的信頼性が高い半導体パッケージが実現でき
る。さらに、セラミックス基板21に半導体チップ11
を実装した半導体装置10において、同様に電気的信頼
性が向上できる。
【0042】さらに、半導体パッケージの形成方法にお
いては、熱圧着の際にバンプ電極22の針形状部22T
でシート状接着層23を突き破るので、予め接着層23
にバンプ電極22の通し穴を形成する工程がなくなる。
さらに、バンプ電極22とシート状接着層23との間で
組立工程中に行われる重ね合わせずれを厳密に考慮する
必要がなくなる。従って、半導体パッケージの組立工程
数が削減できるとともに、半導体パッケージの組立が簡
易に行える。
【0043】(第2の実施の形態)本実施の形態は、前
述の第1の実施の形態に係る半導体装置10において半
導体パッケージのセラミックス基板21を形成する工程
でバンプ電極22を形成した場合を説明する。図7乃至
図9は本発明の第2の実施の形態に係る組立方法を説明
する各組立工程毎に示す半導体パッケージの要部拡大断
面構造図である。
【0044】(1)図7に示すように、セラミックス基
板21を形成する複数枚のセラミックスシート(例えば
窒化アルミニウムシート)21dを積層する。図中、下
側のセラミックスシート21dの表面上には高融点導電
物質、具体的にはWペースト又はMoペーストからなる導
体層21aがスクリーン印刷により形成される。図中、
上側のセラミックスシート21dには接続孔配線21B
を形成する導体21bが埋め込まれ、さらに上側のセラ
ミックスシート21dの表面上には端子(第1の端子)
21Cを形成するための導体層21cがスクリーン印刷
により形成される。導体21b、導体層21cはいずれ
も導体層21aと同一の高融点導電物質で形成される。
【0045】(2)図8に示すように、端子21Cを形
成する導体層21cの表面上にバンプ電極22を形成す
るための高融点導電物質、具体的にはWペースト又はMo
ペーストからなる導体22Pがスクリーン印刷により形
成される。導体22Pは、脱脂、焼成のプロセス条件を
一律に設定するために、導体層21aと同一の高融点導
電物質で形成されることが好ましい。本実施の形態に係
る半導体パッケージにおいては、バンプ電極22がセラ
ミックス基板21の内部配線21A等と同様の高融点導
電物質で形成されるとともに、バンプ電極22の導体2
2Pがセラミックス基板21の脱脂、焼成前に形成され
る、点に特徴がある。
【0046】(3)図9に示すように、セラミックスシ
ート21dに脱脂、焼成処理を行い、この処理と同一工
程において導電層21a、21c、導電体21bにそれ
ぞれ脱脂、焼成を行い、内部配線21A、接続孔配線2
1B及び端子(第1の端子)21Cを備えたセラミック
ス基板21を形成する。さらに、このセラミックス基板
21の脱脂、焼成を利用し、導電体22Pの脱脂、焼成
を行い、バンプ電極22を形成する。脱脂、焼成は例え
ば1800-1900℃の高温度で行われる。
【0047】(4)前述の第1の実施の形態に係る半導
体装置10の組立方法と同様に、セラミックス基板21
に接着層23を介在して樹脂配線基板24を張り合わ
せ、半導体パッケージを形成する。この後、この半導体
パッケージに半導体チップ11が実装され、半導体装置
10が完成する。
【0048】以上説明したように、半導体パッケージの
形成方法においては、セラミックスシート21d及び内
部配線21A、端子21Cのそれぞれを形成する高融点
導電物質の焼成工程を利用し、この焼成工程でバンプ電
極22を形成する高融点導電物質が焼成できる。従っ
て、高融点導電物質によりバンプ電極22を形成する際
には、高融点導電物質の独立な焼成工程がなくなるの
で、半導体パッケージの組立工程数が削減できる。
【0049】
【発明の効果】本発明は、セラミックス基板の端子に形
成されたバンプ電極と樹脂配線基板の端子との間の電気
的接続の信頼性並びに機械的接続の強度を向上し、接続
不良が防止できる電気的信頼性が高い半導体パッケージ
を提供できる。さらに、本発明は、電気的信頼性が高い
半導体装置を提供できる。
【0050】さらに、本発明は、組立工程数が削減でき
る半導体パッケージの形成方法を提供できる。特に本発
明は、セラミックス基板と樹脂配線基板との間を張り合
わせる接着層の加工工程を削減できる半導体パッケージ
の形成方法を提供できる。さらに、本発明は、セラミッ
クス基板の端子に形成されるバンプ電極の形成工程を削
減できる半導体バッケージの形成方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の
断面構造図である。
【図2】組立方法を説明する第1組立工程における半導
体パッケージの要部拡大断面構造図である。
【図3】第2組立工程における半導体パッケージの要部
拡大断面構造図である。
【図4】第3組立工程における半導体パッケージの要部
拡大断面構造図である。
【図5】(A)乃至(C)はバンプ電極の形成方法を説
明するための図である。
【図6】(A)乃至(C)はバンプ電極の他の形成方法
を説明するための図である。
【図7】本発明の第2の実施の形態に係る組立方法を説
明する第1組立工程における半導体パッケージの要部拡
大断面構造図である。
【図8】第2組立工程における半導体パッケージの要部
拡大断面構造図である。
【図9】第3組立工程における半導体パッケージの要部
拡大断面構造図である。
【図10】従来技術に係る組立方法を説明する第1組立
工程における半導体パッケージの要部断面図である。
【図11】第2組立工程における半導体パッケージの要
部断面図である。
【符号の説明】
10 半導体装置 11 半導体チップ 21 セラミックス基板 21A、24A 内部配線 21C、24C、24D 端子 22 バンプ電極 22T 針形状部 22W ワイヤ 23 接着層 24 樹脂配線基板 21d セラミックスシート 21a、21c 導体層 22P 導体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/12 L

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス基板にシート状接着層を介
    在して樹脂配線基板が張り合わされた半導体パッケージ
    において、 前記セラミックス基板の表面に形成された第1の端子と
    樹脂配線基板の表面に形成された第2の端子との間を、
    針形状を有するバンプ電極により電気的かつ機械的に接
    続したことを特徴する半導体パッケージ。
  2. 【請求項2】 セラミックス基板の表面に配設された第
    1の端子上に、上部が針形状で形成されたバンプ電極を
    形成する工程と、 前記セラミックス基板の表面上にシート状接着層、樹脂
    配線基板のそれぞれを重ね合わせ、熱圧着により前記バ
    ンプ電極の針形状部分で前記接着層を突き破り、前記樹
    脂配線基板の端子に前記針形状部分を突き刺すととも
    に、前記バンプ電極を通して前記第1の端子と樹脂配線
    基板の表面に配設された第2の端子との間を電気的にか
    つ機械的に接続する工程と、 を備えたことを特徴とする半導体パッケージの形成方
    法。
  3. 【請求項3】 前記バンプ電極を形成する工程は、 セラミックスシートに配線及び前記第1の端子を形成す
    るための第1高融点導電物質を形成するとともに、該第
    1高融点導電物質上に前記バンプ電極を形成するための
    第2高融点導電物質を形成する工程と、 前記セラミックスシートを焼成するとともに、前記第1
    高融点導電物質、前記第2高融点導電物質のそれぞれを
    同時焼成する工程とからなり、前記セラミックス基板と
    同時に前記バンプ電極を形成することを特徴とする請求
    項2に記載の半導体パッケージの形成方法。
JP10070679A 1998-03-19 1998-03-19 半導体パッケージ、及びその形成方法 Pending JPH11274347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10070679A JPH11274347A (ja) 1998-03-19 1998-03-19 半導体パッケージ、及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10070679A JPH11274347A (ja) 1998-03-19 1998-03-19 半導体パッケージ、及びその形成方法

Publications (1)

Publication Number Publication Date
JPH11274347A true JPH11274347A (ja) 1999-10-08

Family

ID=13438585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10070679A Pending JPH11274347A (ja) 1998-03-19 1998-03-19 半導体パッケージ、及びその形成方法

Country Status (1)

Country Link
JP (1) JPH11274347A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223226A (ja) * 2004-02-06 2005-08-18 Murata Mfg Co Ltd 複合多層基板
WO2007043165A1 (ja) * 2005-10-11 2007-04-19 Fujitsu Limited 多層配線基板及びその製造方法
JP2014024325A (ja) * 2012-06-22 2014-02-06 Canon Inc 液体吐出装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223226A (ja) * 2004-02-06 2005-08-18 Murata Mfg Co Ltd 複合多層基板
WO2007043165A1 (ja) * 2005-10-11 2007-04-19 Fujitsu Limited 多層配線基板及びその製造方法
JPWO2007043165A1 (ja) * 2005-10-11 2009-04-16 富士通株式会社 多層配線基板及びその製造方法
US7915541B2 (en) 2005-10-11 2011-03-29 Fujitsu Limited Multilayer interconnection substrate and manufacturing method therefor
JP5185622B2 (ja) * 2005-10-11 2013-04-17 富士通株式会社 多層配線基板
JP2014024325A (ja) * 2012-06-22 2014-02-06 Canon Inc 液体吐出装置の製造方法

Similar Documents

Publication Publication Date Title
JP3704864B2 (ja) 半導体素子の実装構造
JP2008016818A (ja) 半導体装置およびその製造方法
JP2009071299A (ja) 配線基板
JPH1126631A (ja) 半導体装置とその製造方法
JP2007250564A (ja) セラミック回路モジュールおよびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH1116949A (ja) Acf接合構造
JP3378171B2 (ja) 半導体パッケージの製造方法
JPH11274347A (ja) 半導体パッケージ、及びその形成方法
TWI749359B (zh) 配線基板
JP3394479B2 (ja) 半導体装置
JP3585806B2 (ja) ピン付き配線基板
JP2000022070A (ja) バンプを有する電子部品及びその製造方法
JPH0342860A (ja) フレキシブルプリント配線板
JP3297959B2 (ja) 半導体装置
JPH05327152A (ja) 配線基板及びその製造方法
KR100516815B1 (ko) 반도체장치
JP3360492B2 (ja) 電子回路基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JPH11260964A (ja) 半導体パッケージ
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP3466398B2 (ja) 配線基板とその製造方法
JP3279846B2 (ja) 半導体装置の製造方法
JPH05129515A (ja) 半導体装置
JPH11317470A (ja) バンプを有する電子部品