JP3169254B2 - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP3169254B2 JP3169254B2 JP06228892A JP6228892A JP3169254B2 JP 3169254 B2 JP3169254 B2 JP 3169254B2 JP 06228892 A JP06228892 A JP 06228892A JP 6228892 A JP6228892 A JP 6228892A JP 3169254 B2 JP3169254 B2 JP 3169254B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- multilayer wiring
- wiring board
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを半田ボ
−ルを介して接続する薄膜多層配線基板等の多層配線基
板に係り、特に、半田ボ−ルおよび半田ボ−ル搭載用電
極を長寿命化する多層配線基板に関する。
−ルを介して接続する薄膜多層配線基板等の多層配線基
板に係り、特に、半田ボ−ルおよび半田ボ−ル搭載用電
極を長寿命化する多層配線基板に関する。
【０００２】
【従来の技術】図４は、従来技術により形成した半導体
チップ１を半田ボ−ル２を介して接続した薄膜多層配線
基板３を示す。電気的に接続が必要な電極４及び電気的
な機能は必要としない電極５がある。電極５は半導体チ
ップの半田ボ−ル搭載用電極配置の標準化のために発生
する。従来は薄膜多層配線基板には、半導体チップの電
極５に対応する位置に半田ボ−ル搭載用電極を形成せ
ず、半導体チップの電極４に対応する位置にのみ半田ボ
−ル搭載用電極を形成している。なお、半田搭載用電極
の膜構成については特開平３−１２０８５３号公報に記
載されているが、電極配置について考慮されたものは知
られていない。
チップ１を半田ボ−ル２を介して接続した薄膜多層配線
基板３を示す。電気的に接続が必要な電極４及び電気的
な機能は必要としない電極５がある。電極５は半導体チ
ップの半田ボ−ル搭載用電極配置の標準化のために発生
する。従来は薄膜多層配線基板には、半導体チップの電
極５に対応する位置に半田ボ−ル搭載用電極を形成せ
ず、半導体チップの電極４に対応する位置にのみ半田ボ
−ル搭載用電極を形成している。なお、半田搭載用電極
の膜構成については特開平３−１２０８５３号公報に記
載されているが、電極配置について考慮されたものは知
られていない。
【０００３】
【発明が解決しようとする課題】図４において、半導体
チップ１と薄膜多層配線基板３とは基板材料が相違する
ため熱膨張係数も異なる。このため、半田ボ−ル搭載の
ためのリフロ−時の加熱やその後の様々な加熱時に半田
ボ−ル及び半田ボ−ル搭載用電極に熱応力や熱歪が発生
する。しかし、上記従来技術で形成した薄膜多層配線基
板は、基板内の半田ボ−ル搭載用電極の配置に対称性を
持たせることについて何も考慮されていない。以上の状
況のため、従来技術では、薄膜多層配線基板の半田ボ−
ル搭載用電極の内、特定の電極にのみ大きな熱歪が発生
し、実使用における寿命を短くしている。
チップ１と薄膜多層配線基板３とは基板材料が相違する
ため熱膨張係数も異なる。このため、半田ボ−ル搭載の
ためのリフロ−時の加熱やその後の様々な加熱時に半田
ボ−ル及び半田ボ−ル搭載用電極に熱応力や熱歪が発生
する。しかし、上記従来技術で形成した薄膜多層配線基
板は、基板内の半田ボ−ル搭載用電極の配置に対称性を
持たせることについて何も考慮されていない。以上の状
況のため、従来技術では、薄膜多層配線基板の半田ボ−
ル搭載用電極の内、特定の電極にのみ大きな熱歪が発生
し、実使用における寿命を短くしている。
【０００４】このような問題が生じるのは、１つには、
薄膜多層配線基板の半田ボ−ル搭載用電極の配置に規則
性がなく、そのため周囲に電極の配置されてないいわゆ
る孤立電極や、チップ内でチップの中心点に対し非対称
に配置された電極が発生することにより、特定の電極に
大きな熱歪が発生することが原因になっていると考えら
れる。
薄膜多層配線基板の半田ボ−ル搭載用電極の配置に規則
性がなく、そのため周囲に電極の配置されてないいわゆ
る孤立電極や、チップ内でチップの中心点に対し非対称
に配置された電極が発生することにより、特定の電極に
大きな熱歪が発生することが原因になっていると考えら
れる。
【０００５】従って、本発明の第１の目的は、上記従来
技術の問題点を克服し、これらの孤立電極や非対称の電
極配置のない電極配列によって、熱応力や熱歪の発生を
防止し電極の疲労破断を防いで長寿命の多層配線基板を
提供することにある。
技術の問題点を克服し、これらの孤立電極や非対称の電
極配置のない電極配列によって、熱応力や熱歪の発生を
防止し電極の疲労破断を防いで長寿命の多層配線基板を
提供することにある。
【０００６】また、上記問題が生じるのは、２つには、
電気的に孤立する（浮いてしまう）電極が一因となって
いると考えられる。すなわち上記の電極配列を実現する
際、薄膜多層配線基板の半田ボ−ル搭載用電極の中には
電気的な機能を持つ必要がないいわゆるダミ−電極が発
生する。このダミ−電極を形成する際、薄膜多層配線基
板の最上層にのみ半田ボ−ル搭載用電極を形成し電気的
には孤立状態にすると、薄膜形成工程、例えばめっき成
膜やスパッタリング成膜時に上記の電気的には孤立状態
のダミ−電極と電気的には薄膜多層配線基板に接続して
いる正規の電極で、電位の相違が発生し、このため両電
極膜の成膜状態例えば膜厚や膜応力等が異なり、膜剥が
れや膜の接着強度が低い原因になっていると考えられ
る。
電気的に孤立する（浮いてしまう）電極が一因となって
いると考えられる。すなわち上記の電極配列を実現する
際、薄膜多層配線基板の半田ボ−ル搭載用電極の中には
電気的な機能を持つ必要がないいわゆるダミ−電極が発
生する。このダミ−電極を形成する際、薄膜多層配線基
板の最上層にのみ半田ボ−ル搭載用電極を形成し電気的
には孤立状態にすると、薄膜形成工程、例えばめっき成
膜やスパッタリング成膜時に上記の電気的には孤立状態
のダミ−電極と電気的には薄膜多層配線基板に接続して
いる正規の電極で、電位の相違が発生し、このため両電
極膜の成膜状態例えば膜厚や膜応力等が異なり、膜剥が
れや膜の接着強度が低い原因になっていると考えられ
る。
【０００７】従って、本発明の第２の目的は、上記のよ
うな電気的に孤立する（浮く）電極が発生することのな
い多層配線基板を提供することにある。
うな電気的に孤立する（浮く）電極が発生することのな
い多層配線基板を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半田ボールを介して半導体チップを接続
する多層配線基板において、半田ボール搭載用電極を基
板の中心に対し対称に配置し、前記半田ボール搭載用電
極のうち、半導体チップに電気的な機能の供給もしくは
取り出しを必要としない電極を、スルーホールまたは導
体配線を介して基板裏側に電気的に接続した多層配線基
板である。
に、本発明は、半田ボールを介して半導体チップを接続
する多層配線基板において、半田ボール搭載用電極を基
板の中心に対し対称に配置し、前記半田ボール搭載用電
極のうち、半導体チップに電気的な機能の供給もしくは
取り出しを必要としない電極を、スルーホールまたは導
体配線を介して基板裏側に電気的に接続した多層配線基
板である。
【０００９】また、前述した多層配線基板において、前
記半導体チップに電気的な機能の供給もしくは取り出し
を必要とする電極に隣接する格子点に１個以上の半田ボ
ール搭載用電極を配置した多層配線基板である。
記半導体チップに電気的な機能の供給もしくは取り出し
を必要とする電極に隣接する格子点に１個以上の半田ボ
ール搭載用電極を配置した多層配線基板である。
【００１０】
【作用】上記構成に基づく作用を説明する。
【００１１】本発明によれば、半田ボール搭載用電極を
対称配置すると共に隣接格子点に対し孤立する電極がな
いようにしたので、特定の電極に大きな熱歪が発生する
ことなく、半田ボールおよび半田ボール搭載用電極の破
断寿命を大幅に延長できる。また、ダミー電極をスルー
ホールまたは導体配線を介して基板裏側に接続したの
で、薄膜多層配線基板の半田ボ−ル搭載用電極を半導体
チップに電気的な機能の供給もしくは取り出しを必要と
しない電極（ダミー電極）も、それを必要とする電極
も、均一にすなわち膜特性のばらつきなく形成（成膜）
できる結果、高信頼性の電極膜を形成できる。
対称配置すると共に隣接格子点に対し孤立する電極がな
いようにしたので、特定の電極に大きな熱歪が発生する
ことなく、半田ボールおよび半田ボール搭載用電極の破
断寿命を大幅に延長できる。また、ダミー電極をスルー
ホールまたは導体配線を介して基板裏側に接続したの
で、薄膜多層配線基板の半田ボ−ル搭載用電極を半導体
チップに電気的な機能の供給もしくは取り出しを必要と
しない電極（ダミー電極）も、それを必要とする電極
も、均一にすなわち膜特性のばらつきなく形成（成膜）
できる結果、高信頼性の電極膜を形成できる。
【００１２】
【実施例】以下に、本発明の実施例を図面によって説明
する。
する。
【００１３】図１は、本発明の一実施例による半田ボ−
ル搭載用電極を有する薄膜多層配線基板の平面配置図、
図２は図１の断面図である。図１及び図２において、半
田ボ−ル搭載用電極６のうち黒で塗りつぶした丸で示し
たのが半導体チップに電気的な機能の供給もしくは取り
出しを必要としない電極７（ダミー電極）であり、単な
る白丸は、半導体チップに電気的な機能の供給もしくは
取り出しが必要な電極４である。また、図１で格子点に
白丸４，６と黒丸７のいずれの電極もない、歯抜け状に
なっている部分は、半導体チップ側にも対応する電極が
存在しない部分である。（これに対し、ダミー電極７の
部分は、半導体チップ側にも対応するダミー電極が存在
する部分である）。
ル搭載用電極を有する薄膜多層配線基板の平面配置図、
図２は図１の断面図である。図１及び図２において、半
田ボ−ル搭載用電極６のうち黒で塗りつぶした丸で示し
たのが半導体チップに電気的な機能の供給もしくは取り
出しを必要としない電極７（ダミー電極）であり、単な
る白丸は、半導体チップに電気的な機能の供給もしくは
取り出しが必要な電極４である。また、図１で格子点に
白丸４，６と黒丸７のいずれの電極もない、歯抜け状に
なっている部分は、半導体チップ側にも対応する電極が
存在しない部分である。（これに対し、ダミー電極７の
部分は、半導体チップ側にも対応するダミー電極が存在
する部分である）。
【００１４】電極４のみを見れば、その中にいくつかの
孤立する電極６（周囲に１つも隣接する電極がないも
の）がある。この電極６の隣接する格子点に電極７を配
置し見かけ上孤立化を避けるようにした。また、薄膜多
層配線基板３内の全体的な配置は基板３の中心点Ｐに対
し点対称になるように配置した。
孤立する電極６（周囲に１つも隣接する電極がないも
の）がある。この電極６の隣接する格子点に電極７を配
置し見かけ上孤立化を避けるようにした。また、薄膜多
層配線基板３内の全体的な配置は基板３の中心点Ｐに対
し点対称になるように配置した。
【００１５】また断面図で示すごとく、電極４、電極６
は当然であるが、電極７も含む全ての電極は、薄膜多層
配線内のスル−ホ−ルや配線膜により基板の裏面に電気
的な導通をとった。
は当然であるが、電極７も含む全ての電極は、薄膜多層
配線内のスル−ホ−ルや配線膜により基板の裏面に電気
的な導通をとった。
【００１６】半田ボ−ル搭載用電極４，６，７等の膜構
成は図３のごとく構成される。図３は、図１〜２の薄膜
多層基板３の作製法を説明するため図２の一部を拡大し
た詳細断面図である。図２では単純化されているが、図
３のものが多層化されて図２のものができており、図２
の電極４，７ないしスルーホールの上部が図３に１０〜
１３として示されている。図３で、薄膜内装配線８のア
ルミや銅膜上のポリイミド系の有機層間絶縁膜もしくは
酸化珪素等の無機層間絶縁膜９に形成したスル−ホ−ル
に、接着層１０として絶縁膜と接着性の良好なクロム膜
等およびその上層に半田拡散防止層１１として銅や銅と
ニッケルの合金がスッパッタリング等により成膜され、
その後通常のフォトエッチングでパタ−ニングされる。
この上に半田との濡れ層１３として金等がめっき法で形
成される。この時銅や銅とニッケルの合金と金等の間に
もう一層半田拡散防止層１２としてニッケル等をめっき
で形成する場合がある。このメッキの際に、電気的に孤
立した電極があると、上記のような電位の相違が発生
し、膜剥がれが起るものである。
成は図３のごとく構成される。図３は、図１〜２の薄膜
多層基板３の作製法を説明するため図２の一部を拡大し
た詳細断面図である。図２では単純化されているが、図
３のものが多層化されて図２のものができており、図２
の電極４，７ないしスルーホールの上部が図３に１０〜
１３として示されている。図３で、薄膜内装配線８のア
ルミや銅膜上のポリイミド系の有機層間絶縁膜もしくは
酸化珪素等の無機層間絶縁膜９に形成したスル−ホ−ル
に、接着層１０として絶縁膜と接着性の良好なクロム膜
等およびその上層に半田拡散防止層１１として銅や銅と
ニッケルの合金がスッパッタリング等により成膜され、
その後通常のフォトエッチングでパタ−ニングされる。
この上に半田との濡れ層１３として金等がめっき法で形
成される。この時銅や銅とニッケルの合金と金等の間に
もう一層半田拡散防止層１２としてニッケル等をめっき
で形成する場合がある。このメッキの際に、電気的に孤
立した電極があると、上記のような電位の相違が発生
し、膜剥がれが起るものである。
【００１７】図１、図２及び図３に示した電極では、上
記クロム膜、銅や銅とニッケルの合金のスッパッタリン
グ成膜、ニッケル膜、金膜のめっき成膜における膜特性
のばらつきは発生せず、半田ボ−ルを搭載した時にも膜
剥がれ等は一切発生しなかった。
記クロム膜、銅や銅とニッケルの合金のスッパッタリン
グ成膜、ニッケル膜、金膜のめっき成膜における膜特性
のばらつきは発生せず、半田ボ−ルを搭載した時にも膜
剥がれ等は一切発生しなかった。
【００１８】上記実施例では、点対称に電極を配置して
いるが、前後または左右に線対称に配置し、もしくは点
対称かつ線対称に配置しても同様に目的を達成できる。
いるが、前後または左右に線対称に配置し、もしくは点
対称かつ線対称に配置しても同様に目的を達成できる。
【００１９】本実施例によれば、薄膜多層配線基板製作
用のフォトマスクの変更だけで容易に実施できる特徴が
ある。
用のフォトマスクの変更だけで容易に実施できる特徴が
ある。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
ダミー電極をスルーホールや薄膜多層配線を介して基板
裏側に電気的に接続したので、電気的に浮いた電極がな
くなり、膜剥がれ等を防止することができる効果があ
る。
ダミー電極をスルーホールや薄膜多層配線を介して基板
裏側に電気的に接続したので、電気的に浮いた電極がな
くなり、膜剥がれ等を防止することができる効果があ
る。
【００２１】また、多層配線基板の半田ボール搭載用電
極を対称配置すると共に孤立電極がないようにしたの
で、熱歪の発生を防止して寿命を大幅に改善できる効果
がある。
極を対称配置すると共に孤立電極がないようにしたの
で、熱歪の発生を防止して寿命を大幅に改善できる効果
がある。
【図１】本発明の実施例の半田ボール搭載用電極を有す
る薄膜多層配線基板の平面配置図である。
る薄膜多層配線基板の平面配置図である。
【図２】図１の断面を示す図である。
【図３】半田ボール搭載用電極の膜構成を示す図であ
る。
る。
【図４】従来の技術により半導体チップを半田ポールを
介して接続した薄膜多層配線基板を示す図である。
介して接続した薄膜多層配線基板を示す図である。
１ 半導体チップ ２ 半田ボ−ル ３ 薄膜多層配線基板 ４ 半田ボ−ル搭載用電極 ５ 半田ボ−ル搭載用電極 ６ 半田ボ−ル搭載用電極（孤立電極） ７ 半田ボ−ル搭載用電極（ダミ−電極） ８ 薄膜内装配線 ９ 層間絶縁膜 １０ 接着層 １１ 半田拡散防止層 １２半田拡散防止めっき層 １３ 半田ぬれ層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 23/12 - 23/14
Claims (2)
- 【請求項１】 半田ボールを介して半導体チップを接続
する多層配線基板において、 半田ボール搭載用電極を基板の中心に対し対称に配置
し、 前記半田ボール搭載用電極のうち、半導体チップに電気
的な機能の供給もしくは取り出しを必要としない電極
を、スルーホールまたは導体配線を介して基板裏側に電
気的に接続したことを特徴とする多層配線基板。 - 【請求項２】 請求項１に記載の多層配線基板におい
て、 前記半導体チップに電気的な機能の供給もしくは取り出
しを必要とする電極に隣接する格子点に１個以上の半田
ボール搭載用電極を配置することを特徴とする多層配線
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06228892A JP3169254B2 (ja) | 1992-03-18 | 1992-03-18 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06228892A JP3169254B2 (ja) | 1992-03-18 | 1992-03-18 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267392A JPH05267392A (ja) | 1993-10-15 |
| JP3169254B2 true JP3169254B2 (ja) | 2001-05-21 |
Family
ID=13195787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06228892A Expired - Fee Related JP3169254B2 (ja) | 1992-03-18 | 1992-03-18 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169254B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000165007A (ja) | 1998-11-27 | 2000-06-16 | Nec Corp | プリント配線板、電子部品及び電子部品の実装方法 |
| JP4938346B2 (ja) | 2006-04-26 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4887997B2 (ja) * | 2006-09-19 | 2012-02-29 | 日本電気株式会社 | 電子部品の実装方法 |
| JP6921708B2 (ja) * | 2017-10-20 | 2021-08-18 | 日本特殊陶業株式会社 | セラミック基板 |
-
1992
- 1992-03-18 JP JP06228892A patent/JP3169254B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267392A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838368B1 (en) | Method for making semiconductor device using a nickel film for stopping etching | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JPH0730012A (ja) | 半導体装置 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP3169254B2 (ja) | 多層配線基板 | |
| JPH0799265A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JPS5967649A (ja) | 多層配線の製造方法 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP3442738B2 (ja) | 半導体装置 | |
| JPH08172273A (ja) | セラミック配線基板及びその実装構造体 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPH0992675A (ja) | 半導体装置及びその製造方法 | |
| JPH02170434A (ja) | バンプ電極を備える半導体集積回路装置 | |
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JPH05183007A (ja) | 半導体基板等のパッド構造 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH01264233A (ja) | 混成集積回路の電極構造 | |
| JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
| JP2932824B2 (ja) | 磁気抵抗センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |