JP2916326B2 - 半導体装置のパッド構造 - Google Patents
半導体装置のパッド構造Info
- Publication number
- JP2916326B2 JP2916326B2 JP4152465A JP15246592A JP2916326B2 JP 2916326 B2 JP2916326 B2 JP 2916326B2 JP 4152465 A JP4152465 A JP 4152465A JP 15246592 A JP15246592 A JP 15246592A JP 2916326 B2 JP2916326 B2 JP 2916326B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating film
- contact hole
- interlayer insulating
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置における
外部電極端子、いわゆるボンディングパッドと配線層と
の接続構造に関するものである。
外部電極端子、いわゆるボンディングパッドと配線層と
の接続構造に関するものである。
【０００２】
【従来の技術】従来から、半導体装置内に形成された素
子と外部との信号の入出力を行なうために設けられてい
るボンディングパッドには、種々の改良が加えられてき
た。そこで、従来のボンディングパッド部における配線
層の接続構造の一例として、３層のＡｌ配線層を備えた
半導体装置のボンディングパッド部について、図１４〜
図１６を用いて説明する。図１４は、３層のＡｌ配線層
を備えた従来の半導体装置のボンディングパッド部にお
ける配線層間の接続構造を示す断面図である。図１５
は、ボンディングパッド部の平面図である。
子と外部との信号の入出力を行なうために設けられてい
るボンディングパッドには、種々の改良が加えられてき
た。そこで、従来のボンディングパッド部における配線
層の接続構造の一例として、３層のＡｌ配線層を備えた
半導体装置のボンディングパッド部について、図１４〜
図１６を用いて説明する。図１４は、３層のＡｌ配線層
を備えた従来の半導体装置のボンディングパッド部にお
ける配線層間の接続構造を示す断面図である。図１５
は、ボンディングパッド部の平面図である。
【０００３】近年の半導体装置の高集積化の要求に伴
い、多層配線層構造を有する半導体装置が要求されてき
ている。このような多層配線層構造を有する半導体装置
においては、そのボンディングパッド部では、設計の自
由度などを考慮すると、ボンディングパッド部下で配線
層間を相互に接続することが好ましいと言える。そこ
で、図１４に示されるように、ボンディングパッド部下
に位置する部分で、この場合であれば、３層のＡｌ配線
層２２，２３，２４を相互に接続することとしている。
い、多層配線層構造を有する半導体装置が要求されてき
ている。このような多層配線層構造を有する半導体装置
においては、そのボンディングパッド部では、設計の自
由度などを考慮すると、ボンディングパッド部下で配線
層間を相互に接続することが好ましいと言える。そこ
で、図１４に示されるように、ボンディングパッド部下
に位置する部分で、この場合であれば、３層のＡｌ配線
層２２，２３，２４を相互に接続することとしている。
【０００４】図１４を参照して、半導体基板２１上にお
けるボンディングパッド部下に位置する領域には、第１
Ａｌ配線層２２が形成されている。そして、半導体基板
２１上および第１Ａｌ配線層２２上の所定領域には、第
１層間絶縁膜２５が形成されている。この第１層間絶縁
膜２５における第１Ａｌ配線層２２上に位置する部分に
は、第１コンタクトホール２７が形成されている。この
第１コンタクトホール２７を含む第１Ａｌ配線層２２上
には、第２Ａｌ配線層２３が形成されている。この第２
Ａｌ配線層２３の所定領域上および第１層間絶縁膜２５
上には、第２層間絶縁膜２６が形成されている。この第
２層間絶縁膜２６における第２Ａｌ配線層２３上に位置
する部分には、第２コンタクトホール２８が形成されて
いる。そして、この第２コンタクトホール２８を含む第
２Ａｌ配線層２３上には、第３Ａｌ配線層２４が形成さ
れている。
けるボンディングパッド部下に位置する領域には、第１
Ａｌ配線層２２が形成されている。そして、半導体基板
２１上および第１Ａｌ配線層２２上の所定領域には、第
１層間絶縁膜２５が形成されている。この第１層間絶縁
膜２５における第１Ａｌ配線層２２上に位置する部分に
は、第１コンタクトホール２７が形成されている。この
第１コンタクトホール２７を含む第１Ａｌ配線層２２上
には、第２Ａｌ配線層２３が形成されている。この第２
Ａｌ配線層２３の所定領域上および第１層間絶縁膜２５
上には、第２層間絶縁膜２６が形成されている。この第
２層間絶縁膜２６における第２Ａｌ配線層２３上に位置
する部分には、第２コンタクトホール２８が形成されて
いる。そして、この第２コンタクトホール２８を含む第
２Ａｌ配線層２３上には、第３Ａｌ配線層２４が形成さ
れている。
【０００５】この第３Ａｌ配線層２４における所定部分
が、ボンディングパッド部において露出しており、この
露出部がボンディングパッド電極として機能することと
なる。上記の第２層間絶縁膜２６上および第３Ａｌ配線
層２４上の所定領域には、保護膜２９が形成されてい
る。この保護膜２９には、第３Ａｌ配線層２４における
ボンディングパッド電極として機能する部分を露出させ
るためのパッド開口部３０が設けられている。そして、
このパッド開口部３０において露出している第３Ａｌ配
線層２４に、外部との信号の入出力を行なうためのボン
ディングワイヤ（図示せず）が接続されることになる。
それにより、外部との信号の入出力が行なわれる。
が、ボンディングパッド部において露出しており、この
露出部がボンディングパッド電極として機能することと
なる。上記の第２層間絶縁膜２６上および第３Ａｌ配線
層２４上の所定領域には、保護膜２９が形成されてい
る。この保護膜２９には、第３Ａｌ配線層２４における
ボンディングパッド電極として機能する部分を露出させ
るためのパッド開口部３０が設けられている。そして、
このパッド開口部３０において露出している第３Ａｌ配
線層２４に、外部との信号の入出力を行なうためのボン
ディングワイヤ（図示せず）が接続されることになる。
それにより、外部との信号の入出力が行なわれる。
【０００６】上記の構造を有する半導体装置において、
第１コンタクトホール２７の開口寸法Ｗ１と第２コンタ
クトホール２８の開口寸法Ｗ２との間には、Ｗ１＞Ｗ２
の関係がある。このように第１および第２コンタクトホ
ール２７，２８の寸法を調整する必要性について図１６
を用いて説明する。図１６は、第１コンタクトホール２
７の開口寸法Ｗ１を第２コンタクトホール２８の開口寸
法Ｗ２よりも小さくした場合のボンディングパッド部の
構造を示す断面図である。なお、説明の便宜上、第３Ａ
ｌ配線層および保護膜は省略している。
第１コンタクトホール２７の開口寸法Ｗ１と第２コンタ
クトホール２８の開口寸法Ｗ２との間には、Ｗ１＞Ｗ２
の関係がある。このように第１および第２コンタクトホ
ール２７，２８の寸法を調整する必要性について図１６
を用いて説明する。図１６は、第１コンタクトホール２
７の開口寸法Ｗ１を第２コンタクトホール２８の開口寸
法Ｗ２よりも小さくした場合のボンディングパッド部の
構造を示す断面図である。なお、説明の便宜上、第３Ａ
ｌ配線層および保護膜は省略している。
【０００７】図１６を参照して、第２コンタクトホール
２８の開口寸法Ｗ２を第１コンタクトホール２７の開口
寸法Ｗ１よりも大きくした場合には、第２コンタクトホ
ール２８を形成する際に問題が生じることとなる。すな
わち、第２Ａｌ配線層２３形成後、この第２Ａｌ配線層
２３上および第１層間絶縁膜２５上に第２層間絶縁膜２
６を形成する。そして、異方性エッチングを行なうこと
によって、第２コンタクトホール２８を形成する。しか
し、この場合、第２Ａｌ配線層２３における段差部に、
この異方性エッチングによる残渣２６ａが残存する。こ
の残渣２６ａが、発塵の原因となり、配線層間の接続に
支障をきたすことになる。それにより、歩留りの低下を
招くことにもなりかねない。
２８の開口寸法Ｗ２を第１コンタクトホール２７の開口
寸法Ｗ１よりも大きくした場合には、第２コンタクトホ
ール２８を形成する際に問題が生じることとなる。すな
わち、第２Ａｌ配線層２３形成後、この第２Ａｌ配線層
２３上および第１層間絶縁膜２５上に第２層間絶縁膜２
６を形成する。そして、異方性エッチングを行なうこと
によって、第２コンタクトホール２８を形成する。しか
し、この場合、第２Ａｌ配線層２３における段差部に、
この異方性エッチングによる残渣２６ａが残存する。こ
の残渣２６ａが、発塵の原因となり、配線層間の接続に
支障をきたすことになる。それにより、歩留りの低下を
招くことにもなりかねない。
【０００８】以上のような理由から、従来は、図１４に
示されるように、第１コンタクトホール２７の開口寸法
Ｗ１を第２コンタクトホール２８の開口寸法Ｗ２よりも
大きいものとしていた。
示されるように、第１コンタクトホール２７の開口寸法
Ｗ１を第２コンタクトホール２８の開口寸法Ｗ２よりも
大きいものとしていた。
【０００９】
【発明が解決しようとする課題】上記のような従来の構
造を有する半導体装置には、次に述べるような問題点が
あった。図１４を参照して、第２Ａｌ配線層２３は、ボ
ンディングパッド部周縁部近傍においては、第１層間絶
縁膜２５上に形成される部分を有している。そして、こ
のボンディングパッド部周縁部近傍の第２Ａｌ配線層２
３上には、第２層間絶縁膜２６が形成され、この部分に
おける第２層間絶縁膜２６上にさらに第３Ａｌ配線層２
４のボンディングパッド部周縁部近傍に位置する部分が
形成されることになる。そして、さらに、この第３Ａｌ
配線層２４の周縁部上には保護膜２９が形成される。こ
のように、パッド開口部３０周縁部においては、それぞ
れの配線層が層間絶縁膜を介して形成され、パッド開口
部３０下においては、配線層同士が相互に接続される。
そのため、パッド開口部３０の周縁部の高さと、第３Ａ
ｌ配線層２４の表面との高低差Ｈが大きくなる。すなわ
ち、ボンディングパッド部が深い凹部形状を有すること
となる。そのため、ワイヤボンディング時に保護膜２９
にクラックなどが発生しやすい構造となる。そして、こ
のクラックが発生することによって、耐湿性などを劣化
させ、ひいては半導体装置の信頼性を低下させるといっ
た問題点が生じる。
造を有する半導体装置には、次に述べるような問題点が
あった。図１４を参照して、第２Ａｌ配線層２３は、ボ
ンディングパッド部周縁部近傍においては、第１層間絶
縁膜２５上に形成される部分を有している。そして、こ
のボンディングパッド部周縁部近傍の第２Ａｌ配線層２
３上には、第２層間絶縁膜２６が形成され、この部分に
おける第２層間絶縁膜２６上にさらに第３Ａｌ配線層２
４のボンディングパッド部周縁部近傍に位置する部分が
形成されることになる。そして、さらに、この第３Ａｌ
配線層２４の周縁部上には保護膜２９が形成される。こ
のように、パッド開口部３０周縁部においては、それぞ
れの配線層が層間絶縁膜を介して形成され、パッド開口
部３０下においては、配線層同士が相互に接続される。
そのため、パッド開口部３０の周縁部の高さと、第３Ａ
ｌ配線層２４の表面との高低差Ｈが大きくなる。すなわ
ち、ボンディングパッド部が深い凹部形状を有すること
となる。そのため、ワイヤボンディング時に保護膜２９
にクラックなどが発生しやすい構造となる。そして、こ
のクラックが発生することによって、耐湿性などを劣化
させ、ひいては半導体装置の信頼性を低下させるといっ
た問題点が生じる。
【００１０】また、従来のボンディングパッド構造にお
いては、上述したように、コンタクトホールの開口寸法
が上層配線層のものほど小さいものとなる。しかし、パ
ッド開口部３０の大きさは、ワイヤボンディング時の信
頼性などの観点から、あまり小さくすることは好ましい
とはいえない。したがって、従来の構造のままでは、金
属配線総数が増大すればするほどボンディングパッド部
の領域を大きくせざるを得なくなる。そのため、高集積
化に対して不利であるという問題点も生じる。
いては、上述したように、コンタクトホールの開口寸法
が上層配線層のものほど小さいものとなる。しかし、パ
ッド開口部３０の大きさは、ワイヤボンディング時の信
頼性などの観点から、あまり小さくすることは好ましい
とはいえない。したがって、従来の構造のままでは、金
属配線総数が増大すればするほどボンディングパッド部
の領域を大きくせざるを得なくなる。そのため、高集積
化に対して不利であるという問題点も生じる。
【００１１】さらに、従来のボンディングパッド部にお
けるコンタクトホールの寸法は、半導体素子内部に形成
されるコンタクトホールの寸法に比較して非常に大きい
ものといえる。したがって、コンタクトホール開口時の
エッチングレートが、素子の内部に設けられたコンタク
トホールのエッチングレートに比べて大きくなる。すな
わち、ボンディングパッド部でオーバエッチングが過剰
に生じることとなる。そのため、コンタクトホール開口
時のマスクとなるレジストとエッチングガスとの生成物
（ポリマ）が過剰に発生しやすくなるといえる。それに
より、コンタクトホール開口時に、それぞれの配線層表
面に変質層が形成され、Ａｌ／Ａｌ界面での密着強度を
低下させるといった問題も生じる。
けるコンタクトホールの寸法は、半導体素子内部に形成
されるコンタクトホールの寸法に比較して非常に大きい
ものといえる。したがって、コンタクトホール開口時の
エッチングレートが、素子の内部に設けられたコンタク
トホールのエッチングレートに比べて大きくなる。すな
わち、ボンディングパッド部でオーバエッチングが過剰
に生じることとなる。そのため、コンタクトホール開口
時のマスクとなるレジストとエッチングガスとの生成物
（ポリマ）が過剰に発生しやすくなるといえる。それに
より、コンタクトホール開口時に、それぞれの配線層表
面に変質層が形成され、Ａｌ／Ａｌ界面での密着強度を
低下させるといった問題も生じる。
【００１２】以上のことから、上記の従来例は、近年の
高機能化、高集積化に対応した多層配線層構造ならびに
多ピン化に対して不利なボンディングパッド構造である
といえる。
高機能化、高集積化に対応した多層配線層構造ならびに
多ピン化に対して不利なボンディングパッド構造である
といえる。
【００１３】この発明は、上記のような課題を解決する
ためになされたものであり、多層配線構造を有する半導
体装置において、信頼性が高く、かつ多ピン化の容易な
ボンディングパッド構造を提供することを目的とする。
ためになされたものであり、多層配線構造を有する半導
体装置において、信頼性が高く、かつ多ピン化の容易な
ボンディングパッド構造を提供することを目的とする。
【００１４】
【課題を解決するための手段】この発明に基づく半導体
装置のパッド構造は、１つの局面では、第１導電層と、
第１層間絶縁膜と、第２導電層と、第２層間絶縁膜と、
パッド電極とを備える。第１導電層は、外部と信号の入
出力を行なうパッド領域直下に形成される。第１層間絶
縁膜は、第１導電層上に形成され、第１導電層上に位置
する領域に複数の第１コンタクトホールを有する。第２
導電層は、第１層間絶縁膜上に形成され、第１コンタク
トホールを介して第１導電層に電気的に接続される。第
２層間絶縁膜は、第２導電層上に形成され、第２導電層
上に位置する領域に複数の第２コンタクトホールを有す
る。パッド電極は、第２層間絶縁膜上に形成され、第２
コンタクトホールを介して第２導電層に電気的に接続さ
れる。第１および第２コンタクトホールは、マトリック
ス状あるいはパッド領域周縁部に沿って配置されてもよ
い。また、パッド電極上に開口を有しパッド電極の周縁
部を覆う保護膜を備えてもよい。
装置のパッド構造は、１つの局面では、第１導電層と、
第１層間絶縁膜と、第２導電層と、第２層間絶縁膜と、
パッド電極とを備える。第１導電層は、外部と信号の入
出力を行なうパッド領域直下に形成される。第１層間絶
縁膜は、第１導電層上に形成され、第１導電層上に位置
する領域に複数の第１コンタクトホールを有する。第２
導電層は、第１層間絶縁膜上に形成され、第１コンタク
トホールを介して第１導電層に電気的に接続される。第
２層間絶縁膜は、第２導電層上に形成され、第２導電層
上に位置する領域に複数の第２コンタクトホールを有す
る。パッド電極は、第２層間絶縁膜上に形成され、第２
コンタクトホールを介して第２導電層に電気的に接続さ
れる。第１および第２コンタクトホールは、マトリック
ス状あるいはパッド領域周縁部に沿って配置されてもよ
い。また、パッド電極上に開口を有しパッド電極の周縁
部を覆う保護膜を備えてもよい。
【００１５】この発明に基づく半導体装置のパッド構造
は、他の局面では、第１導電層と、第１層間絶縁膜と、
第１埋め込み導電層と、第２導電層と、第２層間絶縁膜
と、第２埋め込み導電層と、パッド電極とを備える。第
１導電層は、外部と信号の入出力を行なうパッド領域直
下に形成される。第１層間絶縁膜は、第１導電層上に形
成され、第１導電層上に位置する領域に複数の第１コン
タクトホールを有する。第１埋め込み導電層は、第１コ
ンタクトホール内に埋め込まれる。第２導電層は、第１
層間絶縁膜上に形成され、第１埋め込み導電層を介して
第１導電層に電気的に接続される。第２層間絶縁膜は、
第２導電層上に形成され、第１導電層上に位置する領域
に複数の第２コンタクトホールを有する。第２埋め込み
導電層は、第２コンタクトホール内に埋め込まれる。パ
ッド電極は、第２層間絶縁膜上に形成され、第２埋め込
み導電層を介して第２導電層に電気的に接続される。
は、他の局面では、第１導電層と、第１層間絶縁膜と、
第１埋め込み導電層と、第２導電層と、第２層間絶縁膜
と、第２埋め込み導電層と、パッド電極とを備える。第
１導電層は、外部と信号の入出力を行なうパッド領域直
下に形成される。第１層間絶縁膜は、第１導電層上に形
成され、第１導電層上に位置する領域に複数の第１コン
タクトホールを有する。第１埋め込み導電層は、第１コ
ンタクトホール内に埋め込まれる。第２導電層は、第１
層間絶縁膜上に形成され、第１埋め込み導電層を介して
第１導電層に電気的に接続される。第２層間絶縁膜は、
第２導電層上に形成され、第１導電層上に位置する領域
に複数の第２コンタクトホールを有する。第２埋め込み
導電層は、第２コンタクトホール内に埋め込まれる。パ
ッド電極は、第２層間絶縁膜上に形成され、第２埋め込
み導電層を介して第２導電層に電気的に接続される。
【００１６】この発明に基づく半導体装置のパッド構造
は、さらに他の局面では、第１導電層と、第１層間絶縁
膜と、第２導電層と、第２層間絶縁膜と、パッド電極と
を備える。第１導電層は、外部と信号の入出力を行なう
パッド領域直下に形成される。第１層間絶縁膜は、第１
導電層上に形成され、パッド領域周縁部に沿って連続的
に延びる第１コンタクトホールを有する。第２導電層
は、第１層間絶縁膜上に形成され、第１コンタクトホー
ルを介して第１導電層に電気的に接続される。第２層間
絶縁膜は、第２導電層上に形成され、パッド領域周縁部
に沿って連続的に延びる第２コンタクトホールを有す
る。パッド電極は、第２層間絶縁膜上に形成され、第２
コンタクトホールを介して第２導電層に電気的に接続さ
れる。
は、さらに他の局面では、第１導電層と、第１層間絶縁
膜と、第２導電層と、第２層間絶縁膜と、パッド電極と
を備える。第１導電層は、外部と信号の入出力を行なう
パッド領域直下に形成される。第１層間絶縁膜は、第１
導電層上に形成され、パッド領域周縁部に沿って連続的
に延びる第１コンタクトホールを有する。第２導電層
は、第１層間絶縁膜上に形成され、第１コンタクトホー
ルを介して第１導電層に電気的に接続される。第２層間
絶縁膜は、第２導電層上に形成され、パッド領域周縁部
に沿って連続的に延びる第２コンタクトホールを有す
る。パッド電極は、第２層間絶縁膜上に形成され、第２
コンタクトホールを介して第２導電層に電気的に接続さ
れる。
【００１７】この発明に基づく半導体装置は、さらに他
の局面では、外部との信号の入出力を行なうパッド領域
直下に形成された第１導電層と、第１導電層上に位置す
る領域に複数個の第１のコンタクトホールを有する第１
層間絶縁膜と、第１導電層上に位置し、第１のコンタク
トホールを介して第１導電層に電気的に接続された第２
導電層と、この第２導電層上に形成され、第２導電層上
に位置する領域に複数の第２のコンタクトホールを有す
る第２層間絶縁膜と、第２導電層上に位置し、第２のコ
ンタクトホールを介して第２導電層に電気的に接続され
たパッド電極とを備え、第１のコンタクトホールと第２
のコンタクトホールとは重ならないように配置されてい
る。
の局面では、外部との信号の入出力を行なうパッド領域
直下に形成された第１導電層と、第１導電層上に位置す
る領域に複数個の第１のコンタクトホールを有する第１
層間絶縁膜と、第１導電層上に位置し、第１のコンタク
トホールを介して第１導電層に電気的に接続された第２
導電層と、この第２導電層上に形成され、第２導電層上
に位置する領域に複数の第２のコンタクトホールを有す
る第２層間絶縁膜と、第２導電層上に位置し、第２のコ
ンタクトホールを介して第２導電層に電気的に接続され
たパッド電極とを備え、第１のコンタクトホールと第２
のコンタクトホールとは重ならないように配置されてい
る。
【００１８】
【作用】この発明に基づくパッド構造の１つの局面で
は、パッド電極が、第１導電層上に第１および第２層間
絶縁膜と第２導電層とを介在して形成されている。それ
により、パッド電極をより高い位置に形成することがで
き、かつパッド電極上面とパッド領域周縁部との段差を
低減することも可能となる。また、第１導電層とパッド
電極との間に位置する層間絶縁膜には、複数のコンタク
トホールが形成されており、このコンタクトホールと第
２導電層を介して第１導電層とパッド電極とが電気的に
接続される。このように複数のコンタクトホールを形成
することにより、従来に比べてコンタクトホール寸法を
小さくすることが可能となる。それにより、コンタクト
ホール形成時のオーバーエッチング量を低減することが
可能となる。
は、パッド電極が、第１導電層上に第１および第２層間
絶縁膜と第２導電層とを介在して形成されている。それ
により、パッド電極をより高い位置に形成することがで
き、かつパッド電極上面とパッド領域周縁部との段差を
低減することも可能となる。また、第１導電層とパッド
電極との間に位置する層間絶縁膜には、複数のコンタク
トホールが形成されており、このコンタクトホールと第
２導電層を介して第１導電層とパッド電極とが電気的に
接続される。このように複数のコンタクトホールを形成
することにより、従来に比べてコンタクトホール寸法を
小さくすることが可能となる。それにより、コンタクト
ホール形成時のオーバーエッチング量を低減することが
可能となる。
【００１９】さらに、複数のコンタクトホールを介して
第１導電層とパッド電極とが電気的に接続されるため、
従来のように下層配線層のコンタクトホール寸法より上
層配線層のコンタクトホール寸法を小さくする必要がな
くなる。そのため、配線層間の接続部の面積は、配線層
が多層になった場合でもほぼ一定とすることが可能とな
る。それにより、多層配線層を形成した場合でも、所望
のパッド開口部面積を得るためにボンディングパッド部
の面積自体を大きくする必要がなくなる。
第１導電層とパッド電極とが電気的に接続されるため、
従来のように下層配線層のコンタクトホール寸法より上
層配線層のコンタクトホール寸法を小さくする必要がな
くなる。そのため、配線層間の接続部の面積は、配線層
が多層になった場合でもほぼ一定とすることが可能とな
る。それにより、多層配線層を形成した場合でも、所望
のパッド開口部面積を得るためにボンディングパッド部
の面積自体を大きくする必要がなくなる。
【００２０】この発明に基づくパッド構造の他の局面で
は、第１および第２コンタクトホール内に第１および第
２埋め込み導電層を形成している。それにより、パッド
電極の上面を平坦にすることができ、ワイヤボンディン
グ時の信頼性が向上する。
は、第１および第２コンタクトホール内に第１および第
２埋め込み導電層を形成している。それにより、パッド
電極の上面を平坦にすることができ、ワイヤボンディン
グ時の信頼性が向上する。
【００２１】また、複数個の第１および第２コンタクト
ホールをマトリックス状に配置した場合には、第１導電
層と第２導電層、あるいは第２導電層とパッド電極との
接続面積を多くとることができ、かつコンタクトホール
寸法を小さくすることが可能となる。それにより、第１
導電層とパッド電極間の接続部における電気的抵抗をあ
まり増大させることなく、コンタクトホール形成時のオ
ーバーエッチング量を低減することも可能となる。ま
た、複数個の第１および第２コンタクトホールを、パッ
ド電極の周縁部に沿って配置した場合には、パッド開口
部における平坦度は向上する。それにより、ワイヤボン
ディング時の信頼性を向上させることが可能となる。
ホールをマトリックス状に配置した場合には、第１導電
層と第２導電層、あるいは第２導電層とパッド電極との
接続面積を多くとることができ、かつコンタクトホール
寸法を小さくすることが可能となる。それにより、第１
導電層とパッド電極間の接続部における電気的抵抗をあ
まり増大させることなく、コンタクトホール形成時のオ
ーバーエッチング量を低減することも可能となる。ま
た、複数個の第１および第２コンタクトホールを、パッ
ド電極の周縁部に沿って配置した場合には、パッド開口
部における平坦度は向上する。それにより、ワイヤボン
ディング時の信頼性を向上させることが可能となる。
【００２２】この発明に基づくパッド構造は、さらに他
の局面では、パッド電極周縁部に沿って連続的に延びる
第１および第２コンタクトホールを有している。それに
より、パッド開口部におけるパッド電極の上面を平坦に
することが可能となる。
の局面では、パッド電極周縁部に沿って連続的に延びる
第１および第２コンタクトホールを有している。それに
より、パッド開口部におけるパッド電極の上面を平坦に
することが可能となる。
【００２３】この発明に基づくパッド構造のさらに他の
局面では、パッド領域直下に、第１および第２導電層が
形成され、それぞれ第１および第２層間絶縁膜に形成さ
れた複数の第１および第２コンタクトホールを介して電
気的に接続されている。それにより、パッド電極の位置
を高くすることができるとともに、パッド電極における
パッド開口部の凹部を浅くすることもできる。さらに、
多層配線構造にした場合に、パッド領域自体の面積を、
増大させる必要がなくなる。すなわち、高集積化に有利
なパッド構造となり得る。
局面では、パッド領域直下に、第１および第２導電層が
形成され、それぞれ第１および第２層間絶縁膜に形成さ
れた複数の第１および第２コンタクトホールを介して電
気的に接続されている。それにより、パッド電極の位置
を高くすることができるとともに、パッド電極における
パッド開口部の凹部を浅くすることもできる。さらに、
多層配線構造にした場合に、パッド領域自体の面積を、
増大させる必要がなくなる。すなわち、高集積化に有利
なパッド構造となり得る。
【００２４】
【実施例】以下、この発明に基づくパッド構造を有する
半導体装置の実施例について、図１〜図１３を用いて説
明する。図１は、この発明に基づく一実施例における半
導体装置のボンディングパッド部を示す断面図である。
図２は、図１に示されるボンディングパッド部の平面図
である。
半導体装置の実施例について、図１〜図１３を用いて説
明する。図１は、この発明に基づく一実施例における半
導体装置のボンディングパッド部を示す断面図である。
図２は、図１に示されるボンディングパッド部の平面図
である。
【００２５】図１および図２を参照して、半導体基板１
上における所定領域には、第１Ａｌ配線層２が形成され
ており、この第１Ａｌ配線層２上の所定領域および半導
体基板１上には、第１層間絶縁膜５が形成されている。
この第１層間絶縁膜５における第１Ａｌ配線層２上に位
置する領域には、複数の第１コンタクトホール７が設け
られている。この第１コンタクトホール７内部および第
１Ａｌ配線層上に位置する第１層間絶縁膜５上には、第
２Ａｌ配線層３が形成されている。この第２Ａｌ配線層
３上の所定領域および第１層間絶縁膜５上には、第２層
間絶縁膜６が形成されている。この第２層間絶縁膜６に
おいて、第２Ａｌ配線層３上に位置する領域には、複数
の第２コンタクトホール８が設けられている。
上における所定領域には、第１Ａｌ配線層２が形成され
ており、この第１Ａｌ配線層２上の所定領域および半導
体基板１上には、第１層間絶縁膜５が形成されている。
この第１層間絶縁膜５における第１Ａｌ配線層２上に位
置する領域には、複数の第１コンタクトホール７が設け
られている。この第１コンタクトホール７内部および第
１Ａｌ配線層上に位置する第１層間絶縁膜５上には、第
２Ａｌ配線層３が形成されている。この第２Ａｌ配線層
３上の所定領域および第１層間絶縁膜５上には、第２層
間絶縁膜６が形成されている。この第２層間絶縁膜６に
おいて、第２Ａｌ配線層３上に位置する領域には、複数
の第２コンタクトホール８が設けられている。
【００２６】この第２コンタクトホール８内部および第
２Ａｌ配線層３上に位置する第２層間絶縁膜６上には、
第３Ａｌ配線層４が形成されている。この第３Ａｌ配線
層４が、パッド電極として機能することとなる。この第
３Ａｌ配線層４上の所定領域および第２層間絶縁膜６上
には、保護膜９が形成されている。そして、この保護膜
９には、第３Ａｌ配線層４上に位置する領域に、所望の
開口面積を有するパッド開口部１０が設けられている。
そして、このパッド開口部１０にボンディングワイヤが
接続されることになる。それにより、外部との信号の入
出力が行なわれる。
２Ａｌ配線層３上に位置する第２層間絶縁膜６上には、
第３Ａｌ配線層４が形成されている。この第３Ａｌ配線
層４が、パッド電極として機能することとなる。この第
３Ａｌ配線層４上の所定領域および第２層間絶縁膜６上
には、保護膜９が形成されている。そして、この保護膜
９には、第３Ａｌ配線層４上に位置する領域に、所望の
開口面積を有するパッド開口部１０が設けられている。
そして、このパッド開口部１０にボンディングワイヤが
接続されることになる。それにより、外部との信号の入
出力が行なわれる。
【００２７】上記の構造を有するボンディングパッド部
において、それぞれの配線層間に、層間絶縁膜を介在さ
せることによって、パッド電極として機能する第３Ａｌ
配線層４の位置を高くすることも可能となる。また、第
３Ａｌ配線層４上面と保護膜９の上面との段差Ｈ１を小
さくすることが可能となる。すなわち、ボンディングパ
ッド部における凹部を浅くすることが可能となる。それ
により、保護膜９に生じ得るクラックの発生を効果的に
低減させることが可能となり、信頼性を高めることが可
能となる。
において、それぞれの配線層間に、層間絶縁膜を介在さ
せることによって、パッド電極として機能する第３Ａｌ
配線層４の位置を高くすることも可能となる。また、第
３Ａｌ配線層４上面と保護膜９の上面との段差Ｈ１を小
さくすることが可能となる。すなわち、ボンディングパ
ッド部における凹部を浅くすることが可能となる。それ
により、保護膜９に生じ得るクラックの発生を効果的に
低減させることが可能となり、信頼性を高めることが可
能となる。
【００２８】また、第１および第２コンタクトホール
７，８は、この場合であれば、図２に示されるように、
マトリックス状に多数形成されている。それにより、配
線層間の接続抵抗を許容範囲内に抑えることが可能とな
り、エレクトロマイグレーションによる劣化も許容範囲
内に抑えることが可能となる。さらに、コンタクトホー
ルの開口寸法を、半導体素子内部に形成されるコンタク
トホール寸法と同等のものとした場合には、従来例にお
いて問題となっていたオーバエッチングによる変質層の
発生を効果的に阻止することが可能となる。
７，８は、この場合であれば、図２に示されるように、
マトリックス状に多数形成されている。それにより、配
線層間の接続抵抗を許容範囲内に抑えることが可能とな
り、エレクトロマイグレーションによる劣化も許容範囲
内に抑えることが可能となる。さらに、コンタクトホー
ルの開口寸法を、半導体素子内部に形成されるコンタク
トホール寸法と同等のものとした場合には、従来例にお
いて問題となっていたオーバエッチングによる変質層の
発生を効果的に阻止することが可能となる。
【００２９】さらに、各配線層が、複数のコンタクトホ
ールを介して電気的に接続されるため、ボンディングパ
ッド部下に位置する各配線層間の接続部の面積をほぼ同
一のものとすることが可能となる。それにより、多層配
線層構造とした場合にも、ボンディングパッド部の面積
を増大させることなく所望のパッド開口部の面積を得る
ことが可能となる。その結果、高集積化に有利なボンデ
ィングパッド部を形成することが可能となる。
ールを介して電気的に接続されるため、ボンディングパ
ッド部下に位置する各配線層間の接続部の面積をほぼ同
一のものとすることが可能となる。それにより、多層配
線層構造とした場合にも、ボンディングパッド部の面積
を増大させることなく所望のパッド開口部の面積を得る
ことが可能となる。その結果、高集積化に有利なボンデ
ィングパッド部を形成することが可能となる。
【００３０】次に、この発明に基づく他の実施例につい
て図３〜図５を用いて説明する。図３は、この発明に基
づく他の実施例における半導体装置のボンディングパッ
ド部の構造を示す断面図である。図４は、図３における
ボンディングパッド部の平面図である。図５は、図３に
おける第１および第２コンタクトホールの配置関係の他
の態様を示す平面図である。
て図３〜図５を用いて説明する。図３は、この発明に基
づく他の実施例における半導体装置のボンディングパッ
ド部の構造を示す断面図である。図４は、図３における
ボンディングパッド部の平面図である。図５は、図３に
おける第１および第２コンタクトホールの配置関係の他
の態様を示す平面図である。
【００３１】図３を参照して、この実施例においては、
第１コンタクトホール７の形成位置と第２コンタクトホ
ール８の形成位置とをずらせている。第１コンタクトホ
ール７および第２コンタクトホール８の配置関係を平面
的に見ると、図４あるいは図５に示されるような位置関
係となる。すなわち、第２コンタクトホール８は、第１
コンタクトホール７が形成されていない領域上にに形成
されることになる。第１コンタクトホール７上に位置す
る領域に第２コンタクトホール８を形成した場合には、
第２Ａｌ配線層上面における第１コンタクトホール７上
に位置する部分に凹部があるため、この第２コンタクト
ホール８の形成時に、第２Ａｌ配線層上面に第２層間絶
縁膜６のエッチング残渣が残る可能性があると言える。
しかし、この実施例のように、第２コンタクトホール８
の形成位置をずらせることによって、この第２コンタク
トホール８が形成される部分における第２Ａｌ配線層
は、ほぼ平坦な上面を有するものであるといえる。した
がって、第２コンタクトホール８の形成による上記のエ
ッチング残渣の残存する可能性を著しく低減することが
可能となる。
第１コンタクトホール７の形成位置と第２コンタクトホ
ール８の形成位置とをずらせている。第１コンタクトホ
ール７および第２コンタクトホール８の配置関係を平面
的に見ると、図４あるいは図５に示されるような位置関
係となる。すなわち、第２コンタクトホール８は、第１
コンタクトホール７が形成されていない領域上にに形成
されることになる。第１コンタクトホール７上に位置す
る領域に第２コンタクトホール８を形成した場合には、
第２Ａｌ配線層上面における第１コンタクトホール７上
に位置する部分に凹部があるため、この第２コンタクト
ホール８の形成時に、第２Ａｌ配線層上面に第２層間絶
縁膜６のエッチング残渣が残る可能性があると言える。
しかし、この実施例のように、第２コンタクトホール８
の形成位置をずらせることによって、この第２コンタク
トホール８が形成される部分における第２Ａｌ配線層
は、ほぼ平坦な上面を有するものであるといえる。した
がって、第２コンタクトホール８の形成による上記のエ
ッチング残渣の残存する可能性を著しく低減することが
可能となる。
【００３２】また、第３Ａｌ配線層４の上面に生ずる凹
凸段差も、前述の実施例よりも低減させることが可能と
なる。すなわち、第３Ａｌ配線層４の上面を前述の実施
例よりも平坦化することが可能となる。それにより、ワ
イヤボンディング時の信頼性を高めることが可能とな
る。その他の作用効果に関しては、前述の実施例とほぼ
同様であり、ボンディングパッド部における凹部の深さ
Ｈ２を浅くすることができ、かつボンディングパッド部
の位置を比較的高い位置に設けることが可能となる。ま
た、第１および第２コンタクトホール７，８の位置関係
を、図５に示されるような位置関係とした場合には、さ
らに第３Ａｌ配線層４の上面を平坦化することが可能と
なる。
凸段差も、前述の実施例よりも低減させることが可能と
なる。すなわち、第３Ａｌ配線層４の上面を前述の実施
例よりも平坦化することが可能となる。それにより、ワ
イヤボンディング時の信頼性を高めることが可能とな
る。その他の作用効果に関しては、前述の実施例とほぼ
同様であり、ボンディングパッド部における凹部の深さ
Ｈ２を浅くすることができ、かつボンディングパッド部
の位置を比較的高い位置に設けることが可能となる。ま
た、第１および第２コンタクトホール７，８の位置関係
を、図５に示されるような位置関係とした場合には、さ
らに第３Ａｌ配線層４の上面を平坦化することが可能と
なる。
【００３３】次に、図６〜図９を用いて、この発明に基
づくさらに他の実施例における半導体装置のボンディン
グパッド部の構造について説明する。図６は、この発明
に基づくさらに他の実施例における半導体装置のボンデ
ィングパッド部の構造を示す断面図である。図７は、図
６に示されたボンディングパッド部の平面図である。図
８は、図６に示されるボンディングパッド部における第
１および第２のコンタクトホールの配置関係の他の態様
を示す平面図である。図９は、図６に示されるボンディ
ングパッド部における第１および第２コンタクトホール
の配置関係のさらに他の態様を示す平面図である。
づくさらに他の実施例における半導体装置のボンディン
グパッド部の構造について説明する。図６は、この発明
に基づくさらに他の実施例における半導体装置のボンデ
ィングパッド部の構造を示す断面図である。図７は、図
６に示されたボンディングパッド部の平面図である。図
８は、図６に示されるボンディングパッド部における第
１および第２のコンタクトホールの配置関係の他の態様
を示す平面図である。図９は、図６に示されるボンディ
ングパッド部における第１および第２コンタクトホール
の配置関係のさらに他の態様を示す平面図である。
【００３４】まず、図６を参照して、この実施例の場合
は、第１および第２コンタクトホール７，８が、パッド
開口部１０の周縁部に沿って設けられている。そのた
め、パッド電極として機能する第３Ａｌ配線層４のパッ
ド開口部１０の中央部近傍を平坦化することが可能とな
る。それにより、ワイヤボンディング時の信頼性をより
高くすることが可能となる。第１および第２コンタクト
ホール７，８の位置関係は、図８に示されるように、相
互にずらせるように配置してもよい。それにより、配線
層間の接続抵抗は上述の実施例よりも増大するが、第２
コンタクトホール８形成の際のエッチング残渣の発生を
より確実に防止することが可能となる。それにより、よ
り信頼性の高い配線層間の接続構造を得ることができ
る。第１および第２コンタクトホール７，８は、図９に
示されるように、パッド開口部１０の周縁部に沿って連
続的に伸びるように形成されるものであってもよい。そ
れにより、配線層間の接続抵抗は、上記の場合より低減
され、かつパッド開口部１０中央近傍の平坦性を確保す
ることが可能となる。本実施例においても、ボンディン
グパッド部における凹部の深さＨ３は前述の実施例と同
様に浅くでき、ボンディングパッド部の位置も高くする
ことができる。それによる作用・効果は上述の実施例と
同様である。
は、第１および第２コンタクトホール７，８が、パッド
開口部１０の周縁部に沿って設けられている。そのた
め、パッド電極として機能する第３Ａｌ配線層４のパッ
ド開口部１０の中央部近傍を平坦化することが可能とな
る。それにより、ワイヤボンディング時の信頼性をより
高くすることが可能となる。第１および第２コンタクト
ホール７，８の位置関係は、図８に示されるように、相
互にずらせるように配置してもよい。それにより、配線
層間の接続抵抗は上述の実施例よりも増大するが、第２
コンタクトホール８形成の際のエッチング残渣の発生を
より確実に防止することが可能となる。それにより、よ
り信頼性の高い配線層間の接続構造を得ることができ
る。第１および第２コンタクトホール７，８は、図９に
示されるように、パッド開口部１０の周縁部に沿って連
続的に伸びるように形成されるものであってもよい。そ
れにより、配線層間の接続抵抗は、上記の場合より低減
され、かつパッド開口部１０中央近傍の平坦性を確保す
ることが可能となる。本実施例においても、ボンディン
グパッド部における凹部の深さＨ３は前述の実施例と同
様に浅くでき、ボンディングパッド部の位置も高くする
ことができる。それによる作用・効果は上述の実施例と
同様である。
【００３５】次に、この発明に基づくさらに他の実施例
について、図１０および図１１を用いて説明する。図１
０は、この発明に基づくさらに他の実施例における半導
体装置のボンディングパッド部の構造を示す断面図であ
る。図１１は、図１０におけるボンディングパッド部の
平面図である。
について、図１０および図１１を用いて説明する。図１
０は、この発明に基づくさらに他の実施例における半導
体装置のボンディングパッド部の構造を示す断面図であ
る。図１１は、図１０におけるボンディングパッド部の
平面図である。
【００３６】図１０および図１１を参照して、この実施
例においては、第１および第２コンタクトホール７，８
は、パッド開口部１０の外周部に沿って形成されてい
る。それにより、パッド開口部１０内における第３Ａｌ
配線層４上面は、前述の実施例に比べてより平坦化され
る。さらに、このパッド開口部１０の形成の際のエッチ
ングによる第３アルミ配線層４上面における残渣の発生
を前述の実施例よりも確実に防止することが可能とな
る。それにより、ワイヤボンディング時の信頼性をより
高めることが可能となる。本実施例の場合も、ボンディ
ングパッド部における凹部の深さＨ４は前述の実施例と
同様に浅くすることができ、ボンディングパッド部の位
置も高くすることができる。それによる作用・効果は上
記の実施例と同様である。
例においては、第１および第２コンタクトホール７，８
は、パッド開口部１０の外周部に沿って形成されてい
る。それにより、パッド開口部１０内における第３Ａｌ
配線層４上面は、前述の実施例に比べてより平坦化され
る。さらに、このパッド開口部１０の形成の際のエッチ
ングによる第３アルミ配線層４上面における残渣の発生
を前述の実施例よりも確実に防止することが可能とな
る。それにより、ワイヤボンディング時の信頼性をより
高めることが可能となる。本実施例の場合も、ボンディ
ングパッド部における凹部の深さＨ４は前述の実施例と
同様に浅くすることができ、ボンディングパッド部の位
置も高くすることができる。それによる作用・効果は上
記の実施例と同様である。
【００３７】次に、図１２を用いて、この発明に基づく
さらに他の実施例について説明する。図１２は、この発
明に基づくさらに他の実施例における半導体装置のボン
ディングパッド部の構造を示す断面図である。図１２を
参照して、この実施例においては、第１および第２コン
タクトホール７，８内に、たとえばタングステンなどか
らなる高融点金属が充填されている。これが埋め込み導
電層１１，１２として機能することとなる。この埋め込
み導電層１１，１２は、導電材料であり、かつ凹部の被
覆性に優れた材料であれば高融点金属以外の材料であっ
てもよい。この場合であれば、ＣＶＤ法を用いてタング
ステンが形成されている。
さらに他の実施例について説明する。図１２は、この発
明に基づくさらに他の実施例における半導体装置のボン
ディングパッド部の構造を示す断面図である。図１２を
参照して、この実施例においては、第１および第２コン
タクトホール７，８内に、たとえばタングステンなどか
らなる高融点金属が充填されている。これが埋め込み導
電層１１，１２として機能することとなる。この埋め込
み導電層１１，１２は、導電材料であり、かつ凹部の被
覆性に優れた材料であれば高融点金属以外の材料であっ
てもよい。この場合であれば、ＣＶＤ法を用いてタング
ステンが形成されている。
【００３８】埋め込み導電層１１，１２は、その上面
と、第１あるいは第２層間絶縁膜５，６の上面とがほぼ
面一となるように形成されることが好ましく、そのよう
に形成されることによって、この埋め込み導電層１１，
１２上に形成される第２あるいは第３Ａｌ配線層２，３
の上面を平坦化することが可能となる。それにより、ワ
イヤボンディング時の信頼性を向上させることが可能と
なる。また、この実施例においては、多数のコンタクト
ホールを設けることが可能となるので、配線層間の接続
抵抗を低減させることも可能となる。さらに、第１およ
び第２コンタクトホール７，８形成時のエッチング残渣
の発生をも効果的に阻止することが可能となる。本実施
例の場合も、ボンディングパッド部における凹部の深さ
Ｈ５は、前述の実施例と同様に浅くすることができ、ボ
ンディングパッド部の位置も高くすることができる。そ
れによる作用・効果は上記の実施例と同様である。
と、第１あるいは第２層間絶縁膜５，６の上面とがほぼ
面一となるように形成されることが好ましく、そのよう
に形成されることによって、この埋め込み導電層１１，
１２上に形成される第２あるいは第３Ａｌ配線層２，３
の上面を平坦化することが可能となる。それにより、ワ
イヤボンディング時の信頼性を向上させることが可能と
なる。また、この実施例においては、多数のコンタクト
ホールを設けることが可能となるので、配線層間の接続
抵抗を低減させることも可能となる。さらに、第１およ
び第２コンタクトホール７，８形成時のエッチング残渣
の発生をも効果的に阻止することが可能となる。本実施
例の場合も、ボンディングパッド部における凹部の深さ
Ｈ５は、前述の実施例と同様に浅くすることができ、ボ
ンディングパッド部の位置も高くすることができる。そ
れによる作用・効果は上記の実施例と同様である。
【００３９】図１３は、この発明に基づく一実施例にお
けるボンディングパッド部（図１）とスクライブライン
１６近傍を示す断面図である。近年の半導体装置のスク
ライブラインにおいては、発塵対策のため、図１３に示
すような金属配線層の額縁が配置されている。仮に、ボ
ンディングパッド部が低い位置にあると、スクライブラ
イン１６の影となり、ワイヤボンディング時に保護膜９
にクラックが発生しやすくなる。それにより、ボンディ
ングワイヤとスクライブライン１６上の配線層とがショ
ートしてしまうおそれがあった。したがって、ボンディ
ングパッド部はできるだけ高い位置に設けたほうが好ま
しく、それによりワイヤボンディングが容易になると言
える。なお、図１３においては、図１に示したボンディ
ングパッドを用いたが、他の実施例で示したボンディン
グパッドを用いても同様の効果を奏すると言える。な
お、図１３中、１４はフィールド酸化膜であり、１５は
絶縁膜である。
けるボンディングパッド部（図１）とスクライブライン
１６近傍を示す断面図である。近年の半導体装置のスク
ライブラインにおいては、発塵対策のため、図１３に示
すような金属配線層の額縁が配置されている。仮に、ボ
ンディングパッド部が低い位置にあると、スクライブラ
イン１６の影となり、ワイヤボンディング時に保護膜９
にクラックが発生しやすくなる。それにより、ボンディ
ングワイヤとスクライブライン１６上の配線層とがショ
ートしてしまうおそれがあった。したがって、ボンディ
ングパッド部はできるだけ高い位置に設けたほうが好ま
しく、それによりワイヤボンディングが容易になると言
える。なお、図１３においては、図１に示したボンディ
ングパッドを用いたが、他の実施例で示したボンディン
グパッドを用いても同様の効果を奏すると言える。な
お、図１３中、１４はフィールド酸化膜であり、１５は
絶縁膜である。
【００４０】上記の実施例においては、３層のアルミ配
線層を有する半導体装置について説明したが、２層ある
いは４層以上の配線層を有する半導体装置においても同
様の効果を示す。また、第１および第２コンタクトホー
ル７，８の配置関係については、上記の実施例において
説明したもののみにかかわらず、上記の実施例において
示された配置関係に多少の修正を加えたものであっても
よい。さらに、図７，図８，図１１などに示された第１
および第２コンタクトホール７，８の配置は、一列のも
のでなく、多重列のものであってもよい。
線層を有する半導体装置について説明したが、２層ある
いは４層以上の配線層を有する半導体装置においても同
様の効果を示す。また、第１および第２コンタクトホー
ル７，８の配置関係については、上記の実施例において
説明したもののみにかかわらず、上記の実施例において
示された配置関係に多少の修正を加えたものであっても
よい。さらに、図７，図８，図１１などに示された第１
および第２コンタクトホール７，８の配置は、一列のも
のでなく、多重列のものであってもよい。
【００４１】
【発明の効果】以上のように、この発明によれば、ボン
ディングパッド部の凹部形状を浅くすることができ、か
つボンディングパッド部を比較的高い位置に設けること
ができる。それにより、ワイヤボンディング時にチップ
の保護膜のクラックなどを抑制でき、耐湿性を向上させ
ることが可能となる。、また、ボンディングパッド部に
おける配線層間のコンタクトホール形成時に、エッチン
グ残渣が発生することを効果的に低減することが可能と
なる。それにより、配線層間の発塵を著しく低減でき、
歩留りを向上させることが可能となる。さらに、多層配
線層構造となった場合にもパッドサイズを大きくする必
要はなく、かつ半導体装置の多ピン化が図れ、高機能な
半導体装置を提供することが可能となる。
ディングパッド部の凹部形状を浅くすることができ、か
つボンディングパッド部を比較的高い位置に設けること
ができる。それにより、ワイヤボンディング時にチップ
の保護膜のクラックなどを抑制でき、耐湿性を向上させ
ることが可能となる。、また、ボンディングパッド部に
おける配線層間のコンタクトホール形成時に、エッチン
グ残渣が発生することを効果的に低減することが可能と
なる。それにより、配線層間の発塵を著しく低減でき、
歩留りを向上させることが可能となる。さらに、多層配
線層構造となった場合にもパッドサイズを大きくする必
要はなく、かつ半導体装置の多ピン化が図れ、高機能な
半導体装置を提供することが可能となる。
【００４２】さらに、ボンディングパッド部に設けるコ
ンタクトホールの大きさを小さくすることができるた
め、コンタクトホール開口時のエッチングレートを内部
回路のエッチングレートと同等のものとできる。それに
より、ボンディングパッド部におけるコンタクトホール
開口時のオーバエッチング量を著しく低減することが可
能となり、ボンディングパッド部における配線層の上層
に、過剰なオーバエッチングに基づくポリマによる変質
層の発生を効果的に阻止することが可能となる。それに
より、Ａｌ／Ａｌ界面での密着性を向上させることがで
き、ボンディング強度を向上させることが可能となる。
すなわち、信頼性の高いボンディングパッド部を形成す
ることが可能となる。
ンタクトホールの大きさを小さくすることができるた
め、コンタクトホール開口時のエッチングレートを内部
回路のエッチングレートと同等のものとできる。それに
より、ボンディングパッド部におけるコンタクトホール
開口時のオーバエッチング量を著しく低減することが可
能となり、ボンディングパッド部における配線層の上層
に、過剰なオーバエッチングに基づくポリマによる変質
層の発生を効果的に阻止することが可能となる。それに
より、Ａｌ／Ａｌ界面での密着性を向上させることがで
き、ボンディング強度を向上させることが可能となる。
すなわち、信頼性の高いボンディングパッド部を形成す
ることが可能となる。
【図１】この発明に基づく一実施例における半導体装置
のボンディングパッド部の構造を示す断面図である。
のボンディングパッド部の構造を示す断面図である。
【図２】図１に示されるボンディングパッド部の平面図
である。
である。
【図３】この発明に基づく他の実施例における半導体装
置のボンディングパッド部の構造を示す断面図である。
置のボンディングパッド部の構造を示す断面図である。
【図４】図３に示されるボンディングパッド部の平面図
である。
である。
【図５】図３に示されるボンディングパッド部におい
て、第１および第２コンタクトホールの配置関係の他の
態様を示す平面図である。
て、第１および第２コンタクトホールの配置関係の他の
態様を示す平面図である。
【図６】この発明に基づくさらに他の実施例における半
導体装置のボンディングパッド部の構造を示す断面図で
ある。
導体装置のボンディングパッド部の構造を示す断面図で
ある。
【図７】図６に示されるボンディングパッド部の平面図
である。
である。
【図８】図７に示される第１および第２コンタクトホー
ルの配置関係の他の態様を示す平面図である。
ルの配置関係の他の態様を示す平面図である。
【図９】図７に示される第１および第２コンタクトホー
ルの配置関係の他の態様を示す平面図である。
ルの配置関係の他の態様を示す平面図である。
【図１０】この発明に基づくさらに他の実施例における
半導体装置のボンディングパッド部の構造を示す断面図
である。
半導体装置のボンディングパッド部の構造を示す断面図
である。
【図１１】図１０に示されるボンディングパッド部の平
面図である。
面図である。
【図１２】この発明に基づくさらに他の実施例における
半導体装置のボンディングパッド部の構造を示す断面図
である。
半導体装置のボンディングパッド部の構造を示す断面図
である。
【図１３】この発明に基づく一実施例における半導体装
置のボンディングパッド部の構造およびスクライブライ
ンの構造を示す断面図である。
置のボンディングパッド部の構造およびスクライブライ
ンの構造を示す断面図である。
【図１４】従来の半導体装置におけるボンディングパッ
ド部の構造を示す断面図である。
ド部の構造を示す断面図である。
【図１５】図１４に示されるボンディングパッド部の平
面図である。
面図である。
【図１６】第１コンタクトホールの開口寸法を第２コン
タクトホールの開口寸法よりも小さくした場合に、第２
Ａｌ配線層における段差部にエッチング残渣が残存して
いる様子を示す断面図である。
タクトホールの開口寸法よりも小さくした場合に、第２
Ａｌ配線層における段差部にエッチング残渣が残存して
いる様子を示す断面図である。
１，２１ 半導体基板 ２，２２ 第１Ａｌ配線層 ３，２３ 第２Ａｌ配線層 ４，２４ 第３Ａｌ配線層 ５，２５ 第１層間絶縁膜 ６，２６ 第２層間絶縁膜 ７，２７ 第１コンタクトホール ８，２８ 第２コンタクトホール ９，２９ 保護膜 １０，３０ パッド開口部 １１，１２ 埋め込み導電層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 301 H01L 21/88 H01L 21/92 602
Claims (7)
- 【請求項１】 外部と信号の入出力を行なうパッド領域
直下に形成された第１導電層と、 前記第１導電層上に形成され、前記第１導電層上に位置
する領域に複数の第１コンタクトホールを有する第１層
間絶縁膜と、 前記第１層間絶縁膜上に形成され、前記第１コンタクト
ホールを介して前記第１導電層に電気的に接続された第
２導電層と、 前記第２導電層上に形成され、前記第２導電層上に位置
する領域に複数の第２コンタクトホールを有する第２層
間絶縁膜と、 前記第２層間絶縁膜上に形成され、前記第２コンタクト
ホールを介して前記第２導電層に電気的に接続されたパ
ッド電極と、 を備えた半導体装置のパッド構造。 - 【請求項２】 外部との信号の入出力を行なうパッド領
域直下に形成された第１導電層と、 前記第１導電層上に形成され、前記第１導電層上に位置
する領域に複数の第１コンタクトホールを有する第１層
間絶縁膜と、前記第１コンタクトホール内に埋め込まれる第１埋め込
み導電層と、 前記第１層間絶縁膜上に形成され、前記第１埋め込み導
電層を介して前記第１導電層に電気的に接続された第２
導電層と、 前記第２導電層上に形成され、前記第１導電層上に位置
する領域に複数の第２コンタクトホールを有する第２層
間絶縁膜と、 前記第２コンタクトホール内に埋め込まれる第２埋め込
み導電層と、 前記第２層間絶縁膜上に形成され、前記第２埋め込み導
電層を介して前記第２導電層に電気的に接続されたパッ
ド電極と、 を備えた半導体装置のパッド構造。 - 【請求項３】 前記第１および第２コンタクトホール
は、マトリックス状に配置されている請求項１に記載の
半導体装置のパッド構造。 - 【請求項４】 前記第１および第２コンタクトホール
は、パッド領域の周縁部に沿って配置されている請求項
１に記載の半導体装置のパッド構造。 - 【請求項５】 外部との信号の入出力を行なうパッド領
域直下に形成された第１導電層と、 前記第１導電層上に形成され、前記パッド領域周縁部に
沿って連続的に延びる第１コンタクトホールを有する第
１層間絶縁膜と、 前記第１層間絶縁膜上に形成され、前記第１コンタクト
ホールを介して前記第１導電層に電気的に接続された第
２導電層と、 前記第２導電層上に形成され、前記パッド領域周縁部に
沿って連続的に延びる第２コンタクトホールを有する第
２層間絶縁膜と、 前記第２層間絶縁膜上に形成され、前記第２コンタクト
ホールを介して前記第２導電層に電気的に接続されたパ
ッド電極と、 を備えた半導体装置のパッド構造。 - 【請求項６】 外部との信号の入出力を行なうパッド領
域直下に形成された第１導電層と、 前記第１導電層上に形成され、前記第１導電層上に位置
する領域に複数の第１のコンタクトホールを有する第１
層間絶縁膜と、 前記第１導電層上に位置し、前記第１のコンタクトホー
ルを介して前記第１導電層に電気的に接続された第２導
電層と、 前記第２導電層上に形成され、前記第２導電層上に位置
する領域に複数の第２のコンタクトホールを有する第２
層間絶縁膜と、 前記第２導電層上に位置し、前記第２のコンタクトホー
ルを介して前記第２導電層に電気的に接続されたパッド
電極とを備え、 前記第１のコンタクトホールと前記第２のコンタクトホ
ールとが重ならないように配置した半導体装置のパッド
構造。 - 【請求項７】 前記パッド電極上に開口を有し、前記パ
ッド電極の周縁部を覆う保護膜を備えた、請求項１から
６のいずれかに記載の半導体装置のパッド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152465A JP2916326B2 (ja) | 1992-06-11 | 1992-06-11 | 半導体装置のパッド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152465A JP2916326B2 (ja) | 1992-06-11 | 1992-06-11 | 半導体装置のパッド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343466A JPH05343466A (ja) | 1993-12-24 |
| JP2916326B2 true JP2916326B2 (ja) | 1999-07-05 |
Family
ID=15541108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4152465A Expired - Lifetime JP2916326B2 (ja) | 1992-06-11 | 1992-06-11 | 半導体装置のパッド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2916326B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213422A (ja) * | 1995-02-07 | 1996-08-20 | Mitsubishi Electric Corp | 半導体装置およびそのボンディングパッド構造 |
| TW410392B (en) * | 1998-01-23 | 2000-11-01 | Rohm Co Ltd | Damascene interconnection and semiconductor device |
| KR100319896B1 (ko) * | 1998-12-28 | 2002-01-10 | 윤종용 | 반도체 소자의 본딩 패드 구조 및 그 제조 방법 |
| US6232662B1 (en) * | 1998-07-14 | 2001-05-15 | Texas Instruments Incorporated | System and method for bonding over active integrated circuits |
| JP2000195896A (ja) | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体装置 |
| US6803302B2 (en) * | 1999-11-22 | 2004-10-12 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having a mechanically robust pad interface |
| KR100324341B1 (ko) * | 2000-02-15 | 2002-02-16 | 박종섭 | 반도체 장치의 패드 형성방법 |
| KR100500416B1 (ko) * | 2000-11-15 | 2005-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 패드 제조 방법 |
| KR100368115B1 (ko) * | 2001-01-26 | 2003-01-15 | 삼성전자 주식회사 | 반도체 소자의 본딩 패드 구조 및 그 제조방법 |
| DE10106564B4 (de) * | 2001-02-13 | 2006-04-20 | Promos Technologies, Inc. | Bondierungsanschlussflächenanordnung |
| JP2004361443A (ja) * | 2003-06-02 | 2004-12-24 | Advanced Display Inc | 表示装置および表示装置の製造方法 |
| JP2005085939A (ja) | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2005031849A1 (ja) * | 2003-09-25 | 2005-04-07 | Fujitsu Limited | 半導体装置 |
| CN1601735B (zh) | 2003-09-26 | 2010-06-23 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| JP4759229B2 (ja) * | 2004-05-12 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7202550B2 (en) * | 2004-06-01 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated stress relief pattern and registration structure |
| JP4604641B2 (ja) * | 2004-10-18 | 2011-01-05 | 株式会社デンソー | 半導体装置 |
| US7741714B2 (en) | 2004-11-02 | 2010-06-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure with stress-buffering layer capping interconnection metal layer |
| JP2007214349A (ja) * | 2006-02-09 | 2007-08-23 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008258258A (ja) | 2007-04-02 | 2008-10-23 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2007300139A (ja) * | 2007-08-06 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2009111073A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体装置 |
| CN101681848B (zh) * | 2008-05-21 | 2011-11-02 | 精材科技股份有限公司 | 电子元件封装体 |
| US8405211B2 (en) * | 2009-05-08 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump pad structure |
| JP5855361B2 (ja) * | 2011-05-31 | 2016-02-09 | 三菱電機株式会社 | 半導体装置 |
| JP2013171928A (ja) * | 2012-02-20 | 2013-09-02 | Tdk Corp | 多層端子電極および電子部品 |
| WO2014147677A1 (ja) | 2013-03-22 | 2014-09-25 | パナソニック株式会社 | 半導体装置 |
| DE102017116574A1 (de) * | 2017-07-21 | 2019-01-24 | Infineon Technologies Ag | Halbleiterbauelement |
| DE102019119521A1 (de) * | 2019-07-18 | 2021-01-21 | Infineon Technologies Ag | Chipgehäuse und verfahren zur herstellung eines chipgehäuses |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319248A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
| JPH03153049A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 半導体装置 |
-
1992
- 1992-06-11 JP JP4152465A patent/JP2916326B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05343466A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| JP3432284B2 (ja) | 半導体装置 | |
| US6100589A (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| US5739587A (en) | Semiconductor device having a multi-latered wiring structure | |
| KR100329407B1 (ko) | 반도체 소자의 전극 구조 | |
| US6803302B2 (en) | Method for forming a semiconductor device having a mechanically robust pad interface | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| JP2003100894A (ja) | 集積回路チップ及びマルチチップパッケージ | |
| JPH11186320A (ja) | 多層パッドを具備した半導体素子及びその製造方法 | |
| US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| US7470994B2 (en) | Bonding pad structure and method for making the same | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| JP2007214349A (ja) | 半導体装置 | |
| JP3961335B2 (ja) | 半導体集積回路装置 | |
| EP0431490B1 (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
| JP2919488B2 (ja) | 半導体集積回路装置 | |
| US4394678A (en) | Elevated edge-protected bonding pedestals for semiconductor devices | |
| JP3106493B2 (ja) | 半導体装置 | |
| JPH031538A (ja) | 半導体装置 | |
| JP5324121B2 (ja) | 半導体装置の製造方法 | |
| US6459154B2 (en) | Bonding pad structure of a semiconductor device and method of fabricating the same | |
| JPH03108338A (ja) | 半導体集積回路装置 | |
| JP3101252B2 (ja) | 半導体集積回路装置 | |
| KR20000009043A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |