JPH0319248A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0319248A JPH0319248A JP1154322A JP15432289A JPH0319248A JP H0319248 A JPH0319248 A JP H0319248A JP 1154322 A JP1154322 A JP 1154322A JP 15432289 A JP15432289 A JP 15432289A JP H0319248 A JPH0319248 A JP H0319248A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum layer
- aluminum
- bonded
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 abstract description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 43
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- 230000007797 corrosion Effects 0.000 abstract description 6
- 238000005260 corrosion Methods 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に水分の侵入により生
じるポンディングバット部の腐食及び消失を防止したポ
ンディングパットの構造に関する。
じるポンディングバット部の腐食及び消失を防止したポ
ンディングパットの構造に関する。
従来のポンディングバット部の構造を第３図（ａ）及び
（ｂ）を参照しながら説明する。第３図（ａ）は従来の
ポンディングパット部における平面図であり、第３図（
ｂ）｝！第３図（ａ）ノＣ−Ｃ’線断面図である。シリ
コン基板９上にフィールド酸化膜８を形成した後、内部
回路に接続されたアルミニウム配線５′を設け、その上
に窒化珪素膜７を成長させる。
（ｂ）を参照しながら説明する。第３図（ａ）は従来の
ポンディングパット部における平面図であり、第３図（
ｂ）｝！第３図（ａ）ノＣ−Ｃ’線断面図である。シリ
コン基板９上にフィールド酸化膜８を形成した後、内部
回路に接続されたアルミニウム配線５′を設け、その上
に窒化珪素膜７を成長させる。
次に、アルミニウム層４′とアルミニウム配線５′との
接続のためのコンタクト開孔部６を窒化酸化膜７に形或
し、その上にアルミニウム層４′を形或する。次にパッ
シベーション膜となるリンガラス層３及び窒化珪素膜２
を全面に形威した後、ホンティング領域に開孔部を形威
し、アルミニウム層４′を露出する。ポンディングヮイ
ヤ１は、この開孔部においてアルミニウム層４′にポン
ディングされる。通常ボンディングワイヤには金ワイヤ
が用いられている。
接続のためのコンタクト開孔部６を窒化酸化膜７に形或
し、その上にアルミニウム層４′を形或する。次にパッ
シベーション膜となるリンガラス層３及び窒化珪素膜２
を全面に形威した後、ホンティング領域に開孔部を形威
し、アルミニウム層４′を露出する。ポンディングヮイ
ヤ１は、この開孔部においてアルミニウム層４′にポン
ディングされる。通常ボンディングワイヤには金ワイヤ
が用いられている。
上述した従来のボンディングバット部の構造では、ボン
ディングワイヤがポンディングされていないアルミニウ
ム層の露出部において、パッケージ外部よりリード端子
及びボンディングワイヤをつたわって水分が侵入するた
め、この水分がパッシベーション膜であるリンガラス層
と反応してリン酸を作り、このリン酸がアルミニウム層
を腐食し、アルミニウムの消失が起こる。この腐食がさ
らに進むと、窒化珪素膜に設けられたコンタクト開孔部
を介して、アルミニウム配線の腐食及び消失を起こし、
内部回路と電気的に絶縁してしまうという欠点がある。
ディングワイヤがポンディングされていないアルミニウ
ム層の露出部において、パッケージ外部よりリード端子
及びボンディングワイヤをつたわって水分が侵入するた
め、この水分がパッシベーション膜であるリンガラス層
と反応してリン酸を作り、このリン酸がアルミニウム層
を腐食し、アルミニウムの消失が起こる。この腐食がさ
らに進むと、窒化珪素膜に設けられたコンタクト開孔部
を介して、アルミニウム配線の腐食及び消失を起こし、
内部回路と電気的に絶縁してしまうという欠点がある。
さらに従来のポンディングバット部の構造では、フィー
ルド酸化膜上に形或されるアルミニウム配線が平坦化さ
れておらず、上層の窒化珪素膜およびアルミニウム層に
段差を生じるためにワイヤポンディング時にアルミニウ
ム配線あるいは、窒化珪素膜の耐圧の劣化を生じ、電気
的不良が発生しやすかった。
ルド酸化膜上に形或されるアルミニウム配線が平坦化さ
れておらず、上層の窒化珪素膜およびアルミニウム層に
段差を生じるためにワイヤポンディング時にアルミニウ
ム配線あるいは、窒化珪素膜の耐圧の劣化を生じ、電気
的不良が発生しやすかった。
本発明の目的は、外部からの水分の侵入に対し、腐食，
消失を抑制し、良好な電気的接続を可能としたポンディ
ングバット構造を有する半導体装置を提供するものであ
る。
消失を抑制し、良好な電気的接続を可能としたポンディ
ングバット構造を有する半導体装置を提供するものであ
る。
本発明のポンディングバット部の構造は、内部回路に接
続された第１の金属層と、少なくとも該第１の金属層上
に設けられ、第１の金属層に達する複数の開孔部を有す
る第１の絶縁膜と、前記第１の絶縁膜上に設けられ、か
つ分校状の平面形状を有する第２の金属層とを有し、前
記第２の金属層は前記複数の開孔部を介して前記第１の
金属層に接続され、前記第２の金属層を覆ってポンディ
ンダワイヤが接続されるものである。
続された第１の金属層と、少なくとも該第１の金属層上
に設けられ、第１の金属層に達する複数の開孔部を有す
る第１の絶縁膜と、前記第１の絶縁膜上に設けられ、か
つ分校状の平面形状を有する第２の金属層とを有し、前
記第２の金属層は前記複数の開孔部を介して前記第１の
金属層に接続され、前記第２の金属層を覆ってポンディ
ンダワイヤが接続されるものである。
すなわち、内部回路に接続された第１のアルミニウム層
と、ボンディングワイヤがポンディングされる第２のア
ルミニウム層とを接続するコンタクト部が複数個設けら
れ、これらのコンタクト部及び第２のアルミニウム層が
ボンディングワイヤがポンディングされる領域内に形成
されているものである。そのため、ボンディングワイヤ
を介して侵入する水分によるアルミニウム層の腐食を防
止できると共に、コンタクト部を複数設けているため、
アルミニウム層と内部回路との段線現象が軽減される。
と、ボンディングワイヤがポンディングされる第２のア
ルミニウム層とを接続するコンタクト部が複数個設けら
れ、これらのコンタクト部及び第２のアルミニウム層が
ボンディングワイヤがポンディングされる領域内に形成
されているものである。そのため、ボンディングワイヤ
を介して侵入する水分によるアルミニウム層の腐食を防
止できると共に、コンタクト部を複数設けているため、
アルミニウム層と内部回路との段線現象が軽減される。
次に、本発明の第１の実施例について第１図（ａ）及び
第１図（ｂ）を参照して説明する．第１図（ａ）は本発
明のポンディングバット部における平面図であり、第１
図（ｂ）は第１図（ａ）のＡ−Ａ’線断面図である。
第１図（ｂ）を参照して説明する．第１図（ａ）は本発
明のポンディングバット部における平面図であり、第１
図（ｂ）は第１図（ａ）のＡ−Ａ’線断面図である。
シリコン基板９上にフィールド酸化膜８を形成した後内
部回路につながっている第１層のアルミニウム層５を設
置し、その上に窒化珪素膜７を成長させる。次に第２層
のアルミニウム層４と第１層のアルミニウム層５とを接
続するためのコンタクト開孔部６を窒化珪素膜７に形戒
する。このコンタクト開孔部６は、後工程で第２層のア
ルミニウム層４に施されるボンディングワイヤがポンデ
ィングされる部分の範囲内に複数個形成する。
部回路につながっている第１層のアルミニウム層５を設
置し、その上に窒化珪素膜７を成長させる。次に第２層
のアルミニウム層４と第１層のアルミニウム層５とを接
続するためのコンタクト開孔部６を窒化珪素膜７に形戒
する。このコンタクト開孔部６は、後工程で第２層のア
ルミニウム層４に施されるボンディングワイヤがポンデ
ィングされる部分の範囲内に複数個形成する。
次に第２層のアルミニウム層４を第１図（ａ）に示した
ように一群のコンタクト開孔部６毎に充分に覆うマージ
ンを持ってはしご状、あるいは分枝状に形或する。次に
パッシベーション膜となるリンガラス層３及び窒化珪素
膜２を全面に形成した後、ポンディング領域に開孔部を
形成し、ボンディングワイヤｌを第２層のアルミニウム
層４上にポンディングする。
ように一群のコンタクト開孔部６毎に充分に覆うマージ
ンを持ってはしご状、あるいは分枝状に形或する。次に
パッシベーション膜となるリンガラス層３及び窒化珪素
膜２を全面に形成した後、ポンディング領域に開孔部を
形成し、ボンディングワイヤｌを第２層のアルミニウム
層４上にポンディングする。
第２図（ａ）及び第２図（ｂ）は本発明の第２の実施例
の平面図及び第２図（ａ）のＢ−Ｂ’線断面図である。
の平面図及び第２図（ａ）のＢ−Ｂ’線断面図である。
本実施例は、前述の第１の実施例のコンタクト開孔部の
個数を増して第２層のアルミニウム層４の形状をさらに
複雑に変形させた構造となっている。
個数を増して第２層のアルミニウム層４の形状をさらに
複雑に変形させた構造となっている。
第２図（ａ）においてコンタクト開孔部６と第２層のア
ルミニウム層４は、ボンディングワイヤ１のポンディン
グされる領域内に設けられている。
ルミニウム層４は、ボンディングワイヤ１のポンディン
グされる領域内に設けられている。
本実施例では、第２層のアルミニウム層４が複雑な形状
を有しているため、ボンディングワイヤ１がポンディン
グされる第２層のアルミニウム層４において、アルミニ
ウム層の上面のみならず、側面についても接触すること
となり、密着性が向上する利点がある。
を有しているため、ボンディングワイヤ１がポンディン
グされる第２層のアルミニウム層４において、アルミニ
ウム層の上面のみならず、側面についても接触すること
となり、密着性が向上する利点がある。
本発明は、以上説明したようにポンディングバット部を
第１層のアルミニウム層に接続する複数個のコンタクト
開孔部を介して、第２層のアルミニウム層に接続され、
さらに第２層のアルミニウム層がボンディングワイヤの
ポンディングされる領域内に設けられた構造とすること
により、パッケージ外部からの水分浸入により生じるア
ルミニウムの腐食及び消失が進んでも内部回路と電気的
に絶縁状態となることを防ぎ、半導体装置の信頼性の大
幅な向上が実現できる効果がある。
第１層のアルミニウム層に接続する複数個のコンタクト
開孔部を介して、第２層のアルミニウム層に接続され、
さらに第２層のアルミニウム層がボンディングワイヤの
ポンディングされる領域内に設けられた構造とすること
により、パッケージ外部からの水分浸入により生じるア
ルミニウムの腐食及び消失が進んでも内部回路と電気的
に絶縁状態となることを防ぎ、半導体装置の信頼性の大
幅な向上が実現できる効果がある。
また、ポンディングパ，ト部と内部回路間を電気的に接
続する第１層のアルミニウム層はワイヤのボンディング
される領域よりも大きく形威されると共に、窒化珪素膜
、第２層のアルミニウム層に段差を生じていないため、
耐圧の劣化を生じることもなく、良好な電気的な接続が
図れる。
続する第１層のアルミニウム層はワイヤのボンディング
される領域よりも大きく形威されると共に、窒化珪素膜
、第２層のアルミニウム層に段差を生じていないため、
耐圧の劣化を生じることもなく、良好な電気的な接続が
図れる。
第１図（ａ）は本発明の第１の実施例を示す平面図、第
１図（ｂ）は第１図（ａ）のＡ−Ａ’線断面図、第２図
（ａ）は本発明の第２の実施例を示す平面図、第２図（
ｂ）は第２図（ａ）のＢ−Ｂ’線断面図、第３図（ａ）
は従来のポンディングバット部の平面図、第３図（ｂ）
は第３図（ａ）のｃ−ｃ’線断面図である。 １・・・・・・ボンディングワイヤ、２，７・・・・・
・窒化珪素膜、３・・・・・・リンガラス層、４・・・
・・・第２層のアルミニウム層、４′・・・・・・アル
ミニウム層、５・・・・・・第１層のアルミニウム層、
５′・・・・・・アルミニウム配線、６・・・・・・コ
ンタクト開孔部、８・・・・・・フィールド酸化膜、９
・・・・・・シリコン基板。
１図（ｂ）は第１図（ａ）のＡ−Ａ’線断面図、第２図
（ａ）は本発明の第２の実施例を示す平面図、第２図（
ｂ）は第２図（ａ）のＢ−Ｂ’線断面図、第３図（ａ）
は従来のポンディングバット部の平面図、第３図（ｂ）
は第３図（ａ）のｃ−ｃ’線断面図である。 １・・・・・・ボンディングワイヤ、２，７・・・・・
・窒化珪素膜、３・・・・・・リンガラス層、４・・・
・・・第２層のアルミニウム層、４′・・・・・・アル
ミニウム層、５・・・・・・第１層のアルミニウム層、
５′・・・・・・アルミニウム配線、６・・・・・・コ
ンタクト開孔部、８・・・・・・フィールド酸化膜、９
・・・・・・シリコン基板。
Claims (1)
- ボンディングパッド部を有する半導体装置において、内
部回路と電気的に接続された第１の金属層と、該第１の
金属層上に設けられ、該第１の金属層に達する複数の開
孔部を有する第１の絶縁膜と、前記複数の開孔部の形成
された前記第１の絶縁膜上に設けられ、かつ、分枝状の
平面形状を有する第２の金属層を有し、該第２の金属層
は前記複数の開孔部を介して前記第１の金属層に接続さ
れ、その表面にボンディングワイヤが接続されることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154322A JPH0319248A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154322A JPH0319248A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319248A true JPH0319248A (ja) | 1991-01-28 |
Family
ID=15581606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154322A Pending JPH0319248A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319248A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343466A (ja) * | 1992-06-11 | 1993-12-24 | Mitsubishi Electric Corp | 半導体装置のパッド構造 |
| US6242813B1 (en) * | 1999-03-05 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Deep-submicron integrated circuit package for improving bondability |
| WO2002001637A3 (en) * | 2000-06-28 | 2002-09-26 | Intel Corp | Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs |
| JP2006313824A (ja) * | 2005-05-09 | 2006-11-16 | Toshiba Corp | 半導体装置 |
| US7180195B2 (en) | 2003-12-17 | 2007-02-20 | Intel Corporation | Method and apparatus for improved power routing |
-
1989
- 1989-06-15 JP JP1154322A patent/JPH0319248A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343466A (ja) * | 1992-06-11 | 1993-12-24 | Mitsubishi Electric Corp | 半導体装置のパッド構造 |
| US6242813B1 (en) * | 1999-03-05 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Deep-submicron integrated circuit package for improving bondability |
| WO2002001637A3 (en) * | 2000-06-28 | 2002-09-26 | Intel Corp | Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs |
| US7033923B2 (en) | 2000-06-28 | 2006-04-25 | Intel Corporation | Method of forming segmented ball limiting metallurgy |
| US7034402B1 (en) | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
| US7180195B2 (en) | 2003-12-17 | 2007-02-20 | Intel Corporation | Method and apparatus for improved power routing |
| JP2006313824A (ja) * | 2005-05-09 | 2006-11-16 | Toshiba Corp | 半導体装置 |
| US7893536B2 (en) | 2005-05-09 | 2011-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP4713936B2 (ja) * | 2005-05-09 | 2011-06-29 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937656A (en) | Semiconductor device | |
| US5299092A (en) | Plastic sealed type semiconductor apparatus | |
| JPH0347732B2 (ja) | ||
| JPH0582585A (ja) | 半導体装置 | |
| US20060091537A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2718854B2 (ja) | 半導体装置 | |
| JPH0319248A (ja) | 半導体装置 | |
| US6580157B2 (en) | Assembly and method for modified bus bar with Kapton™ tape or insulative material in LOC packaged part | |
| US20200051898A1 (en) | Leadframe, Semiconductor Package and Method | |
| US6208017B1 (en) | Semiconductor device with lead-on-chip structure | |
| JPS61147555A (ja) | 半導体装置 | |
| JPH06291230A (ja) | 複合半導体装置の製造方法 | |
| US8809695B2 (en) | Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure | |
| US7126173B2 (en) | Method for enhancing the electric connection between a power electronic device and its package | |
| JPH0666351B2 (ja) | 半導体集積回路 | |
| JPS62219541A (ja) | 半導体装置 | |
| JPS59112638A (ja) | 半導体装置 | |
| JPS6367751A (ja) | 半導体装置 | |
| JPS5923530A (ja) | 半導体装置及びその製造方法 | |
| JPS623981B2 (ja) | ||
| JP3005545B1 (ja) | 半導体集積回路装置 | |
| JPS63104342A (ja) | 半導体集積回路 | |
| JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたｌｓｉ構造 | |
| JPH0529139B2 (ja) | ||
| JPS60234352A (ja) | 半導体装置 |