JPH0582585A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0582585A
JPH0582585A JP3239516A JP23951691A JPH0582585A JP H0582585 A JPH0582585 A JP H0582585A JP 3239516 A JP3239516 A JP 3239516A JP 23951691 A JP23951691 A JP 23951691A JP H0582585 A JPH0582585 A JP H0582585A
Authority
JP
Japan
Prior art keywords
pads
power supply
lead
signal
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3239516A
Other languages
English (en)
Other versions
JP2518569B2 (ja
Inventor
Kazunari Michii
一成 道井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3239516A priority Critical patent/JP2518569B2/ja
Priority to US07/944,242 priority patent/US5252853A/en
Publication of JPH0582585A publication Critical patent/JPH0582585A/ja
Application granted granted Critical
Publication of JP2518569B2 publication Critical patent/JP2518569B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 この発明は、ＬＯＣ構造を有する半導体装置
において、より厚みの薄いかつ電気的特性の優れた半導
体装置を得ることを目的とする。 【構成】 ＴＡＢテープ１０を使用し、かつ複数の接地
パッド２および複数の電源パッド３を半導体チップ１上
にそれぞれ一列に配列しその両側に信号パッド４をそれ
ぞれ一列に配列し、接地パッド２および電源パッド３の
列に沿って延びるようそれぞれ接地用共用リード６およ
び電源用共用リード７を設け、複数の接地パッドおよび
複数の電源パッドがそれぞれ一括して共用リードに直接
接続させるようにした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、インナーリードが半
導体チップの上で引き回されるＬＯＣ(leadon chip)構
造を有する半導体装置に関するものである。
【０００２】
【従来の技術】図５に例えば特開昭６１−２４１９５９
号公報或は特開平２−２４６１２５号公報に開示された
従来のＬＯＣ構造を有する半導体装置の内部構造を示
す。ＬＯＣ構造は大容量あるいは多くの機能を有する大
型チップをパッケージ内に収納するのに有用であると共
に、良好な電気的特性を得ることができる。図５におい
て、封止樹脂１１０により封止された大型の半導体チッ
プ１０１の上面の中央には電源パッド、接地パッドおよ
び信号パッドを含むボンディングパッド１０２が半導体
チップ１０１の長手方向に沿って一列に配設されてい
る。電源パッドおよび接地パッドは電気ノイズの改善の
ために複数設けられいる。また半導体チップ１０１の上
面のこれらのボンディングパッド１０２の部分を除く残
りの部分は、絶縁性を有すると共にα線を遮断するアル
ファバリア１０３で覆われている。
【０００３】アルファバリア１０３上には複数のリード
１０４が引き回され、リード１０４の内側端と所定のボ
ンディングパッド１０２がＡｕワイヤ１０５によりそれ
ぞれ電気的に接続されている。チップ１０１の長手方向
の両端にそれぞれ設けられたリード１０６はアルファバ
リア１０３上の母線１０７によって互いに接続された構
造になっている。この両端のリード１０６は複数の箇所
でボンディングパッド１０２が接続される電源リード、
接地リードあるいは基準電圧用のリードとして使用され
る。母線１０７はボンディングパッド１０２の列に隣接
する半導体チップ１０１の中央部分に、このチップ１０
１の長手方向に延びている。これにより複数の箇所で電
源パッドあるいは接地パッド１０２と母線１０７とを接
続することが可能になっている。またこの母線１０７は
チップ１０１を冷却する機能も有する。これらのリード
１０４、１０６はまたダイパッドの役目も兼ねている。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように、Ａｕワイヤでリードの内端とボンディング
パッドを接続するワイヤーボンディング方式が採用され
ていた。近年、例えば大容量のメモリカードにおいては
厚みが０.５ｍｍ以下の半導体装置が要求されている。
厚みの薄い半導体装置を形成するには上述の半導体装置
のようにワイヤーボンディング方式より、ボンディング
パッドにリードを直接接続するＴＡＢ(tape automated
bonding)方式のほうが有用である。しかしながら、上述
の従来の半導体装置の構造では電源パッド、接地パッド
および信号パッドが一列に並んでいるために、ＴＡＢ方
式を採用した場合に電気的ノイズを低減させるために、
設けた複数個の電源パッドおよび接地パッドを一括して
接続することができず、従って電気的ノイズの改善を図
ることができないという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ＬＯＣ構造を有する半導体装置
においてＴＡＢ方式を採用し、より薄くかつ優れた電気
的特性を有する半導体装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、少なくとも１つの主面を有する半導体チップ
と、この半導体チップの主面の中央を通るようにそれぞ
れ一列に配設された複数個の電源パッドおよび複数個の
接地パッドの少なくとも一方からなる第１ボンディング
パッド群と、これらの第１ボンディングパッド群の両側
に沿ってそれぞれ一列に配設された複数個の信号パッド
からなる第２ボンディングパッド群と、主面の第１およ
び第２ボンディングパッド群の両側の部分を覆う絶縁性
の薄膜と、第１ボンディングパッド群のそれぞれ一列に
配設された複数個の電源パッドおよび複数個の接地パッ
ドのいずれか一方に沿って延びて各パッドにそれぞれ電
気的に直接接続されると共に、両側に外端部を有する少
なくとも１本の共通リード、それぞれ内端部が第２ボン
ディングパッド群の所定の信号パッドに電気的に直接接
続され反対側に外端部を有する複数本の信号リード、お
よびこれらの共通リードおよび信号リードを所定の位置
に位置決めして固定した絶縁性のテープ部、を含むＴＡ
Ｂテープと、共通リードおよび各信号リードのそれぞれ
の外端部を外部に露出させて、かつ全体の厚みが薄くな
るように各部分を封止する封止樹脂と、からなる半導体
装置にある。
【０００７】
【作用】この発明に係る半導体装置においては、複数個
の電源パッドおよび複数個の接地パッドを半導体チップ
の中央部を通るようにそれぞれ一列に配置し、共通リー
ドによりこれらの各電源パッドおよび各接地パッドがそ
れぞれ一括して接続される。
【０００８】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の半導体装置で使用される
半導体チップの一実施例を示す斜視図である。半導体チ
ップ１の主面には、この主面の中央部を通って半導体チ
ップ１の長手方向に延びるようにそれぞれ一列に配設さ
れた複数個の接地パッド２および複数個の電源パッド３
が配設されている。また、これらの接地パッド２および
電源パッド３の両側には、それぞれこれらと同じ方向に
一列に配列されて複数個の信号パッド４が設けられてい
る。またこの一列に配列された信号パッド４の両端には
接地パッド２あるいは電源パッド３がそれぞれ１つ設け
られている。これらの接地パッド２および電源パッド３
は第１ボンディングパッド群を構成し、信号パッド４は
第２ボンディングパッド群を構成する。そして半導体チ
ップ１の主面の上記各種のパッドが設けられていない残
りの部分は、絶縁性薄膜であるα線を遮蔽するポリイミ
ド膜５で覆われている。
【０００９】図２はこの発明の半導体装置の透視平面図
であり、封止樹脂部分を透視して半導体装置の内部構造
が示されている。また図３は図２のIII−III線に沿った
断面図である。図において、ＴＡＢテープ１０はテープ
部であるポリイミドテープ９上に接地用共用リード６、
電源用共用リード７および複数の信号リード８が半導体
チップ１上のそれぞれ所定のパッドにその内端部が直接
接続可能なように位置決めされて固定されてなる。そし
て、このＴＡＢテープ１０が図１の半導体チップ１の上
に重ねられて、ＴＡＢテープ１０の各リードが半導体チ
ップ１上の所定のパッドにそれぞれ電気的に直接接続さ
れている。
【００１０】接地用共用リード６は一列に配列された複
数個の接地パッド２に沿って延びて各パッドにそれぞれ
電気的に直接接続された母線部分を有する。この母線部
分の両側は信号パッド４の列の両端に設けられた接地パ
ッド２にそれぞれ接続するように折れ曲がっている。そ
して接地用共用リード６の両側の外端部は封止樹脂１１
の外部に露出して延びている。
【００１１】電源用共用リード７は接地用共用リード６
と同じ形状であり、一列に配列された複数個の電源パッ
ド３に沿って延びて各パッドにそれぞれ電気的に直接接
続された母線部分を有する。この母線部分の両側は信号
パッド４の列の両端に設けられた電源パッド３に接続す
るように接地用共用リード６とは反対側に折れ曲がって
いる。そして電源用共有リード７の両側の外端部は封止
樹脂１１の外部に露出して延びている。
【００１２】また、各信号リード８は内端部が所定の信
号パッド４にそれぞれ電気的に直接接続され、反対側の
外端部は封止樹脂１１の外部に露出して延びている。接
地用共用リード６、電源用共用リード７および信号リー
ド８とチップ１との間は、ポリイミド膜５およびポリイ
ミドテープ９によって絶縁されている。そして破線１１
ａの内側の部分が図３に示すように封止樹脂１１によっ
て封止される。この発明の半導体装置の厚みＤ(図３参
照)は０.５ｍｍと薄くする必要があるために、ポリイミ
ドテープ９は金型(図示せず)に樹脂を注入して樹脂封止
を行う際に、樹脂の流れを妨げないようにその面積が極
力小さくされている。また、各リード６、７、８は３５
μの薄くて長いリードであるために、樹脂注入時にリー
ドが垂れてチップと接触してショートする恐れがある
が、上述したようにポリイミド膜５がα線遮蔽と同時に
ショート防止の役目を果たす。
【００１３】従来の半導体装置は各種のパッドがチップ
上に直線状に一列に並んでおり、また各リードの内端部
とパッドとの間に母線部分が延びた構造になっていたた
めにＴＡＢ方式を採用し、さらにそれぞれ複数設けられ
ている接地パッドおよび電源パッドを一括してリードに
直接接続させることができなかった。しかしながら上述
したように、複数の接地パッド２および複数の電源パッ
ド３をそれぞれ一列に配列しその両側に信号パッド４を
それぞれ一列に配列することにより、接地パッド２およ
び電源パッド３の列に沿って延びるようそれぞれ接地用
共用リード６および電源用共用リード７を設けることが
でき、これによりＴＡＢ方式を採用し、かつそれぞれ複
数設けられている接地パッドおよび電源パッドを一括し
てリードに直接接続させることが可能となる。これによ
り電気的ノイズの低減が図れる。また、Ａｕワイヤを使
用しないために回路の抵抗が低く、半導体装置の動作の
高速化を図ることができる。
【００１４】なお、上記実施例は複数の接地パッドおよ
び複数数の電源パッドをそれぞれ一列に配列させたが、
接続パッドおよび電源パッドのいずれか一方を一列に配
列するようにしても相当の効果が得られる。図４には接
地パッド２だけを一列に配列してこれを接地用共用リー
ド６で一括して接続した場合を示した。
【００１５】
【発明の効果】以上説明したように、この発明において
は、大容量あるいは多機能の大型チップをより小さいパ
ッケージ(封止樹脂)内に収納するのに有用なＬＯＣ構造
を有する半導体装置において、ＴＡＢテープを使用し、
かつ複数の接地パッドおよび複数の電源パッドをそれぞ
れ一列に配列して接地用共用リードおよび電源用共用リ
ードによってそれぞれ一括して接続できるようにしたの
で、大容量あるいは多機能で厚みの薄い、かつ電気的特
性の優れた半導体装置が得られ効果がある。
【図面の簡単な説明】
【図１】この発明の半導体装置で使用される半導体チッ
プの一実施例を示す斜視図である。
【図２】図１の半導体チップを使用したこの発明の一実
施例により半導体装置の透視平面図である。
【図３】図３は図２のIII−III線に沿った断面図であ
る。
【図４】この発明の他の実施例による半導体装置の透視
平面図である。
【図５】従来のＬＯＣ構造を有する半導体装置の内部構
造を示す斜視図である。
【符号の説明】
１ 半導体チップ ２ 接地パッド ３ 電源パッド ４ 信号パッド ５ ポリイミド膜 ６ 接地用共用リード ７ 電源用共用リード ８ 信号リード ９ ポリイミドテープ １０ ＴＡＢテープ １１ 封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの主面を有する半導体チ
    ップと、 この半導体チップの主面の中央を通るようにそれぞれ一
    列に配設された複数個の電源パッドおよび複数個の接地
    パッドの少なくとも一方からなる第１ボンディングパッ
    ド群と、 これらの第１ボンディングパッド群の両側に沿ってそれ
    ぞれ一列に配設された複数個の信号パッドからなる第２
    ボンディングパッド群と、 上記主面の上記第１および第２ボンディングパッド群の
    両側の部分を覆う絶縁性薄膜と、 上記第１ボンディングパッド群のそれぞれ一列に配設さ
    れた複数個の電源パッドおよび複数個の接地パッドのい
    ずれか一方に沿って延びて各パッドにそれぞれ電気的に
    直接接続されると共に、両側に外端部を有する少なくと
    も１本の共通リード、それぞれ内端部が上記第２ボンデ
    ィングパッド群の所定の信号パッドに電気的に直接接続
    され反対側に外端部を有する複数本の信号リード、およ
    びこれらの共通リードおよび信号リードを所定の位置に
    位置決めして固定した絶縁性のテープ部、を含むＴＡＢ
    テープと、 上記共通リードおよび各信号リードのそれぞれの外端部
    を外部に露出させて、かつ全体の厚みが薄くなるように
    上記各部分を封止する封止樹脂と、 からなる半導体装置。
JP3239516A 1991-09-19 1991-09-19 半導体装置 Expired - Lifetime JP2518569B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3239516A JP2518569B2 (ja) 1991-09-19 1991-09-19 半導体装置
US07/944,242 US5252853A (en) 1991-09-19 1992-09-14 Packaged semiconductor device having tab tape and particular power distribution lead structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3239516A JP2518569B2 (ja) 1991-09-19 1991-09-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH0582585A true JPH0582585A (ja) 1993-04-02
JP2518569B2 JP2518569B2 (ja) 1996-07-24

Family

ID=17045964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3239516A Expired - Lifetime JP2518569B2 (ja) 1991-09-19 1991-09-19 半導体装置

Country Status (2)

Country Link
US (1) US5252853A (ja)
JP (1) JP2518569B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088386A (ja) * 1994-06-23 1996-01-12 Nec Corp 半導体装置
US5917235A (en) * 1996-08-20 1999-06-29 Nec Corporation Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape
US6608368B2 (en) 1997-02-27 2003-08-19 Seiko Epson Corporation Semiconductor device with power source conductor pattern and grounding conductor pattern
JP2007184544A (ja) * 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 熱放出型半導体チップとテープ配線基板、及びそれらを用いたテープパッケージ
US7262496B2 (en) 2003-09-24 2007-08-28 Seiko Epson Corporation Wiring base with wiring extending inside and outside of a mounting region

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446313A (en) * 1992-05-25 1995-08-29 Hitachi, Ltd. Thin type semiconductor device and module structure using the device
US5338974A (en) * 1993-03-17 1994-08-16 Spectrian, Inc. RF power transistor package
US5396701A (en) * 1993-06-29 1995-03-14 Texas Instruments Inc. Method for packaging an integrated circuit
US5473190A (en) * 1993-12-14 1995-12-05 Intel Corporation Tab tape
JP2546530B2 (ja) * 1993-12-24 1996-10-23 日本電気株式会社 Ｌｏｃ構造半導体装置
JPH0831879A (ja) * 1994-07-18 1996-02-02 Fujitsu Ltd 半導体装置とｔａｂテープ及びそれぞれの製造方法
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
TW314650B (ja) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
US6060839A (en) * 1995-08-09 2000-05-09 Thermotrex Corporation Thin diamond electron beam amplifier
US5696033A (en) * 1995-08-16 1997-12-09 Micron Technology, Inc. Method for packaging a semiconductor die
JPH09102575A (ja) * 1995-09-11 1997-04-15 Internatl Business Mach Corp <Ibm> 配線上の飛びの無いリードオン・チップのリードフレーム構成
US5807767A (en) 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US5733800A (en) * 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
US5717246A (en) * 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape
US5905401A (en) 1996-09-09 1999-05-18 Micron Technology, Inc. Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice
US5907184A (en) 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement
US5763945A (en) * 1996-09-13 1998-06-09 Micron Technology, Inc. Integrated circuit package electrical enhancement with improved lead frame design
US5817540A (en) * 1996-09-20 1998-10-06 Micron Technology, Inc. Method of fabricating flip-chip on leads devices and resulting assemblies
US5759875A (en) * 1996-10-04 1998-06-02 Micron Technology, Inc. Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US5923081A (en) * 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6580157B2 (en) * 1997-06-10 2003-06-17 Micron Technology, Inc. Assembly and method for modified bus bar with Kapton™ tape or insulative material in LOC packaged part
US5780923A (en) 1997-06-10 1998-07-14 Micron Technology, Inc. Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
US6043558A (en) * 1997-09-12 2000-03-28 Micron Technology, Inc. IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
EP1295328A4 (en) * 2000-03-10 2010-01-06 Chippac Inc BULK CHIP TYPE HOUSING ON CONNECTION GRID AND CORRESPONDING METHOD
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
SG111919A1 (en) 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US7157790B2 (en) * 2002-07-31 2007-01-02 Microchip Technology Inc. Single die stitch bonding
US7326594B2 (en) 2002-07-31 2008-02-05 Microchip Technology Incorporated Connecting a plurality of bond pads and/or inner leads with a single bond wire
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
SG114585A1 (en) 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7368810B2 (en) 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP4540697B2 (ja) 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US20090236670A1 (en) * 2008-03-21 2009-09-24 Himax Analogic, Inc. Semiconductor Device and a Manufacturing Process Thereof
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9209120B2 (en) 2014-03-11 2015-12-08 Freescale Semiconductor, Inc. Semiconductor package with lead mounted power bar
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2702219B2 (ja) * 1989-03-20 1998-01-21 株式会社日立製作所 半導体装置及びその製造方法
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
US5164815A (en) * 1989-12-22 1992-11-17 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
US5115298A (en) * 1990-01-26 1992-05-19 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US5146312A (en) * 1991-02-28 1992-09-08 Lim Thiam B Insulated lead frame for semiconductor packaged devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088386A (ja) * 1994-06-23 1996-01-12 Nec Corp 半導体装置
US5917235A (en) * 1996-08-20 1999-06-29 Nec Corporation Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape
US6608368B2 (en) 1997-02-27 2003-08-19 Seiko Epson Corporation Semiconductor device with power source conductor pattern and grounding conductor pattern
US7262496B2 (en) 2003-09-24 2007-08-28 Seiko Epson Corporation Wiring base with wiring extending inside and outside of a mounting region
US7547580B2 (en) 2003-09-24 2009-06-16 Seiko Epson Corporation Method for manufacturing a semiconductor wiring base that includes a wiring base with wiring extending inside and outside of a mounting region
JP2007184544A (ja) * 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 熱放出型半導体チップとテープ配線基板、及びそれらを用いたテープパッケージ

Also Published As

Publication number Publication date
JP2518569B2 (ja) 1996-07-24
US5252853A (en) 1993-10-12

Similar Documents

Publication Publication Date Title
JP2518569B2 (ja) 半導体装置
US5596225A (en) Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
US5347429A (en) Plastic-molded-type semiconductor device
US6555902B2 (en) Multiple stacked-chip packaging structure
US5091772A (en) Semiconductor device and package
US5220195A (en) Semiconductor device having a multilayer leadframe with full power and ground planes
JPH06151685A (ja) Ｍｃｐ半導体装置
US5067005A (en) Semiconductor device
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US5751057A (en) Lead on chip lead frame design without jumpover wiring
US5911112A (en) Method for forming electrical connections between a semiconductor die and a semiconductor package
US5220196A (en) Semiconductor device
US5726860A (en) Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS
EP0560487B1 (en) Semiconductor device having a lead frame
JP2859223B2 (ja) 半導体装置
JP2987088B2 (ja) Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体
US5331511A (en) Electrically and thermally enhanced integrated-circuit package
US20080116590A1 (en) Semiconductor device
US6376903B1 (en) Semiconductor chip package with multilevel leads
JP4031333B2 (ja) 半導体装置
US6214648B1 (en) Semiconductor chip package and method for fabricating the same
US8044518B2 (en) Junction member comprising junction pads arranged in matrix and multichip package using same
JPS63255953A (ja) 絶縁物封止型回路装置
JP2969301B2 (ja) 半導体装置
JP3078526B2 (ja) 樹脂封止型半導体装置