JP3078526B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP3078526B2 JP3078526B2 JP22745898A JP22745898A JP3078526B2 JP 3078526 B2 JP3078526 B2 JP 3078526B2 JP 22745898 A JP22745898 A JP 22745898A JP 22745898 A JP22745898 A JP 22745898A JP 3078526 B2 JP3078526 B2 JP 3078526B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- leads
- package
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、樹脂封止型ＺＩＰ (ＺＩＧＺＡＧ ＩＮＬＩ
ＮＥ ＰＡＣＫＡＧＥ：ジグザグ・インライン・パッケ
ージ）に用いるリードフレーム及びその半導体装置の構
造に関するものである。
り、特に、樹脂封止型ＺＩＰ (ＺＩＧＺＡＧ ＩＮＬＩ
ＮＥ ＰＡＣＫＡＧＥ：ジグザグ・インライン・パッケ
ージ）に用いるリードフレーム及びその半導体装置の構
造に関するものである。
【０００２】
【従来の技術】高集積化される半導体チップのパッケー
ジ外形内に占める面積は、１Ｍ〜４Ｍ〜１６Ｍへと移行
するに従って増加する傾向にある。パッケージ外形を大
きくせずに、半導体チップをパッケージ内に収容するに
は、従来のリードフレーム構造では困難な面が多いのが
現状である。これらの技術革新に対応する上で、半導体
チップの収納可否にあたっては、インナーリードの存在
が大きく影響してくる。言い変えれば、解決策として
は、インナーリードを削除することがいちばん良いが、
それでは製品として機能しないため、従来では、インナ
ーリードを半導体チップの周囲から所望するパットと対
向する部分に配置するようにしていた。
ジ外形内に占める面積は、１Ｍ〜４Ｍ〜１６Ｍへと移行
するに従って増加する傾向にある。パッケージ外形を大
きくせずに、半導体チップをパッケージ内に収容するに
は、従来のリードフレーム構造では困難な面が多いのが
現状である。これらの技術革新に対応する上で、半導体
チップの収納可否にあたっては、インナーリードの存在
が大きく影響してくる。言い変えれば、解決策として
は、インナーリードを削除することがいちばん良いが、
それでは製品として機能しないため、従来では、インナ
ーリードを半導体チップの周囲から所望するパットと対
向する部分に配置するようにしていた。
【０００３】従来、このような分野の技術としては、例
えば日経マイクロデバイス １９８８年５月号第５４〜
５７頁に記載されるようなものがあった。
えば日経マイクロデバイス １９８８年５月号第５４〜
５７頁に記載されるようなものがあった。
【０００４】第２図はかかる従来のリードフレームの構
造例を示す図である。
造例を示す図である。
【０００５】この図において、１は半導体チップを搭載
するためのダイパット、２はインナーリード、３はパッ
ケージ外形である。
するためのダイパット、２はインナーリード、３はパッ
ケージ外形である。
【０００６】このタイプのリードフレームにおいては、
ダイパット１上に半導体チップ（図示なし）を搭載し、
その半導体チップとインナーリード２とをボンディング
ワイヤ（図示なし）により接続する。
ダイパット１上に半導体チップ（図示なし）を搭載し、
その半導体チップとインナーリード２とをボンディング
ワイヤ（図示なし）により接続する。
【０００７】第３図は従来の他のリードフレームの構造
例を示す図である。これは、例えば特開昭６１−２１８
１３９号に開示されている。
例を示す図である。これは、例えば特開昭６１−２１８
１３９号に開示されている。
【０００８】第３図において、４は半導体チップを搭載
するための絶縁フィルム、５はインナーリードである。
するための絶縁フィルム、５はインナーリードである。
【０００９】このタイプのリードフレームにおいては、
絶縁フィルム４上に半導体チップ（図示なし）を搭載
し、その半導体チップとインナーリード５とをボンディ
ングワイヤ（図示なし）により接続する。
絶縁フィルム４上に半導体チップ（図示なし）を搭載
し、その半導体チップとインナーリード５とをボンディ
ングワイヤ（図示なし）により接続する。
【００１０】
【発明が解決しようとする課題】しかしながら、上記し
た従来の装置の構造においては、ダイパット部上辺にイ
ンナーリードを３〜５本引き回して配置しなければなら
ない。そのため、パッケージサイズがどうしても大きく
なるという問題点があった。
た従来の装置の構造においては、ダイパット部上辺にイ
ンナーリードを３〜５本引き回して配置しなければなら
ない。そのため、パッケージサイズがどうしても大きく
なるという問題点があった。
【００１１】すなわち、第４図に示すように、リードの
引き出し側とは反対側にリードが引き回されることにな
り、そのために領域ａが必要となり、パッケージサイズ
の縮小には限界があった。
引き出し側とは反対側にリードが引き回されることにな
り、そのために領域ａが必要となり、パッケージサイズ
の縮小には限界があった。
【００１２】本発明は、以上述べたパッケージサイズが
大きくなるという問題点を除去し、パッケージサイズを
縮小し、しかも樹脂封止性の優れた樹脂封止型半導体装
置を提供することを目的とする。
大きくなるという問題点を除去し、パッケージサイズを
縮小し、しかも樹脂封止性の優れた樹脂封止型半導体装
置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕主面及び裏面を有し、該主面上に形成された複数
の電極を有する半導体チップが樹脂で封止され、前記半
導体チップを樹脂で封止するパッケージの一方の側面か
ら全てのリードが外部へ導出される半導体装置におい
て、一部のインナーリードが、半導体チップを支持する
ように、前記一部のインナーリードと前記半導体チップ
の裏面との間に絶縁材を介在して前記半導体チップを搭
載させ、前記一部のインナーリードの一端が前記パッケ
ージの一方の側面と近接する前記半導体チップの辺とは
反対側のチップの辺に沿って配置された前記電極に電気
的に接続され、前記一部のインナーリードは前記半導体
チップの裏面において前記パッケージの一方の側面に交
差する第１の方向に延在する第１の部分と、前記一方の
側面と実質的に平行な第２の方向に延在する第２の部分
を有していることを特徴とする。
成するために、 〔１〕主面及び裏面を有し、該主面上に形成された複数
の電極を有する半導体チップが樹脂で封止され、前記半
導体チップを樹脂で封止するパッケージの一方の側面か
ら全てのリードが外部へ導出される半導体装置におい
て、一部のインナーリードが、半導体チップを支持する
ように、前記一部のインナーリードと前記半導体チップ
の裏面との間に絶縁材を介在して前記半導体チップを搭
載させ、前記一部のインナーリードの一端が前記パッケ
ージの一方の側面と近接する前記半導体チップの辺とは
反対側のチップの辺に沿って配置された前記電極に電気
的に接続され、前記一部のインナーリードは前記半導体
チップの裏面において前記パッケージの一方の側面に交
差する第１の方向に延在する第１の部分と、前記一方の
側面と実質的に平行な第２の方向に延在する第２の部分
を有していることを特徴とする。
【００１４】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら詳細に説明する。
面を参照しながら詳細に説明する。
【００１５】より具体的には、ＺＩＰ用リードフレーム
において、第５図に示すように、絶縁フィルム１１上に
半導体チップ１２を実装して、絶縁フィルム１１の下に
インナーリード１３ａ及びアウターリード１３ｂを有す
るリード１３を配線し、そのようなリード１３を互いに
分割した複数本のリード群を設ける。
において、第５図に示すように、絶縁フィルム１１上に
半導体チップ１２を実装して、絶縁フィルム１１の下に
インナーリード１３ａ及びアウターリード１３ｂを有す
るリード１３を配線し、そのようなリード１３を互いに
分割した複数本のリード群を設ける。
【００１６】そこで、半導体チップ１２のボンディング
パットと互いに分割したリード１３のインナーリード１
３ａ間はワイヤ１５によりボンディングする。更に、別
個にアウターリード１４を配置し、前記リード１３のア
ウターリード１３ｂとその別個に配置されたアウターリ
ード１４間もワイヤ１６によりボンディングする。
パットと互いに分割したリード１３のインナーリード１
３ａ間はワイヤ１５によりボンディングする。更に、別
個にアウターリード１４を配置し、前記リード１３のア
ウターリード１３ｂとその別個に配置されたアウターリ
ード１４間もワイヤ１６によりボンディングする。
【００１７】第１図は本発明の実施例を示すＺＩＰ用リ
ードフレームの結線状態を示す一部平面図であり、第１
図（ａ）はワイヤボンディング前の状態を示し、第１図
（ｂ）はワイヤボンディング後の状態を示している。
ードフレームの結線状態を示す一部平面図であり、第１
図（ａ）はワイヤボンディング前の状態を示し、第１図
（ｂ）はワイヤボンディング後の状態を示している。
【００１８】これらの図に示すように、２１は半導体チ
ップ２５を搭載するための絶縁材としてのポリイミドフ
ィルム或いはプラスチックフィルムからなる絶縁フィル
ム、２２は４２合金からなるインナーリード２２ａとア
ウターリード２２ｂを有するリードであり、互いに分割
された複数本のリード２２群が絶縁フィルム２１を支持
するように、その絶縁フィルム２１の裏面に配置されて
いる。２３はパッケージ外形、２４はフレーム、２６及
び２７はワイヤ、２８はリード２２とは別個に配置され
たアウターリードである。
ップ２５を搭載するための絶縁材としてのポリイミドフ
ィルム或いはプラスチックフィルムからなる絶縁フィル
ム、２２は４２合金からなるインナーリード２２ａとア
ウターリード２２ｂを有するリードであり、互いに分割
された複数本のリード２２群が絶縁フィルム２１を支持
するように、その絶縁フィルム２１の裏面に配置されて
いる。２３はパッケージ外形、２４はフレーム、２６及
び２７はワイヤ、２８はリード２２とは別個に配置され
たアウターリードである。
【００１９】そこで、まず、第１図（ａ）に示すよう
に、分割された複数本のリード２２群上に絶縁フィルム
２１を載置する。
に、分割された複数本のリード２２群上に絶縁フィルム
２１を載置する。
【００２０】次に、第１図（ｂ）に示すように、リード
２２のインナーリード２２ａと半導体チップ２５のボン
ディングパットとの間をワイヤ２６で接続する。また、
分割されるリード２２のアウターリード２２ｂと別個に
配置されたアウターリード２８間をワイヤ２７で接続す
る。
２２のインナーリード２２ａと半導体チップ２５のボン
ディングパットとの間をワイヤ２６で接続する。また、
分割されるリード２２のアウターリード２２ｂと別個に
配置されたアウターリード２８間をワイヤ２７で接続す
る。
【００２１】そして、樹脂封止した後、タイバーカット
時にフレーム２４からパッケージを切り離す。
時にフレーム２４からパッケージを切り離す。
【００２２】この図から明らかなように、このリードフ
レームを用いることにより、従来のように（第２図〜第
４図参照）、ダイパット上部に引き回されたリードを配
置する必要がなくなるため、パッケージサイズを小さく
することができる。
レームを用いることにより、従来のように（第２図〜第
４図参照）、ダイパット上部に引き回されたリードを配
置する必要がなくなるため、パッケージサイズを小さく
することができる。
【００２３】このように、半導体チップの底面から所望
する部分にリードを配置することによって、より大きな
半導体チップを収納することができるパッケージを容易
に得ることができる。
する部分にリードを配置することによって、より大きな
半導体チップを収納することができるパッケージを容易
に得ることができる。
【００２４】第６図は本発明の他の実施例を示すＺＩＰ
用リードフレームの結線状態を示す図である。
用リードフレームの結線状態を示す図である。
【００２５】図中、３１は絶縁フィルム、３２はその絶
縁フィルム３１上に実装される半導体チップ、３３は分
割されるインナーリード３３ａとアウターリード３３ｂ
とを有するリード、３６はその半導体チップ３２のボン
ディングパットとリード３３のインナーリード３３ａと
を接続するワイヤ、３７は分割されるリード３３のアウ
ターリード３３ａと別個に配置されるアウターリード３
４間とを接続するワイヤである。なお、３８は半導体チ
ップ３２のボンディングパットと接続するためのリード
である。
縁フィルム３１上に実装される半導体チップ、３３は分
割されるインナーリード３３ａとアウターリード３３ｂ
とを有するリード、３６はその半導体チップ３２のボン
ディングパットとリード３３のインナーリード３３ａと
を接続するワイヤ、３７は分割されるリード３３のアウ
ターリード３３ａと別個に配置されるアウターリード３
４間とを接続するワイヤである。なお、３８は半導体チ
ップ３２のボンディングパットと接続するためのリード
である。
【００２６】この実施例においては、半導体チップ３２
のボンディングパットとリード３３のインナーリード３
３ａとをワイヤ３６により、リード３３のアウターリー
ド３３ｂと別個に配置されたアウターリード３４とをワ
イヤ３７により迅速・的確に接続するために、絶縁フィ
ルム３１は階段状に形成されている。すなわち、ワイヤ
３７がリード３３のアウターリード３３ｂと別個に配置
されたアウターリード３４間を跨ぐ部分には絶縁フィル
ム３１が設けられることになるので、リード３３のアウ
ターリード３３ｂと別個に配置されたアウターリード３
４の交差部において十分なる絶縁をとることができ、ワ
イヤ３７によるワイヤボンディングが容易である。
のボンディングパットとリード３３のインナーリード３
３ａとをワイヤ３６により、リード３３のアウターリー
ド３３ｂと別個に配置されたアウターリード３４とをワ
イヤ３７により迅速・的確に接続するために、絶縁フィ
ルム３１は階段状に形成されている。すなわち、ワイヤ
３７がリード３３のアウターリード３３ｂと別個に配置
されたアウターリード３４間を跨ぐ部分には絶縁フィル
ム３１が設けられることになるので、リード３３のアウ
ターリード３３ｂと別個に配置されたアウターリード３
４の交差部において十分なる絶縁をとることができ、ワ
イヤ３７によるワイヤボンディングが容易である。
【００２７】このように、ワイヤ３７が、リード３３の
アウターリード３３ｂと別個に配置されたアウターリー
ド３４を跨ぐ部分に絶縁フィルム３１を介在させること
により、ワイヤ３７による接続部の絶縁を十分に確保す
ると共に、その接続作業を迅速、かつ的確に行うことが
できる。
アウターリード３３ｂと別個に配置されたアウターリー
ド３４を跨ぐ部分に絶縁フィルム３１を介在させること
により、ワイヤ３７による接続部の絶縁を十分に確保す
ると共に、その接続作業を迅速、かつ的確に行うことが
できる。
【００２８】また、第１図（ｂ）、第５図及び第６図か
ら明らかなように、チップ上のパッドの配置の自由度も
向上させることができる。
ら明らかなように、チップ上のパッドの配置の自由度も
向上させることができる。
【００２９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、絶縁材上に半導体チップを実装して、その絶縁
材の下にリードを配線し、インナーリードの一端が、パ
ッケージの一方の側と近接する半導体チップの辺とは反
対側の辺に沿って配置された電極にワイヤにより電気的
に接続されるようにしたので、インナーリードの配置面
積を小さくし、パッケージサイズを縮小することができ
る。
よれば、絶縁材上に半導体チップを実装して、その絶縁
材の下にリードを配線し、インナーリードの一端が、パ
ッケージの一方の側と近接する半導体チップの辺とは反
対側の辺に沿って配置された電極にワイヤにより電気的
に接続されるようにしたので、インナーリードの配置面
積を小さくし、パッケージサイズを縮小することができ
る。
【００３１】また、チップ上のパッドの配置の自由度も
向上させることができる。
向上させることができる。
【図１】本発明の実施例を示すＺＩＰ用リードフレーム
の結線状態を示す一部平面図である。
の結線状態を示す一部平面図である。
【図２】従来のリードフレームの構造例を示す図であ
る。
る。
【図３】従来の他のリードフレームの構造例を示す図で
ある。
ある。
【図４】従来のＺＩＰ用リードフレームの配置図であ
る。
る。
【図５】本発明の実施例を示すＺＩＰ用リードフレーム
の結線状態を示す図である。
の結線状態を示す図である。
【図６】本発明の他の実施例を示すＺＩＰ用リードフレ
ームの結線状態を示す図である。
ームの結線状態を示す図である。
１１，２１，３１ 絶縁フィルム（絶縁材） １２，２５，３２ 半導体チップ １３，２２，３３，３８ リード １３ａ，２２ａ，３３ａ インナーリード １３ｂ，１４，２２ｂ，２８，３３ｂ，３４ アウタ
ーリード １５，１６，２６，２７，３６，３７ ワイヤ ２３ パッケージ外形 ２４ フレーム
ーリード １５，１６，２６，２７，３６，３７ ワイヤ ２３ パッケージ外形 ２４ フレーム
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50
Claims (1)
- 【請求項１】 主面及び裏面を有し、該主面上に形成さ
れた複数の電極を有する半導体チップが樹脂で封止さ
れ、前記半導体チップを樹脂で封止するパッケージの一
方の側面から全てのリードが外部へ導出される半導体装
置において、一部のインナー リードが、半導体チップを支持するよう
に、前記一部のインナーリードと前記半導体チップの裏
面との間に絶縁材を介在して前記半導体チップを搭載さ
せ、前記一部のインナーリードの一端が前記パッケージ
の一方の側面と近接する前記半導体チップの辺とは反対
側のチップの辺に沿って配置された前記電極に電気的に
接続され、前記一部のインナーリードは前記半導体チッ
プの裏面において前記パッケージの一方の側面に交差す
る第１の方向に延在する第１の部分と、前記一方の側面
と実質的に平行な第２の方向に延在する第２の部分を有
していることを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745898A JP3078526B2 (ja) | 1998-08-12 | 1998-08-12 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745898A JP3078526B2 (ja) | 1998-08-12 | 1998-08-12 | 樹脂封止型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066363A Division JP2862557B2 (ja) | 1989-03-20 | 1989-03-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121677A JPH11121677A (ja) | 1999-04-30 |
| JP3078526B2 true JP3078526B2 (ja) | 2000-08-21 |
Family
ID=16861197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22745898A Expired - Fee Related JP3078526B2 (ja) | 1998-08-12 | 1998-08-12 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3078526B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129182A (ja) | 2005-05-11 | 2007-05-24 | Toshiba Corp | 半導体装置 |
| JP4970401B2 (ja) | 2007-10-16 | 2012-07-04 | 株式会社東芝 | 半導体装置 |
-
1998
- 1998-08-12 JP JP22745898A patent/JP3078526B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121677A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445061B2 (en) | Leads under chip in conventional IC package | |
| JP2518569B2 (ja) | 半導体装置 | |
| US7199458B2 (en) | Stacked offset semiconductor package and method for fabricating | |
| JP2537014B2 (ja) | 電子素子用リ―ドフレ―ム・パッケ―ジ | |
| JP2567961B2 (ja) | 半導体装置及びリ−ドフレ−ム | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US6541846B2 (en) | Dual LOC semiconductor assembly employing floating lead finger structure | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH1092972A (ja) | 集積回路用パッケージ | |
| JPH06151641A (ja) | 半導体装置 | |
| JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
| JP2862557B2 (ja) | 半導体装置 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JPH02143449A (ja) | 半導体封止容器 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH0521691A (ja) | 半導体装置及びその組立方法 | |
| KR20040048741A (ko) | 양면 실장 리드 프레임 구조를 갖는 반도체 칩 스케일패키지 | |
| JPH05304241A (ja) | 半導体装置 | |
| JP2001085599A (ja) | 半導体装置 | |
| JPH09167823A (ja) | 半導体装置 | |
| JP2000124390A (ja) | Ｉｃパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| LAPS | Cancellation because of no payment of annual fees |