JPH05304241A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05304241A JPH05304241A JP4109706A JP10970692A JPH05304241A JP H05304241 A JPH05304241 A JP H05304241A JP 4109706 A JP4109706 A JP 4109706A JP 10970692 A JP10970692 A JP 10970692A JP H05304241 A JPH05304241 A JP H05304241A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor pellet
- semiconductor
- semiconductor device
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の電気的信頼性を高める。また、
半導体装置のボンディング工程における歩留まりを高め
る。 【構成】 平面が方形状に形成された半導体ペレット２
の素子形成面の少なくとも一辺側にこの一辺に沿って複
数個の外部端子３が配列され、この外部端子３の夫々
が、前記半導体ペレット２の外周囲の当該一辺に対向し
た外側の位置にこの一辺に沿って複本配列されたリード
配線４Ａの夫々に、ボンディングワイヤ５を介して電気
的に接続される半導体装置において、前記半導体ペレッ
ト２の一辺に対向して配列された複数本のリード配線４
Ａをこの配列の方向に沿って複数個のリード群６に分割
し、この各々のリード群６のリード配線４Ａの配列方向
の初段、終段に配列されるリード配線４Ａ１と前記半導
体ペレット２の一辺との間の離隔寸法を、当該リード群
６の中段に配列されるリード配線４Ａ２と前記半導体ペ
レット２の一辺との間の離隔寸法に比べて小さく構成す
る。
半導体装置のボンディング工程における歩留まりを高め
る。 【構成】 平面が方形状に形成された半導体ペレット２
の素子形成面の少なくとも一辺側にこの一辺に沿って複
数個の外部端子３が配列され、この外部端子３の夫々
が、前記半導体ペレット２の外周囲の当該一辺に対向し
た外側の位置にこの一辺に沿って複本配列されたリード
配線４Ａの夫々に、ボンディングワイヤ５を介して電気
的に接続される半導体装置において、前記半導体ペレッ
ト２の一辺に対向して配列された複数本のリード配線４
Ａをこの配列の方向に沿って複数個のリード群６に分割
し、この各々のリード群６のリード配線４Ａの配列方向
の初段、終段に配列されるリード配線４Ａ１と前記半導
体ペレット２の一辺との間の離隔寸法を、当該リード群
６の中段に配列されるリード配線４Ａ２と前記半導体ペ
レット２の一辺との間の離隔寸法に比べて小さく構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体ペレットの外部端子にボンディングワイヤを
介してリード配線が電気的に接続される半導体装置に適
用して有効な技術に関するものである。
に、半導体ペレットの外部端子にボンディングワイヤを
介してリード配線が電気的に接続される半導体装置に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】回路システムが塔載された半導体ペレッ
ト(半導体チップ)を樹脂封止体で封止する樹脂封止型半
導体装置として、例えば樹脂封止体の一辺側にこの一辺
に沿って複数本のアウターリードをジグザグに配置した
ＺＩＰ（Ｚigzag Ｉn-line Ｐackage)型がある。このＺ
ＩＰ型の樹脂封止型半導体装置は高密度実装に適してい
る。この種の樹脂封止型半導体装置は、タブ吊りリード
で支持されたタブのペレット塔載面上に半導体ペレット
を塔載する。
ト(半導体チップ)を樹脂封止体で封止する樹脂封止型半
導体装置として、例えば樹脂封止体の一辺側にこの一辺
に沿って複数本のアウターリードをジグザグに配置した
ＺＩＰ（Ｚigzag Ｉn-line Ｐackage)型がある。このＺ
ＩＰ型の樹脂封止型半導体装置は高密度実装に適してい
る。この種の樹脂封止型半導体装置は、タブ吊りリード
で支持されたタブのペレット塔載面上に半導体ペレット
を塔載する。
【０００３】前記半導体ペレットは、例えば平面が方形
状に形成された単結晶珪素基板を主体に構成され、その
主面(素子形成面)側に例えばＤＲＡＭ(Ｄynamic Ｒando
m Ａccess Ｍemory)等の回路システムを塔載する。この
半導体ペレットの主面上には複数個の外部端子(ボンデ
ィングパッド)が配置される。ＤＲＡＭを回路システム
として塔載する半導体ペレットは平面形状が長方形で構
成され、その主面上に複数個配置される外部端子の夫々
は、主に、半導体ペレットの２つの対向する短辺の夫々
の辺に沿って配列される。
状に形成された単結晶珪素基板を主体に構成され、その
主面(素子形成面)側に例えばＤＲＡＭ(Ｄynamic Ｒando
m Ａccess Ｍemory)等の回路システムを塔載する。この
半導体ペレットの主面上には複数個の外部端子(ボンデ
ィングパッド)が配置される。ＤＲＡＭを回路システム
として塔載する半導体ペレットは平面形状が長方形で構
成され、その主面上に複数個配置される外部端子の夫々
は、主に、半導体ペレットの２つの対向する短辺の夫々
の辺に沿って配列される。
【０００４】前記半導体ペレットに配列された複数個の
外部端子の夫々は、この半導体ペレットの短辺に対向す
る位置にこの短辺に沿って複数本配列されたインナーリ
ードの一端側(半導体ペレット側)の夫々に夫々毎にボン
ディングワイヤを介して電気的に接続される。複数本の
インナーリードの他端側の夫々は、樹脂封止体の１つの
リード配列面に複数本配列されたアウターリードの夫々
に夫々毎に一体に形成される(電気的に接続される)。前
記複数本のインナーリードの夫々は、半導体ペレットの
短辺に対向する一端側から樹脂封止体のリード配列面に
達する他端側までの間において樹脂封止体の内部に引き
回わされている。この複数本のインナーリードの夫々
は、樹脂封止体を成形する樹脂封止工程において樹脂の
流動性を高めるため、リード間の間隔が等間隔に配列さ
れる。
外部端子の夫々は、この半導体ペレットの短辺に対向す
る位置にこの短辺に沿って複数本配列されたインナーリ
ードの一端側(半導体ペレット側)の夫々に夫々毎にボン
ディングワイヤを介して電気的に接続される。複数本の
インナーリードの他端側の夫々は、樹脂封止体の１つの
リード配列面に複数本配列されたアウターリードの夫々
に夫々毎に一体に形成される(電気的に接続される)。前
記複数本のインナーリードの夫々は、半導体ペレットの
短辺に対向する一端側から樹脂封止体のリード配列面に
達する他端側までの間において樹脂封止体の内部に引き
回わされている。この複数本のインナーリードの夫々
は、樹脂封止体を成形する樹脂封止工程において樹脂の
流動性を高めるため、リード間の間隔が等間隔に配列さ
れる。
【０００５】
【発明が解決しようとする課題】前記ＺＩＰ型の樹脂封
止型半導体装置においては以下の点についての配慮がな
されていない。
止型半導体装置においては以下の点についての配慮がな
されていない。
【０００６】前記半導体ペレットに搭載されるＤＲＡ
Ｍ、外部端子の夫々は、製造プロセス技術の進展が速
く、微細加工を施すことができる。これに対して、樹脂
封止体の外径サイズ、アウターリードの配列位置等は標
準規格で制約され、又アウターリードは、ウエットエッ
チング加工技術若しくは打ち抜き加工技術のいずれかで
加工されるので、前述の半導体ペレットの製造プロセス
技術に比べて微細加工を施すことができない。この結
果、半導体ペレットの短辺に配列された複数個の外部端
子の夫々の配列ピッチに対して、この短辺に沿って配列
される複数本のインナーリードの夫々の配列ピッチが大
きくなる。つまり、半導体ペレットの短辺の配列中央領
域に位置する外部端子とそれに対応するインナーリード
の一端側との間を接続するボンディングワイヤの長さに
比べて、半導体ペレットの短辺の配列初段、終段の夫々
に位置する外部端子とそれに対応するインナーリードの
一端側との間を接続するボンディングワイヤの長さが長
くなる。このため、後者の長さが長いボンディングワイ
ヤの存在に基づき、隣接するボンディングワイヤ間の短
絡、ボンディングワイヤと半導体ペレットの端部との短
絡、ボンディングワイヤとタブの端部との短絡のいずれ
かが発生し、ＺＩＰ型の樹脂封止型半導体装置の電気的
信頼性が低下するという問題があった。
Ｍ、外部端子の夫々は、製造プロセス技術の進展が速
く、微細加工を施すことができる。これに対して、樹脂
封止体の外径サイズ、アウターリードの配列位置等は標
準規格で制約され、又アウターリードは、ウエットエッ
チング加工技術若しくは打ち抜き加工技術のいずれかで
加工されるので、前述の半導体ペレットの製造プロセス
技術に比べて微細加工を施すことができない。この結
果、半導体ペレットの短辺に配列された複数個の外部端
子の夫々の配列ピッチに対して、この短辺に沿って配列
される複数本のインナーリードの夫々の配列ピッチが大
きくなる。つまり、半導体ペレットの短辺の配列中央領
域に位置する外部端子とそれに対応するインナーリード
の一端側との間を接続するボンディングワイヤの長さに
比べて、半導体ペレットの短辺の配列初段、終段の夫々
に位置する外部端子とそれに対応するインナーリードの
一端側との間を接続するボンディングワイヤの長さが長
くなる。このため、後者の長さが長いボンディングワイ
ヤの存在に基づき、隣接するボンディングワイヤ間の短
絡、ボンディングワイヤと半導体ペレットの端部との短
絡、ボンディングワイヤとタブの端部との短絡のいずれ
かが発生し、ＺＩＰ型の樹脂封止型半導体装置の電気的
信頼性が低下するという問題があった。
【０００７】また、前述の１つの樹脂封止型半導体装置
において、複数本のボンディングワイヤの夫々の長さが
異なることは、半導体ペレットの複数個の外部端子の夫
々に及び複数本のインナーリードの一端側の夫々にボン
ディングワイヤをボンディングする際のボンディング位
置がボンディング毎に変化することを意味する。このた
め、ワイヤボンディング装置に多大な複数のボンディン
グ位置の情報を入力する必要があり、情報の誤入力の確
率が高く、又ボンディング毎に微妙な環境変化が発生す
るので、ボンディング位置にボンディングワイヤがボン
ディングされないボンディング不良が発生し易くなり、
ＺＩＰ型の樹脂封止型半導体装置のボンディング工程に
おける歩留まりが低下するという問題があった。
において、複数本のボンディングワイヤの夫々の長さが
異なることは、半導体ペレットの複数個の外部端子の夫
々に及び複数本のインナーリードの一端側の夫々にボン
ディングワイヤをボンディングする際のボンディング位
置がボンディング毎に変化することを意味する。このた
め、ワイヤボンディング装置に多大な複数のボンディン
グ位置の情報を入力する必要があり、情報の誤入力の確
率が高く、又ボンディング毎に微妙な環境変化が発生す
るので、ボンディング位置にボンディングワイヤがボン
ディングされないボンディング不良が発生し易くなり、
ＺＩＰ型の樹脂封止型半導体装置のボンディング工程に
おける歩留まりが低下するという問題があった。
【０００８】本発明の目的は、半導体装置の電気的信頼
性を高めることが可能な技術を提供することにある。
性を高めることが可能な技術を提供することにある。
【０００９】本発明の他の目的は、半導体装置のボンデ
ィング工程における歩留まりを高めることが可能な技術
を提供することにある。
ィング工程における歩留まりを高めることが可能な技術
を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】（１）平面が方形状に形成された半導体ペ
レットの素子形成面の少なくとも一辺側にこの一辺に沿
って複数個の外部端子が配列され、この外部端子の夫々
が、前記半導体ペレットの外周囲の当該一辺に対向した
外側の位置にこの一辺に沿って複数本配列されたリード
配線の夫々に、ボンディングワイヤを介して電気的に接
続される半導体装置において、前記半導体ペレットの一
辺に対向して配列された複数本のリード配線をこのリー
ド配線の配列方向に沿って複数個のリード群に分割し、
この複数個のリード群の各々のリード群のリード配線の
配列方向の初段、終段に配列されるリード配線と前記半
導体ペレットの一辺との間の離隔寸法を、当該リード群
の中段に配列されるリード配線と前記半導体ペレットの
一辺との間の離隔寸法に比べて小さく構成する。
レットの素子形成面の少なくとも一辺側にこの一辺に沿
って複数個の外部端子が配列され、この外部端子の夫々
が、前記半導体ペレットの外周囲の当該一辺に対向した
外側の位置にこの一辺に沿って複数本配列されたリード
配線の夫々に、ボンディングワイヤを介して電気的に接
続される半導体装置において、前記半導体ペレットの一
辺に対向して配列された複数本のリード配線をこのリー
ド配線の配列方向に沿って複数個のリード群に分割し、
この複数個のリード群の各々のリード群のリード配線の
配列方向の初段、終段に配列されるリード配線と前記半
導体ペレットの一辺との間の離隔寸法を、当該リード群
の中段に配列されるリード配線と前記半導体ペレットの
一辺との間の離隔寸法に比べて小さく構成する。
【００１３】（２）平面が方形状に形成された半導体ペ
レットの素子形成面の一辺を挾む少なくとも２つの角部
の夫々に複数個の外部端子が配列され、この外部端子の
夫々が、前記半導体ペレットの外周囲の当該角部の夫々
の外側に複数本配列されたリード配線の夫々に、ボンデ
ィングワイヤを介して電気的に接続される半導体装置に
おいて、前記隣接して延在する２本のボンディングワイ
ヤを仮想的に延長して交差する仮想的な交差点を、前記
２つの角部の夫々で、相互に独立し、別々の位置に構成
する。
レットの素子形成面の一辺を挾む少なくとも２つの角部
の夫々に複数個の外部端子が配列され、この外部端子の
夫々が、前記半導体ペレットの外周囲の当該角部の夫々
の外側に複数本配列されたリード配線の夫々に、ボンデ
ィングワイヤを介して電気的に接続される半導体装置に
おいて、前記隣接して延在する２本のボンディングワイ
ヤを仮想的に延長して交差する仮想的な交差点を、前記
２つの角部の夫々で、相互に独立し、別々の位置に構成
する。
【００１４】
【作用】上述した手段(１)によれば、前記半導体ペレッ
トの一辺に対向して配列された複数本のリード配線が配
列方向に沿って複数個のリード群に分割され、この複数
個のリード群の各々のリード群においては配列初段及び
終段のリード配線を配列中央のリード配線に比べて半導
体ペレットの一辺に近づけたので、各々のリード群毎に
この各々のリード群の配列初段及び終段に接続されるボ
ンディングワイヤの長さを短縮できると共に、各々のリ
ード群の複数本のボンディングワイヤの長さを均一化で
きる。
トの一辺に対向して配列された複数本のリード配線が配
列方向に沿って複数個のリード群に分割され、この複数
個のリード群の各々のリード群においては配列初段及び
終段のリード配線を配列中央のリード配線に比べて半導
体ペレットの一辺に近づけたので、各々のリード群毎に
この各々のリード群の配列初段及び終段に接続されるボ
ンディングワイヤの長さを短縮できると共に、各々のリ
ード群の複数本のボンディングワイヤの長さを均一化で
きる。
【００１５】この結果、長いボンディングワイヤの存在
に基づく、隣接するボンディングワイヤ間の短絡、ボン
ディングワイヤと半導体ペレットの端部との短絡、ボン
ディングワイヤとタブの端部との短絡等の発生を防止で
き、半導体装置の電気的信頼性を高めることができる。
に基づく、隣接するボンディングワイヤ間の短絡、ボン
ディングワイヤと半導体ペレットの端部との短絡、ボン
ディングワイヤとタブの端部との短絡等の発生を防止で
き、半導体装置の電気的信頼性を高めることができる。
【００１６】また、ボンディング位置にボンディングワ
イヤがボンディングされないボンディング不良の発生を
低減でき、半導体装置のボンディング工程における歩留
まりを高めることができる。
イヤがボンディングされないボンディング不良の発生を
低減でき、半導体装置のボンディング工程における歩留
まりを高めることができる。
【００１７】上述した手段(２)によれば、前記半導体ペ
レットの１つの角部に複数個配列された外部端子の夫々
に対応する複数本のリード配線の夫々のボンディング位
置を、前記仮想的な交差点を中心とする仮想的な最適な
（ボンディングワイヤの長さが最も短くできる）円弧上
に配置できるので、複数個の外部端子の夫々と複数本の
リード配線の夫々との間を夫々毎に接続する複数本のボ
ンディングワイヤの夫々の長さを均一化し、しかも夫々
の長さを短縮できる。
レットの１つの角部に複数個配列された外部端子の夫々
に対応する複数本のリード配線の夫々のボンディング位
置を、前記仮想的な交差点を中心とする仮想的な最適な
（ボンディングワイヤの長さが最も短くできる）円弧上
に配置できるので、複数個の外部端子の夫々と複数本の
リード配線の夫々との間を夫々毎に接続する複数本のボ
ンディングワイヤの夫々の長さを均一化し、しかも夫々
の長さを短縮できる。
【００１８】この結果、前記手段(１)と同様の効果を得
ることができる。
ることができる。
【００１９】以下、本発明の構成について、樹脂封止型
半導体装置に本発明を適用した、本発明の一実施例とと
もに説明する。
半導体装置に本発明を適用した、本発明の一実施例とと
もに説明する。
【００２０】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２１】
【実施例】本発明の一実施例である樹脂封止型半導体装
置の概略構成を図３（樹脂封止体の上部を除去した状態
の要部平面図）に示す。なお、図３において、本実施例
の樹脂封止型半導体装置は、(Ａ)−(Ａ)線に対してほぼ
線対称に構成されるので、(Ａ)−(Ａ)線から右側半分を
省略している。
置の概略構成を図３（樹脂封止体の上部を除去した状態
の要部平面図）に示す。なお、図３において、本実施例
の樹脂封止型半導体装置は、(Ａ)−(Ａ)線に対してほぼ
線対称に構成されるので、(Ａ)−(Ａ)線から右側半分を
省略している。
【００２２】図３に示すように、本実施例の樹脂封止型
半導体装置は、平面が長方形状に形成された樹脂封止体
１Ａの一辺(長辺)側にこの一辺に沿って複数本のアウタ
ーリード４Ｂをジグザグに配置した所謂ＺＩＰ型のパッ
ケージ１で構成される。つまり、樹脂封止型半導体装置
は、シングルインラインパッケージ構造（１方向リード
構造）で構成され、ピン挿入型で構成される。
半導体装置は、平面が長方形状に形成された樹脂封止体
１Ａの一辺(長辺)側にこの一辺に沿って複数本のアウタ
ーリード４Ｂをジグザグに配置した所謂ＺＩＰ型のパッ
ケージ１で構成される。つまり、樹脂封止型半導体装置
は、シングルインラインパッケージ構造（１方向リード
構造）で構成され、ピン挿入型で構成される。
【００２３】前記樹脂封止型半導体装置は、タブ吊りリ
ード４Ｄで支持されたタブ４Ｃのペレット塔載面上に接
着層を介在して半導体ペレット２を塔載する。半導体ペ
ット２は、例えば平面が長方形状に形成された単結晶珪
素基板を主体に構成され、その主面(素子形成面)側に例
えばＤＲＡＭ等の回路システムを塔載する。
ード４Ｄで支持されたタブ４Ｃのペレット塔載面上に接
着層を介在して半導体ペレット２を塔載する。半導体ペ
ット２は、例えば平面が長方形状に形成された単結晶珪
素基板を主体に構成され、その主面(素子形成面)側に例
えばＤＲＡＭ等の回路システムを塔載する。
【００２４】前記半導体ペレット２の主面上には、この
半導体ペレット２の外周囲の各辺に沿った最外周部分に
複数個の外部端子３が配置される。この複数個の外部端
子３の夫々は、回路システムの高集積化によるレイアウ
ト設計により、主に、半導体ペレット２の互いに対向す
る２つの短辺の夫々の辺に沿って配列され、一部が半導
体ペレットの互いに対向する２つの長辺の夫々の辺に沿
って配列される。この一部の外部端子３の夫々は、２つ
の長辺の夫々の辺の両端側(短辺側)に配置される。つま
り、半導体ペレット２は、２つの短辺側に複数個の外部
端子３を配置すると共に、この２つの短辺の夫々の辺を
挾む４つの角部の夫々に複数個の外部端子３を配置す
る。
半導体ペレット２の外周囲の各辺に沿った最外周部分に
複数個の外部端子３が配置される。この複数個の外部端
子３の夫々は、回路システムの高集積化によるレイアウ
ト設計により、主に、半導体ペレット２の互いに対向す
る２つの短辺の夫々の辺に沿って配列され、一部が半導
体ペレットの互いに対向する２つの長辺の夫々の辺に沿
って配列される。この一部の外部端子３の夫々は、２つ
の長辺の夫々の辺の両端側(短辺側)に配置される。つま
り、半導体ペレット２は、２つの短辺側に複数個の外部
端子３を配置すると共に、この２つの短辺の夫々の辺を
挾む４つの角部の夫々に複数個の外部端子３を配置す
る。
【００２５】前記複数個の外部端子３の夫々は、半導体
ペレット２の外周囲の外側にこの外周囲の各辺に沿って
複数本配列されたインナーリード(リード配線)４Ａの一
端側(半導体ペレット側)の夫々に夫々毎にボンディング
ワイヤ５を介して電気的に接続される。複数本のインナ
ーリード４Ａの他端側の夫々は、樹脂封止体１Ａの１つ
のリード配列面にこの面の長辺に沿って複数本配列され
たアウターリード４Ｂの夫々に夫々毎に一体に形成され
る(電気的に接続される)。前記複数本のインナーリード
４Ａの夫々は、半導体ペレット２の各辺に対向する一端
側から樹脂封止体１Ａのリード配列面に達する他端側ま
での間において樹脂封止体１Ａの内部に引き回われる。
この複数本のインナーリード４Ａの夫々は、樹脂封止体
１Ａを成形する樹脂封止工程において樹脂の流動性を高
めるため、リード間の間隔が等間隔で配列される。
ペレット２の外周囲の外側にこの外周囲の各辺に沿って
複数本配列されたインナーリード(リード配線)４Ａの一
端側(半導体ペレット側)の夫々に夫々毎にボンディング
ワイヤ５を介して電気的に接続される。複数本のインナ
ーリード４Ａの他端側の夫々は、樹脂封止体１Ａの１つ
のリード配列面にこの面の長辺に沿って複数本配列され
たアウターリード４Ｂの夫々に夫々毎に一体に形成され
る(電気的に接続される)。前記複数本のインナーリード
４Ａの夫々は、半導体ペレット２の各辺に対向する一端
側から樹脂封止体１Ａのリード配列面に達する他端側ま
での間において樹脂封止体１Ａの内部に引き回われる。
この複数本のインナーリード４Ａの夫々は、樹脂封止体
１Ａを成形する樹脂封止工程において樹脂の流動性を高
めるため、リード間の間隔が等間隔で配列される。
【００２６】前記ボンディングワイヤ５としては、例え
ばアルミニウム(Ａｌ)ワイヤ又は金(Ａｕ)ワイヤを使用
する。このボンディングワイヤ５は、例えば熱圧着に超
音波振動を併用したボンディング法によりボンディング
される。
ばアルミニウム(Ａｌ)ワイヤ又は金(Ａｕ)ワイヤを使用
する。このボンディングワイヤ５は、例えば熱圧着に超
音波振動を併用したボンディング法によりボンディング
される。
【００２７】前記半導体ペレット２、インナーリード４
Ａ、タブ４Ｃ、タブ吊りリード４Ｄ、ボンディングワイ
ヤ５等は樹脂封止体１Ａで封止される。この樹脂封体１
Ａは、トランスファモールド法に基づいて成形され、例
えば絶縁性のエポキシ系樹脂で形成される。
Ａ、タブ４Ｃ、タブ吊りリード４Ｄ、ボンディングワイ
ヤ５等は樹脂封止体１Ａで封止される。この樹脂封体１
Ａは、トランスファモールド法に基づいて成形され、例
えば絶縁性のエポキシ系樹脂で形成される。
【００２８】前記複数本のアウターリード４Ｂの夫々
は、前述のように、半導体ペレット２、インナーリード
４Ａ、ボンディングワイヤ５等を樹脂封止体１Ａで封止
した後、リードフレームの枠体から切断され、その後、
ジグザグ形状に成形される。
は、前述のように、半導体ペレット２、インナーリード
４Ａ、ボンディングワイヤ５等を樹脂封止体１Ａで封止
した後、リードフレームの枠体から切断され、その後、
ジグザグ形状に成形される。
【００２９】前記リードフレームは、図４(平面図)に示
すように、枠体４Ｆで規定された領域内に、複数本のイ
ンナーリード４Ａ、複数本のアウターリード４Ｂ、タブ
４Ｃ、３本のタブ吊りリード４Ｄ等を配置する。タブ４
Ｃは３本のタブ吊りリード４Ｄで支持される。３本のタ
ブ吊りリード４Ｄは、そのうち２本が枠体４Ｆに支持さ
れ、そのうち１本がタイバー(ダムバー)４Ｅに支持され
る。複数本のアウターリード４Ｂの一端側の夫々は枠体
４Ｆに支持され、その他端側の夫々はタイバー４Ｅに支
持される。複数本のインナーリード４Ａの他端側の夫々
は、タイバー４Ｅを介して複数本のアウターリード４Ｂ
の夫々に夫々毎に一体に形成され、その一端側の夫々
は、タブ４Ｃの４つの角部の夫々を囲むように配置され
る。このように構成されるリードフレームは、例えばＦ
ｅ−Ｎｉ合金、Ｃｕ等で形成される。
すように、枠体４Ｆで規定された領域内に、複数本のイ
ンナーリード４Ａ、複数本のアウターリード４Ｂ、タブ
４Ｃ、３本のタブ吊りリード４Ｄ等を配置する。タブ４
Ｃは３本のタブ吊りリード４Ｄで支持される。３本のタ
ブ吊りリード４Ｄは、そのうち２本が枠体４Ｆに支持さ
れ、そのうち１本がタイバー(ダムバー)４Ｅに支持され
る。複数本のアウターリード４Ｂの一端側の夫々は枠体
４Ｆに支持され、その他端側の夫々はタイバー４Ｅに支
持される。複数本のインナーリード４Ａの他端側の夫々
は、タイバー４Ｅを介して複数本のアウターリード４Ｂ
の夫々に夫々毎に一体に形成され、その一端側の夫々
は、タブ４Ｃの４つの角部の夫々を囲むように配置され
る。このように構成されるリードフレームは、例えばＦ
ｅ−Ｎｉ合金、Ｃｕ等で形成される。
【００３０】前記複数本のインナーリード４Ａのうち、
図１(図３の要部拡大平面図)に示すように、一端側が半
導体ペレット２の短辺に対向して配列された複数本のイ
ンナーリード４Ａは、このインナーリード４Ａの配列方
向に沿って例えば２つのリード群６に分割される。この
２つのリード群６は、各々のリード群６のインナーリー
ド４Ａの配列初段、終段に配列されるインナーリード４
Ａ１の一端側の先端と前記対向する半導体ペレット２の
短辺との間の離隔寸法を、当該リード群６の中段に配列
されるインナーリード４Ａ２と前記対向する半導体ペレ
ット２の短辺との間の離隔寸法に比べて小さく構成して
いる。つまり、２つのリード群６は、各々のリード群６
の配列初段及び終段に配列されるインナーリード４Ａ１
の一端側の先端を中段に配列されるインナーリード４Ａ
２の一端側の先端に比べて半導体ペレット２の短辺に近
づけているので、各々のリード群６毎にこの各々のリー
ド群６の配列初段及び終段のインナーリード４Ａ１に接
続されるボンディングワイヤ５の長さを短縮できると共
に、各々のリード群６の複数本のボンディングワイヤ５
の長さを均一化できる。このように構成される各々のリ
ード群６のインナーリード４Ａの一端側の先端は扇形状
(円弧形状)を成し、この扇形状は半導体ペレット２の短
辺の夫々の辺において２つ形成される。
図１(図３の要部拡大平面図)に示すように、一端側が半
導体ペレット２の短辺に対向して配列された複数本のイ
ンナーリード４Ａは、このインナーリード４Ａの配列方
向に沿って例えば２つのリード群６に分割される。この
２つのリード群６は、各々のリード群６のインナーリー
ド４Ａの配列初段、終段に配列されるインナーリード４
Ａ１の一端側の先端と前記対向する半導体ペレット２の
短辺との間の離隔寸法を、当該リード群６の中段に配列
されるインナーリード４Ａ２と前記対向する半導体ペレ
ット２の短辺との間の離隔寸法に比べて小さく構成して
いる。つまり、２つのリード群６は、各々のリード群６
の配列初段及び終段に配列されるインナーリード４Ａ１
の一端側の先端を中段に配列されるインナーリード４Ａ
２の一端側の先端に比べて半導体ペレット２の短辺に近
づけているので、各々のリード群６毎にこの各々のリー
ド群６の配列初段及び終段のインナーリード４Ａ１に接
続されるボンディングワイヤ５の長さを短縮できると共
に、各々のリード群６の複数本のボンディングワイヤ５
の長さを均一化できる。このように構成される各々のリ
ード群６のインナーリード４Ａの一端側の先端は扇形状
(円弧形状)を成し、この扇形状は半導体ペレット２の短
辺の夫々の辺において２つ形成される。
【００３１】図２(図３の要部拡大平面図)に示すよう
に、前記半導体ペレット２の角部の夫々に複数個配列さ
れた外部端子３の夫々に接続されるボンディングワイヤ
５において、隣接して延在する２本のボンディングワイ
ヤ５を仮想的に延長して交差する仮想的な交差点Ｐは、
半導体ペレット２の短辺を挾む２つの角部の夫々で相互
に独立し、別々の位置に構成される。つまり、半導体ペ
レット２の１つの角部に複数個配列された外部端子３の
夫々に対応する複数本のインナーリード４Ａの一端側の
夫々のボンディング位置を、前記仮想的な交差点Ｐを中
心とする仮想的な最適な(ボンディングワイヤの長さが
最も短くできる)円弧上に配置できるので、複数個の外
部端子３の夫々と複数本のインナーリード４Ａの夫々と
の間を夫々毎に接続する複数本のボンディングワイヤ５
の夫々の長さを均一化し、しかも夫々の長さを短縮でき
る。
に、前記半導体ペレット２の角部の夫々に複数個配列さ
れた外部端子３の夫々に接続されるボンディングワイヤ
５において、隣接して延在する２本のボンディングワイ
ヤ５を仮想的に延長して交差する仮想的な交差点Ｐは、
半導体ペレット２の短辺を挾む２つの角部の夫々で相互
に独立し、別々の位置に構成される。つまり、半導体ペ
レット２の１つの角部に複数個配列された外部端子３の
夫々に対応する複数本のインナーリード４Ａの一端側の
夫々のボンディング位置を、前記仮想的な交差点Ｐを中
心とする仮想的な最適な(ボンディングワイヤの長さが
最も短くできる)円弧上に配置できるので、複数個の外
部端子３の夫々と複数本のインナーリード４Ａの夫々と
の間を夫々毎に接続する複数本のボンディングワイヤ５
の夫々の長さを均一化し、しかも夫々の長さを短縮でき
る。
【００３２】このように、平面が長方形状に形成された
半導体ペレット２の主面（素子形成面）の少なくとも一
辺側にこの一辺に沿って複数個の外部端子３が配列さ
れ、この外部端子３の夫々が、前記半導体ペレット２の
外周囲の当該一辺に対向した外側の位置にこの一辺に沿
って複数本配列されたインナーリード４Ａの一端側の夫
々に、ボンディングワイヤ５を介して電気的に接続され
る樹脂封止型半導体装置において、前記半導体ペレット
２の一辺に対向して配列された複数本のインナーリード
４Ａをこのインナーリード４Ａの配列の方向に沿って２
つのリード群６に分割し、この２つのリード群６の各々
のリード群６のインナーリード４Ａの配列初段、終段に
配列されるインナーリード４Ａ１の一端側の先端と前記
半導体ペレット２の一辺との間の離隔寸法を、当該リー
ド群６に配列されるインナーリード４Ａ２の一端側の先
端と前記半導体ペレット２の一辺との間の離隔寸法に比
べて小さく構成する。この構成により、前記半導体ペレ
ット２の一辺に対向して配列された複数本のインナーリ
ード４Ａが配列方向に沿って２つのリード群６に分割さ
れ、この２つのリード群６の各々のリード群６において
は配列初段及び終段のインナーリード４Ａ１の一端側の
先端を配列中段のインナーリード４Ａ２の一端側の先端
に比べて半導体ペレット２の一辺に近づけたので、各々
のリード群６毎にこの各々のリード群６の配列初段及び
終段に接続されるボンディングワイヤ５の長さを短縮で
きると共に、各々のリード群６の複数本のボンディング
ワイヤ５の長さを均一化できる。この結果、長いボンデ
ィングワイヤ５の存在に基づく、隣接するボンディング
ワイヤ５間の短絡、ボンディングワイヤ５と半導体ペレ
ット２の端部との短絡、ボンディングワイヤ５とタブ４
Ｃとの短絡等の発生を防止でき、樹脂封止型半導体装置
の電気的信頼性を高めることができる。また、インナー
リード４Ａのボンディング位置にボンディングワイヤ５
がボンディングされないボンディング不良の発生を低減
でき、樹脂封止型半導体装置のボンディング工程におけ
る歩留まりを高めることができる。
半導体ペレット２の主面（素子形成面）の少なくとも一
辺側にこの一辺に沿って複数個の外部端子３が配列さ
れ、この外部端子３の夫々が、前記半導体ペレット２の
外周囲の当該一辺に対向した外側の位置にこの一辺に沿
って複数本配列されたインナーリード４Ａの一端側の夫
々に、ボンディングワイヤ５を介して電気的に接続され
る樹脂封止型半導体装置において、前記半導体ペレット
２の一辺に対向して配列された複数本のインナーリード
４Ａをこのインナーリード４Ａの配列の方向に沿って２
つのリード群６に分割し、この２つのリード群６の各々
のリード群６のインナーリード４Ａの配列初段、終段に
配列されるインナーリード４Ａ１の一端側の先端と前記
半導体ペレット２の一辺との間の離隔寸法を、当該リー
ド群６に配列されるインナーリード４Ａ２の一端側の先
端と前記半導体ペレット２の一辺との間の離隔寸法に比
べて小さく構成する。この構成により、前記半導体ペレ
ット２の一辺に対向して配列された複数本のインナーリ
ード４Ａが配列方向に沿って２つのリード群６に分割さ
れ、この２つのリード群６の各々のリード群６において
は配列初段及び終段のインナーリード４Ａ１の一端側の
先端を配列中段のインナーリード４Ａ２の一端側の先端
に比べて半導体ペレット２の一辺に近づけたので、各々
のリード群６毎にこの各々のリード群６の配列初段及び
終段に接続されるボンディングワイヤ５の長さを短縮で
きると共に、各々のリード群６の複数本のボンディング
ワイヤ５の長さを均一化できる。この結果、長いボンデ
ィングワイヤ５の存在に基づく、隣接するボンディング
ワイヤ５間の短絡、ボンディングワイヤ５と半導体ペレ
ット２の端部との短絡、ボンディングワイヤ５とタブ４
Ｃとの短絡等の発生を防止でき、樹脂封止型半導体装置
の電気的信頼性を高めることができる。また、インナー
リード４Ａのボンディング位置にボンディングワイヤ５
がボンディングされないボンディング不良の発生を低減
でき、樹脂封止型半導体装置のボンディング工程におけ
る歩留まりを高めることができる。
【００３３】また、平面が長方形状に形成された半導体
ペレット２の主面の一辺を挾む少なくとも２つの角部の
夫々に複数個の外部端子３が配列され、この外部端子３
の夫々が、前記半導体ペレット２の外周囲の当該角部の
夫々の外側に複数本配列されたインナーリード４Ａの一
端側の夫々に、ボンディングワイヤ５を介して電気的に
接続される樹脂封止型半導体装置において、前記隣接し
て延在する２本のボンディングワイヤ５を仮想的に延長
して交差する交差点Ｐが、前記２つの角部の夫々で相互
に独立し、別々の位置に構成される。この構成により、
前記半導体ペレット２の１つの角部に複数個配列された
外部端子３の夫々に対応する複数本のインナーリード４
Ａの夫々のボンディング位置を、前記仮想的な交差点Ｐ
を中心とする仮想的な最適な円弧上に配置できるので、
複数個の外部端子３の夫々と複数本のインナーリード４
Ａの一端側の夫々との間を夫々毎に接続する複数本のボ
ンディングワイヤ５の夫々の長さを均一化し、しかも夫
々の長さを短縮できる。この結果、前述と同様の効果を
得ることができる。
ペレット２の主面の一辺を挾む少なくとも２つの角部の
夫々に複数個の外部端子３が配列され、この外部端子３
の夫々が、前記半導体ペレット２の外周囲の当該角部の
夫々の外側に複数本配列されたインナーリード４Ａの一
端側の夫々に、ボンディングワイヤ５を介して電気的に
接続される樹脂封止型半導体装置において、前記隣接し
て延在する２本のボンディングワイヤ５を仮想的に延長
して交差する交差点Ｐが、前記２つの角部の夫々で相互
に独立し、別々の位置に構成される。この構成により、
前記半導体ペレット２の１つの角部に複数個配列された
外部端子３の夫々に対応する複数本のインナーリード４
Ａの夫々のボンディング位置を、前記仮想的な交差点Ｐ
を中心とする仮想的な最適な円弧上に配置できるので、
複数個の外部端子３の夫々と複数本のインナーリード４
Ａの一端側の夫々との間を夫々毎に接続する複数本のボ
ンディングワイヤ５の夫々の長さを均一化し、しかも夫
々の長さを短縮できる。この結果、前述と同様の効果を
得ることができる。
【００３４】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００３５】例えば、本発明は、半導体ペレットをセラ
ミック封止体で気密封止するセラミック封止型半導体装
置に適用できる。
ミック封止体で気密封止するセラミック封止型半導体装
置に適用できる。
【００３６】また、本発明は、１方向リード構造に限定
されず、２方向リード構造（例えばＤＩＰ型、ＳＯＪ
型）、４方向リード構造(ＱＦＰ型)のいずれの構造をも
つ半導体装置に適用できる。
されず、２方向リード構造（例えばＤＩＰ型、ＳＯＪ
型）、４方向リード構造(ＱＦＰ型)のいずれの構造をも
つ半導体装置に適用できる。
【００３７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３８】半導体装置の電気的信頼性を高めることが
できる。
できる。
【００３９】半導体装置のボンディング工程における歩
留まりを高めることができる。
留まりを高めることができる。
【図１】本発明の一実施例である樹脂封止型半導体装置
の樹脂封止体の上部を除去した状態の要部拡大平面図。
の樹脂封止体の上部を除去した状態の要部拡大平面図。
【図２】前記樹脂封止型半導体装置の樹脂封止体の上部
を除去した状態の要部拡大平面図。
を除去した状態の要部拡大平面図。
【図３】前記樹脂封止型半導体装置の樹脂封止体の上部
を除去した状態の要部平面図。
を除去した状態の要部平面図。
【図４】前記樹脂封止型半導体装置に使用されるリード
フレームの平面図。
フレームの平面図。
１…パッケージ、１Ａ…樹脂封止体、２…半導体ペレッ
ト、３…外部端子、４Ａ…インナーリード(リード配
線)、４Ｂ…アウターリード、４Ｃ…タブ、５…ボンデ
ィングワイヤ、６…リード群。
ト、３…外部端子、４Ａ…インナーリード(リード配
線)、４Ｂ…アウターリード、４Ｃ…タブ、５…ボンデ
ィングワイヤ、６…リード群。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金本 光一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内
Claims (3)
- 【請求項１】 平面が方形状に形成された半導体ペレッ
トの素子形成面の少なくとも一辺側にこの一辺に沿って
複数個の外部端子が配列され、この外部端子の夫々が、
前記半導体ペレットの外周囲の当該一辺に対向した外側
の位置にこの一辺に沿って複数本配列されたリード配線
の夫々に、ボンディングワイヤを介して電気的に接続さ
れる半導体装置において、前記半導体ペレットの一辺に
対向して配列された複数本のリード配線をこのリード配
線の配列方向に沿って複数個のリード群に分割し、この
複数個のリード群の各々のリード群のリード配線の配列
方向の初段、終段に配列されるリード配線と前記半導体
ペレットの一辺との間の離隔寸法を、当該リード群の中
段に配列されるリード配線と前記半導体ペレットの一辺
との間の離隔寸法に比べて小さく構成したことを特徴と
する半導体装置。 - 【請求項２】 前記リード群に配置された複数本のリー
ド配線の半導体ペレットの一辺側の先端は扇形状を成
し、この扇形状は前記半導体ペレットの一辺において複
数形成されることを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】 平面が方形状に形成された半導体ペレッ
トの素子形成面の一辺を挾む少なくとも２つの角部の夫
々に複数個の外部端子が配列され、この外部端子の夫々
が、前記半導体ペレットの外周囲の当該角部の夫々の外
側に複数本配列されたリード配線の夫々に、ボンディン
グワイヤを介して電気的に接続される半導体装置におい
て、前記隣接して延在する２本のボンディングワイヤを
仮想的に延長して交差する仮想的な交差点が、前記２つ
の角部の夫々で、相互に独立し、別々の位置に構成され
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109706A JPH05304241A (ja) | 1992-04-28 | 1992-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109706A JPH05304241A (ja) | 1992-04-28 | 1992-04-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304241A true JPH05304241A (ja) | 1993-11-16 |
Family
ID=14517158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4109706A Pending JPH05304241A (ja) | 1992-04-28 | 1992-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05304241A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194059A (ja) * | 2008-02-13 | 2009-08-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
1992
- 1992-04-28 JP JP4109706A patent/JPH05304241A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194059A (ja) * | 2008-02-13 | 2009-08-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537014B2 (ja) | 電子素子用リ―ドフレ―ム・パッケ―ジ | |
| US5677567A (en) | Leads between chips assembly | |
| US7084490B2 (en) | Leads under chip IC package | |
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| US20060231940A1 (en) | High density direct connect LOC assembly | |
| JP2004363458A (ja) | 半導体装置 | |
| JP2809945B2 (ja) | 半導体装置 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JPH05304241A (ja) | 半導体装置 | |
| JPH0661289A (ja) | 半導体パッケージ及びこれを用いた半導体モジュール | |
| JP2913858B2 (ja) | 混成集積回路 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| KR950014116B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3358697B2 (ja) | 半導体パッケージ | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH06244313A (ja) | 半導体パッケージ及び実装方法 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH01228156A (ja) | 混成集積回路装置 | |
| KR19990002743U (ko) | 멀티 칩 반도체 패키지 | |
| JPS60235444A (ja) | 複合形半導体装置 | |
| JPH0669411A (ja) | 半導体装置 |