JP3358697B2 - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP3358697B2
JP3358697B2 JP07411996A JP7411996A JP3358697B2 JP 3358697 B2 JP3358697 B2 JP 3358697B2 JP 07411996 A JP07411996 A JP 07411996A JP 7411996 A JP7411996 A JP 7411996A JP 3358697 B2 JP3358697 B2 JP 3358697B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
forming portion
package
semiconductor
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07411996A
Other languages
English (en)
Other versions
JPH09266274A (ja
Inventor
淳 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP07411996A priority Critical patent/JP3358697B2/ja
Publication of JPH09266274A publication Critical patent/JPH09266274A/ja
Application granted granted Critical
Publication of JP3358697B2 publication Critical patent/JP3358697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップのパ
ッケージングに関する。
【０００２】
【従来の技術】周知のように、半導体パッケージは、半
導体チップを機械的に補強すると共に湿気等の外的環境
から保護し、さらに回路基板等への実装を容易にするた
め、半導体チップの電極と外部リードとを電気的に接続
した後、通常は全体的に樹脂封止したものである。この
ような半導体パッケージにおいては、小型化の模索が急
速に進んでいる。
【０００３】例えば、パッケージ形状としては、薄型Ｓ
ＯＰ(Small Outline Package) や薄型ＱＦＰ(Quad Flat
Package) 等がある。また、パッケージング構造として
は、半導体チップ上にリードの先端を固着し、そのチッ
プ上で電極とリード部分とをボンディングワイヤによっ
て接続する、いわゆるＬＯＣ(Lead On Chip)等がある。
これらによって、モールドパッケージでの小型化は限界
が近いと考えられる。しかしながら、ＬＯＣ構造の薄型
ＳＯＰでも、モールド部に占める半導体チップの体積
は、最大でも２４％程度（面積占有率８０％、厚み占有
率３０％）にしかすぎない。
【０００４】また、従来のモールドパッケージでは、半
導体チップからの放熱性も悪く、例えば、放熱性が比較
的に良いとされるＱＦＰ（４２アロイ材リード、１００
ピン、一般モールド構造、基板実装時、無風状態）で
も、熱抵抗θja＝９０℃／Ｗも多くの検討がなされてい
るのが現状である。ところで最近、高速動作性や小型化
等の利点を有する実装技術として、高密度配線基板に複
数のベアチップを搭載するＭＣＭ(Multichip Module)が
注目されている。このＭＣＭにおいては、ベアチップを
用いることによって、前述のモールドパッケージと比較
して小型化及び放熱性の点では有利となる。
【０００５】ところが、このＭＣＭでは、搭載されるベ
アチップの全てが信頼性を含め良品（いわゆるKnown Go
od Die）であることが必須事項である。しかしながら、
ベアチップでの特性評価や信頼性評価は、半導体チップ
自体のハンドリングとなるので、ハンドリング中におけ
る半導体チップの破損や表面回路の破損等、困難な点が
多いという問題がある。
【０００６】この課題を解決するために、電極部に相当
する部位に開口部を設け、機械的強度を有した絶縁体
（パッケージ基板）で、半導体チップ表面を保護し、Ｃ
ＯＢ実装する方法（本発明者による先願「特願平６−３
０５５７４」参照）が考えられる（図３参照）。
【０００７】
【発明が解決しようとする課題】上記方法は、小型化、
放熱性の確保には優れるが、チップの小型化、薄型化が
進んでくるとハンドリング面での強度を十分に考慮に入
れなければならない。このパッケージ基板では開口部の
外側の肉厚（図３の「ａ」）が、実際には例えば０．０
３ｍｍ〜０．１ｍｍ程度と非常に薄く機械的強度に限界
があり、該パッケージ基板製作時（樹脂成形時の樹脂の
流動問題，多数個取りの板上成型物からの分断時の問
題）やハンドリング時（テストハンドラー，ダイボン
ド，回路基板への実装）に破損する確率が課題がチップ
の小型化、薄型化とともに高くなる。
【０００８】本発明は、機械的強度を高めた半導体パッ
ケージを提供する事を目的とする。
【０００９】
【課題を解決するための手段】そこでこの発明のパッケ
ージでは、パッケージ基板の形状及び配置を工夫し、半
導体チップの中央部に設けられた回路パターン形成部と
半導体チップの外周部に設けられた電極形成部を有する
半導体チップを封止する半導体パッケージにおいて、回
路パターン形成部を接着層を介して覆いかつ電極形成部
の上方及び外側の側方を開放するように絶縁物から成る
パッケージ基板を接合している。
【００１０】また、パッケージ基板として電極形成部の
電極列に平行な辺を少なくとも１辺持つ矩形状基板を用
いる事も出来る。更に、電極形成部として、半導体チッ
プの４辺のそれぞれに直線上に配置されたボンディング
パッド列を設け、パッケージ基板はパッケージ基板の４
辺がボンディングパッド列に平行かつ回路パターン形成
部を覆うように配置する事も出来る。
【００１１】また、電極形成部として、半導体チップの
中央部に直線上に配置されたボンディングパッド列を設
け、パッケージ基板はボンディングパッド列を挟んで半
導体チップ上で対向する２つの基板で構成する事も出来
る。また、電極形成部として、半導体チップの対向する
２つの縁に沿って直線上に配置された２列のボンディン
グパッド列を設け、パッケージ基板はボンディングパッ
ド列に挟まれた回路パターン形成部を覆うように配置す
る事も出来る。
【００１２】以上の構造により、パッケージ基板から機
械的強度が極端に脆弱な部位を無くすることが可能とな
る。
【００１３】
【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。図１は、本発明の第１の実施の形態を示す
平面図（同図（ａ））及び断面図（同図（ｂ））であ
り、符号１は半導体チップ、１２は半導体チップ１の電
極（ボンディングパッド）、２は接着層、３１は平板の
絶縁物（エポキシ樹脂等）から成るパッケージ基板を示
す。パッケージ基板３１は半導体チップ１の電極部より
一回り小さいパッケージ基板である。符号４はボンディ
ングワイヤー、符号５は例えばＡｇペースト等のダイボ
ンド材、符号６は実装基板を示す。
【００１４】ボンディングパッド１２は半導体チップ１
の４つの辺に沿って設置され、ボンディングパッド１２
に囲まれた半導体チップ１の中央部には半導体回路パタ
ーン形成部が形成されている。矩形のパッケージ基板３
１の各辺はそれぞれボンディングパッド１２列に平行に
なるように位置決めされる。これによりチップ中央部の
回路パターン形成部はパッケージ基板３１によって完全
に覆われかつボンディングパッド１２が形成される部分
はボンディングに十分な余裕をもって露出させる事が出
来る。
【００１５】このパッケージを組み立てるには、半導
体チップ１と接着層２（または接着層２と該パッケージ
基板３１）を接合させ、半導体チップ１のいずれの電
極のワイヤーボンドをも妨げない様な待遇で、半導体チ
ップ１の表面と、パッケージ基板３１とを接合し、こ
れを実装基板６（最終の回路基板）にダイボンディング
し、該半導体チップ１の電極と実装基板６の所定の位
置とをワイヤリングし実用となるパッケージができあが
る。
【００１６】ここで該パッケージ基板３１の大きさは、
ワイヤーボンディング時のキャピラリー７の外形と位置
ずれ量（図４の「ｂ」）を考慮して決定すべきである。
例えば、該キャピラリー７の位置ずれ量ｂを±０．１ｍ
ｍ（用いる装置の精度に依存する）、該キャピラリー７
の外径をｄ＝φ１．６ｍｍ（該パッケージ基板３１の厚
さと該キャピラリー７のテーパ部の長さによっても異な
る）、該パッケージ基板の位置ずれ量ｅを±０．２ｍｍ
とすると、電極１２の中心から該パッケージ基板３１の
端までの距離Ｃは、Ｃ≧１．１ｍｍ（ｂ＋ｄ／２＋ｅ）
となる。
【００１７】図２は、本発明の第２の実施の形態を示す
平面図であり、符号１は半導体チップ、１２は半導体チ
ップ１の電極を示す。３２は平板の絶縁物（エポキシ樹
脂等）で構成され、半導体チップ１の電極が存在する部
位においては電極列より内側に縁を有し、電極が存在し
ない部位においては半導体チップ１の縁とほぼ同等な位
置に縁を有するパッケージ基板である。図１の実施形態
との違いは図１は４角形のパッケージ基板を用いていた
のに対しこの実施形態ではボンディングパッド１２が図
の上下の辺では等間隔に並んでおらずボンディングパッ
ド１２間に間隔の広い部分が存在する点である。この間
隔の広い部分をパッケージ基板３２が覆うようにはみ出
し部３２ａ，３２ｂを設けている。従って半導体回路パ
ターン形成部のパターンによっては本実施形態の形状の
パッケージ基板３２を用いた方が良い場合がある。
【００１８】これを組み立てるには、上述の図１の場合
と同様である。次に本発明の第３の実施の形態を図５を
用いて説明する。この実施形態は、半導体チップ１の電
極列（ボンディングパッド１２）が半導体チップ１の中
央部に１列に配置され、チップをプリント基板に実装す
る場合にはボンディングワイヤ、やリードフレームがチ
ップ上をまたいで接合されるＬＯＣ（リード・オン・チ
ップ）タイプのパッケージの場合に使用される実施の形
態である。
【００１９】図５は、本発明の第３の実施の形態を示す
平面図（同図（ａ））、及び断面図（同図（ｂ））、側
面図（同図（ｃ））であり、符号１は半導体チップ、１
２は半導体チップ１の電極を示す。３４は平板の絶縁物
（エポキシ樹脂等）で構成されたパッケージ基板であ
る。パッケージ基板３４ａ，３４ｂはボンディングパッ
ド列１２を挟んで半導体チップ１の上下両側の位置に接
着層２を介して接着される。パッケージ基板３４ａ，３
４ｂの向かい合う縁とボンディングパッド列１２は互い
にほぼ平行になる。
【００２０】次に本発明の第４の実施の形態を図６を用
いて説明する。この実施形態は、半導体チップ１の電極
列（ボンディングパッド１２）が半導体チップ１の両端
部にそれぞれ配置され、回路パターン形成部はボンディ
ングパッド１２に挟まれた半導体チップ１の中央部に形
成される。パッケージ基板３５はこの回路パターン形成
部を覆うように接着される。
【００２１】上記の全ての実施形態において、最終的に
はボンディングワイヤーごとモールド樹脂等で保護され
る。
【００２２】
【発明の効果】以上の様に本発明によれば、電極部に相
当する部位に開口部を有し、かつ機械的強度を有した絶
縁体（パッケージ基板）で半導体チップ表面を保護し、
ＣＯＢ実装する方法において、パッケージ基板の機械的
強度の問題点を無くし、より確実なパッケージ基板によ
る実装が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の平面図（ａ）及び断
面図（ｂ）である。
【図２】本発明の第２の実施形態の平面図である。
【図３】先願にて提案するところのパッケージの断面図
である。
【図４】図１における部分的拡大図である。
【図５】本発明の第３の実施形態の平面図（ａ）及び断
面図（ｂ）、側面図（ｃ）である。
【図６】本発明の第４の実施形態の平面図である。
【符号の説明】
１ 半導体チップ ２ 接着層 ４ ボンディングワイヤー ５ ダイボンド材 ６ 実装基板 ７ キャピラリー １２ 半導体チップの電極 ３１，３２，３３ パッケージ基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 501 H01L 23/00 - 23/10 H01L 23/16 - 23/26 H01L 21/56

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップの中央部に設けられた回路
    パターン形成部と半導体チップの外周部に設けられた電
    極形成部を有する半導体チップを封止する半導体パッケ
    ージにおいて、前記回路パターン形成部を接着層を介し
    て覆いかつ前記電極形成部の上方及び外側の側方を開放
    するように接合された絶縁物から成るパッケージ基板を
    備える事を特徴とする半導体パッケージ。
  2. 【請求項２】 前記パッケージ基板は前記電極形成部の
    電極列に平行な辺を少なくとも1辺持つ矩形状基板であ
    る事を特徴とする請求項1に記載の半導体パッケージ。
  3. 【請求項３】 前記電極形成部は前記半導体チップの4
    辺のそれぞれに直線上に配置されたボンディングパッド
    列を備え、前記パッケージ基板は前記パッケージ基板の
    4辺が前記ボンディングパッド列に平行かつ前記回路パ
    ターン形成部を覆うように配置される事を特徴とする請
    求項1に記載の半導体パッケージ。
  4. 【請求項４】 前記電極形成部は前記半導体チップの中
    央部に直線上に配置されたボンディングパッド列を備
    え、前記パッケージ基板は前記ボンディングパッド列を
    挟んで前記半導体チップ上で対向する2つの基板で構成
    される事を特徴とする請求項1に記載の半導体パッケー
    ジ。
  5. 【請求項５】 前記電極形成部は前記半導体チップの対
    向する2つの縁に沿って直線上に配置された2列のボンデ
    ィングパッド列を備え、前記パッケージ基板は前記ボン
    ディングパッド列に挟まれた前記回路パターン形成部を
    覆うように配置される事を特徴とする請求項1に記載の
    半導体パッケージ。
JP07411996A 1996-03-28 1996-03-28 半導体パッケージ Expired - Fee Related JP3358697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07411996A JP3358697B2 (ja) 1996-03-28 1996-03-28 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07411996A JP3358697B2 (ja) 1996-03-28 1996-03-28 半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH09266274A JPH09266274A (ja) 1997-10-07
JP3358697B2 true JP3358697B2 (ja) 2002-12-24

Family

ID=13538007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07411996A Expired - Fee Related JP3358697B2 (ja) 1996-03-28 1996-03-28 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3358697B2 (ja)

Also Published As

Publication number Publication date
JPH09266274A (ja) 1997-10-07

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US5637828A (en) High density semiconductor package
US6261865B1 (en) Multi chip semiconductor package and method of construction
US7595551B2 (en) Semiconductor package for a large die
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
JP3420057B2 (ja) 樹脂封止型半導体装置
US7535085B2 (en) Semiconductor package having improved adhesiveness and ground bonding
US4951122A (en) Resin-encapsulated semiconductor device
JP3397852B2 (ja) チップ・オン・ボード組立体およびその製造方法
JPH0455341B2 (ja)
JPS60167454A (ja) 半導体装置
JP2800967B2 (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP3358697B2 (ja) 半導体パッケージ
JP3356566B2 (ja) 半導体パッケージ及びその実装方法
KR100891649B1 (ko) 반도체 패키지 제조방법
JP3013810B2 (ja) 半導体装置の製造方法
JP2681145B2 (ja) 樹脂封止半導体装置
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
JPS6352430A (ja) 半導体装置
JPH053284A (ja) 樹脂封止型半導体装置
JPH01270257A (ja) レジン封止型半導体装置
JPH02180061A (ja) リードフレームおよび半導体装置
JPS6298753A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020912

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071011

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131011

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees