JPS6352430A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6352430A JPS6352430A JP61195461A JP19546186A JPS6352430A JP S6352430 A JPS6352430 A JP S6352430A JP 61195461 A JP61195461 A JP 61195461A JP 19546186 A JP19546186 A JP 19546186A JP S6352430 A JPS6352430 A JP S6352430A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wire
- bonding
- semiconductor device
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000008188 pellet Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010931 gold Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 230000000694 effects Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の信頼性向上に適用して有効な技
術に関する。
術に関する。
半導体装置は、パッケージ基板等のペレット取付基板に
半導体ペレットを取付け、その周囲の基板上に配設され
ている配線層と上記半導体ペレットのボンディングパッ
ドとを電気的に接続することが一般に行われている。そ
の一つであるプラスチックからなるいわゆるピングリッ
ドアレイ く以下、ＰＧＡともいう）型半導体装置につ
いては、１９８４年６月１１日 日経マグロウピル社発
行、別冊「マイクロデバイセズＪＮＯ２、Ｐ１６４〜１
６６に詳説されている。
半導体ペレットを取付け、その周囲の基板上に配設され
ている配線層と上記半導体ペレットのボンディングパッ
ドとを電気的に接続することが一般に行われている。そ
の一つであるプラスチックからなるいわゆるピングリッ
ドアレイ く以下、ＰＧＡともいう）型半導体装置につ
いては、１９８４年６月１１日 日経マグロウピル社発
行、別冊「マイクロデバイセズＪＮＯ２、Ｐ１６４〜１
６６に詳説されている。
上記ＰＧＡ型半導体装萱では、半導体ペレットの周囲に
ある全ての配線層がその内端から所定の長さ露出されて
おり、その露出された部分で上記ワイヤの接続がおこな
われている。
ある全ての配線層がその内端から所定の長さ露出されて
おり、その露出された部分で上記ワイヤの接続がおこな
われている。
上記のように、その内端から所定の長さ露出されている
配線層とボンディングパッドとをワイヤボンディングす
る場合、該両者の位置関係が大きく麺茹することがある
。このような場合、所定の配線層にボンディングされた
ワイヤが、その近傍にある他のリードと接触し、ショー
トを起こす問題がある。この問題は半導体装置の高集積
化等によりボンディングパッドと配線層との位置関係が
複雑になると特に重要である。
配線層とボンディングパッドとをワイヤボンディングす
る場合、該両者の位置関係が大きく麺茹することがある
。このような場合、所定の配線層にボンディングされた
ワイヤが、その近傍にある他のリードと接触し、ショー
トを起こす問題がある。この問題は半導体装置の高集積
化等によりボンディングパッドと配線層との位置関係が
複雑になると特に重要である。
本発明の目的は、搭載された半導体ペレットのワイヤボ
ンディングについて、その信頼性を向上できる技術を提
供することにある。
ンディングについて、その信頼性を向上できる技術を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発胡のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ペレット取付基板に接合された半導体ペレッ
トの周囲に配設されている配線層上に絶縁膜を被着し、
該絶縁膜の所定位置に上記配線層の一部が露出する開口
部を形成し、上記半導体ペレットのボンディングパッド
と上記開口部の配線層とのワイヤボンディングを行うも
のである。
トの周囲に配設されている配線層上に絶縁膜を被着し、
該絶縁膜の所定位置に上記配線層の一部が露出する開口
部を形成し、上記半導体ペレットのボンディングパッド
と上記開口部の配線層とのワイヤボンディングを行うも
のである。
上記した手段によれば、各配線層について所望の位置に
ボンディングに必要な広さの露出部からなるボンディン
グポストを確保した上で、その他の配線層部分を絶縁膜
で被覆しておくことができるため、特定のボンディング
パッドと配線層とをボンディングしているワイヤが他の
配線層と交差する状態にあっても、該ワイヤと配線層と
が接触することを防止でき、上記目的を達成することが
できるものである。
ボンディングに必要な広さの露出部からなるボンディン
グポストを確保した上で、その他の配線層部分を絶縁膜
で被覆しておくことができるため、特定のボンディング
パッドと配線層とをボンディングしているワイヤが他の
配線層と交差する状態にあっても、該ワイヤと配線層と
が接触することを防止でき、上記目的を達成することが
できるものである。
〔実施例１〕
第１図は本発明による実施例１である半導体装置を示す
挺略断面図である。また、第２図は上記半導体装置の拡
大部分平面図である。
挺略断面図である。また、第２図は上記半導体装置の拡
大部分平面図である。
本実施例１の半導体装置は、プラスチックからなるＰＧ
Ａ型半導体装置であって、そのペレット取付基板である
パッケージ基板１は、いわゆるガラスエポキシ樹脂で形
成されている。上記パッケージ基板１には外部端子であ
るピン２が植設されており、該ピン２は基板１の上に被
着されている所定形状の配線層３に電気的に接続されて
いる。
Ａ型半導体装置であって、そのペレット取付基板である
パッケージ基板１は、いわゆるガラスエポキシ樹脂で形
成されている。上記パッケージ基板１には外部端子であ
るピン２が植設されており、該ピン２は基板１の上に被
着されている所定形状の配線層３に電気的に接続されて
いる。
また、パッケージ基板１の最上層には上記配線層３の略
全体を覆う絶縁膜４が被着形成されている。さらに、絶
縁膜４が被着された上記パッケージ基板１の略中央部に
は、上記配線層３とワイヤ５を介して電気的に接続され
ている半導体ペレット６が接着剤７で取付けられており
、その周縁部にはガラスエポキシ樹脂からなる枠体８が
接着剤９で取付けられている。そして、上記パッケージ
基板１と枠体８とで形成される凹部には、該枠体８と略
同じ高さにエポキシ樹！１ｉｉＴ１０が充填されており
、上記半導体ペレット６等の保護がなされている。
全体を覆う絶縁膜４が被着形成されている。さらに、絶
縁膜４が被着された上記パッケージ基板１の略中央部に
は、上記配線層３とワイヤ５を介して電気的に接続され
ている半導体ペレット６が接着剤７で取付けられており
、その周縁部にはガラスエポキシ樹脂からなる枠体８が
接着剤９で取付けられている。そして、上記パッケージ
基板１と枠体８とで形成される凹部には、該枠体８と略
同じ高さにエポキシ樹！１ｉｉＴ１０が充填されており
、上記半導体ペレット６等の保護がなされている。
本実施例１においては、半導体ペレット６の電気的接続
が、該半導体ペレット６のボンディングパッドと、たと
えば第２図および第３図に開口部１３で示す如く、上記
絶縁膜４の一部を開口し、その開口部に露出された配線
１３であるポンディングポスト１１とをワイヤボンディ
ングすることにより行われている。なお、本実施例１に
おいては配線層３が銅（Ｃｔｌ）で形成されているため
、上記ボンディングポスト１１は該配線層３の上にワイ
ヤボンディング性の良い金（Ａｕ）を被着して形成され
ている。
が、該半導体ペレット６のボンディングパッドと、たと
えば第２図および第３図に開口部１３で示す如く、上記
絶縁膜４の一部を開口し、その開口部に露出された配線
１３であるポンディングポスト１１とをワイヤボンディ
ングすることにより行われている。なお、本実施例１に
おいては配線層３が銅（Ｃｔｌ）で形成されているため
、上記ボンディングポスト１１は該配線層３の上にワイ
ヤボンディング性の良い金（Ａｕ）を被着して形成され
ている。
次に、上記ボンディングポス）１１の特徴を第２図に従
って説明する。
って説明する。
すなわち、本実施例１の半導体装置では、半導体ペレッ
ト６のボンディングパッド１２と電気的接続を行う配線
−３とが、該ボンディングパッド１２の配置上その位置
関係が大きく離れているものである。従って、通常のワ
イヤボンディングを行ったのではワイヤ５が隣接する配
線層と交差してしまい、該両者に接触が生じてショート
するおそれがある。
ト６のボンディングパッド１２と電気的接続を行う配線
−３とが、該ボンディングパッド１２の配置上その位置
関係が大きく離れているものである。従って、通常のワ
イヤボンディングを行ったのではワイヤ５が隣接する配
線層と交差してしまい、該両者に接触が生じてショート
するおそれがある。
ところが、本実施例１においては配線層３のほとんどが
絶縁膜４で被覆されており、該絶縁膜４の所定位置に開
口部１３を各￥線１ごとに形成し、ワイヤボンディング
に必要な広さだけ上記配線層３を露出してボンディング
ポスト１１を形成したものである。そのため、ワイヤ５
が隣接する配線１と交差して配置されている場合であっ
ても、該両者に接触が生じることを確実に防止すること
ができるものである。
絶縁膜４で被覆されており、該絶縁膜４の所定位置に開
口部１３を各￥線１ごとに形成し、ワイヤボンディング
に必要な広さだけ上記配線層３を露出してボンディング
ポスト１１を形成したものである。そのため、ワイヤ５
が隣接する配線１と交差して配置されている場合であっ
ても、該両者に接触が生じることを確実に防止すること
ができるものである。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
（１）、パッケージ基板１に接合された半導体ペレット
の周囲に配設された配線層３上に絶縁膜４を被着し、該
絶縁膜の所定位置に上記配線層の一部が露出する開口部
１３を各配線層ごとに形成し、取付けらでいる半導体ペ
レット６のボンディングパッド１２と上記開口部１３に
露出されているリード部とをワイヤボンディングするこ
とにより、各配線層についてワイヤボンディングに必要
な広さだけ露出させ、他を被覆しておくことができるの
で、ワイヤ５が隣接する配線層３と交差して配置されて
いる場合であっても、該両者が接触することを確実に防
止することができる。
の周囲に配設された配線層３上に絶縁膜４を被着し、該
絶縁膜の所定位置に上記配線層の一部が露出する開口部
１３を各配線層ごとに形成し、取付けらでいる半導体ペ
レット６のボンディングパッド１２と上記開口部１３に
露出されているリード部とをワイヤボンディングするこ
とにより、各配線層についてワイヤボンディングに必要
な広さだけ露出させ、他を被覆しておくことができるの
で、ワイヤ５が隣接する配線層３と交差して配置されて
いる場合であっても、該両者が接触することを確実に防
止することができる。
（２）、上記（１）により、半導体装置の高集積化等に
よりワイヤ５と配線層３とが交差する位置関係にある場
合であっても、該両者間にショートが生じることを防止
できるので、電気的信Ｈ惟の向上を達成できる。
よりワイヤ５と配線層３とが交差する位置関係にある場
合であっても、該両者間にショートが生じることを防止
できるので、電気的信Ｈ惟の向上を達成できる。
（３）、開口部１３を、配線層ごとに個別に形成するこ
と１こより、ポンディングポスト１１を自由なレイアウ
トで形成することができる。
と１こより、ポンディングポスト１１を自由なレイアウ
トで形成することができる。
（４）、ボンディングポス）１１を、絶縁膜４に開口部
１３を穿孔することにより容易に形成することができる
ので、パッケージ基板１を予め用意しておくことにより
、任意のレイアウトからなるボンディングボス）１１を
容易に形成することができる。
１３を穿孔することにより容易に形成することができる
ので、パッケージ基板１を予め用意しておくことにより
、任意のレイアウトからなるボンディングボス）１１を
容易に形成することができる。
（５）、上記（４）により、一種類のパッケージ基板を
複数種類の半導体装置に利用できるので、パッケージ基
板を新たに製造することなく半導体装置の製造を行うこ
とができ、新製品の開発期間を短縮することができる。
複数種類の半導体装置に利用できるので、パッケージ基
板を新たに製造することなく半導体装置の製造を行うこ
とができ、新製品の開発期間を短縮することができる。
〔実施例２〕
第３図は本発明による実施例２である半導体装置の拡大
部分平面図である。
部分平面図である。
本実施例２の半導体装置は、その基本的構造は上記実施
例１のものと同一であるが、ボンディングボスト１１を
形成するための開口部の形状のみがことなっているもの
である。
例１のものと同一であるが、ボンディングボスト１１を
形成するための開口部の形状のみがことなっているもの
である。
すなわち、本実施例１では第２図に示すように、開口部
１３が連続した溝状に形成されているものである。
１３が連続した溝状に形成されているものである。
本実施例２においては、開口部１３の形状が単純であり
ながら上記実施例１とほぼ同等の効果を得ることができ
るものである。
ながら上記実施例１とほぼ同等の効果を得ることができ
るものである。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなたとえば、実施例１では開口
部１３を配線層３ごとに、それも半導体ペレット６の側
端に対して傾斜をつけて配貨した例について説明したが
、傾斜をつけたものに限るものでなく、さらに任意の位
置に形成するものであってもよい。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなたとえば、実施例１では開口
部１３を配線層３ごとに、それも半導体ペレット６の側
端に対して傾斜をつけて配貨した例について説明したが
、傾斜をつけたものに限るものでなく、さらに任意の位
置に形成するものであってもよい。
また、実施例２では開口部１３を連続した溝状に、それ
も半導体ペレット６の側端に対して平行に形成した例を
示したが、所定の傾斜をつけて形成してもよいことはい
うまでもない。
も半導体ペレット６の側端に対して平行に形成した例を
示したが、所定の傾斜をつけて形成してもよいことはい
うまでもない。
さらに、上記のように開口部１３は、各配線層３ごとの
ものを単独で、または溝状のものを単独で形成する必要
はなく、この両者が併設されているものであってもよい
ことはいうまでもない。
ものを単独で、または溝状のものを単独で形成する必要
はなく、この両者が併設されているものであってもよい
ことはいうまでもない。
以上の税関では主として本発明者によってなされた発明
をその背景となった利用分野であるプラスチックからな
るＰＧＡ型半導体装置に適用した場合について説明した
が、これに限定されるものではなく、たとえば、ＣＯＢ
（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）型半導体装置等の種
々のパッケージ形式の半導体装置に適用できることはい
うまでもない。またそのパッケージの形成材料もプラス
チックにかぎられるものでなく、セラミック等の通常用
いられるいがなる材料で形成したものにも適用出来るこ
とはくまでもない。
をその背景となった利用分野であるプラスチックからな
るＰＧＡ型半導体装置に適用した場合について説明した
が、これに限定されるものではなく、たとえば、ＣＯＢ
（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）型半導体装置等の種
々のパッケージ形式の半導体装置に適用できることはい
うまでもない。またそのパッケージの形成材料もプラス
チックにかぎられるものでなく、セラミック等の通常用
いられるいがなる材料で形成したものにも適用出来るこ
とはくまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、ペレット取付基板に取付けられた半導体ペレ
ットの周囲に配設された配線層上に絶縁膜を被着し、該
絶縁膜の所定位置に上記配線層の一邪が露出する開口部
を形成し、上記半導体ペレットのボンディングパッドと
上記開口部に露出されている配線層とのワイヤボンディ
ングを行うことにより、各配線層について所望の位置に
ボンディングに必要な広さの露出部からなるボンディン
グポストを確保した上で、その他の配線層部分を絶縁膜
で被覆しておくことができるので、特定のボンディング
パッドと配線層とをボンディングしているワイヤが他の
配線層と交差する状態にあっても、該ワイヤと配線層と
が接触することを確実に防止できるものである。したが
って、上記ワイヤと配線層との間でショートすることを
防止でき、ワイヤボンディングにおける電気的信頼性の
向上を達成できるものである。
ットの周囲に配設された配線層上に絶縁膜を被着し、該
絶縁膜の所定位置に上記配線層の一邪が露出する開口部
を形成し、上記半導体ペレットのボンディングパッドと
上記開口部に露出されている配線層とのワイヤボンディ
ングを行うことにより、各配線層について所望の位置に
ボンディングに必要な広さの露出部からなるボンディン
グポストを確保した上で、その他の配線層部分を絶縁膜
で被覆しておくことができるので、特定のボンディング
パッドと配線層とをボンディングしているワイヤが他の
配線層と交差する状態にあっても、該ワイヤと配線層と
が接触することを確実に防止できるものである。したが
って、上記ワイヤと配線層との間でショートすることを
防止でき、ワイヤボンディングにおける電気的信頼性の
向上を達成できるものである。
第１図は本発明による実施例１である半導体装置を示す
概略断面図、 第２図は上記半導体装置の拡大部分平面図、第３図は本
発明による実施例２である半導体装置の拡大部分平面図
である。 １・・・パッケージ基板、２・・・ビン、３・・・配線
層、４・・・絶縁膜、５・・・ワイヤ、６・・・半導体
ペレット、７・・・接着剤、８・・・枠体、９・・・接
着剤、１０・・・エポキシ樹脂、１１・・・ボンディン
グポスト、１２・・・ボンディングパッド、１３・・・
開口部。
概略断面図、 第２図は上記半導体装置の拡大部分平面図、第３図は本
発明による実施例２である半導体装置の拡大部分平面図
である。 １・・・パッケージ基板、２・・・ビン、３・・・配線
層、４・・・絶縁膜、５・・・ワイヤ、６・・・半導体
ペレット、７・・・接着剤、８・・・枠体、９・・・接
着剤、１０・・・エポキシ樹脂、１１・・・ボンディン
グポスト、１２・・・ボンディングパッド、１３・・・
開口部。
Claims (1)
- 【特許請求の範囲】 １、ペレット取付基板に接合された半導体ペレットの周
囲に配設されている配線層上に絶縁膜が被着され、該絶
縁膜の所定位置に上記配線層の一部が露出する開口部が
形成され、上記半導体ペレットのボンディングパッドと
上記開口部の配線層とがワイヤボンディングされてなる
半導体装置。 ２、配線層が銅で形成され、上記開口部の配線層上に金
が被着されていることを特徴とする特許請求の範囲第１
項記載の半導体装置。 ３、ペレット取付基板が、ピングリッドアレイ型半導体
装置のパッケージ基板であることを特徴とする特許請求
の範囲第１項記載の半導体装置。 ４、ペレット取付基板が樹脂で形成されていることを特
徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61195461A JPS6352430A (ja) | 1986-08-22 | 1986-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61195461A JPS6352430A (ja) | 1986-08-22 | 1986-08-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6352430A true JPS6352430A (ja) | 1988-03-05 |
Family
ID=16341459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61195461A Pending JPS6352430A (ja) | 1986-08-22 | 1986-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6352430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040984A (en) * | 1996-02-27 | 2000-03-21 | Fuji Machinery Mfg. & Electronics Co., Ltd. | Printed circuit board with opposed bonding shelves for semiconductor chip wire bonding at different levels |
| US6327152B1 (en) | 1998-04-10 | 2001-12-04 | Casio Computer Co., Ltd. | Interchangeable modular arrangement of computer and accessory devices |
-
1986
- 1986-08-22 JP JP61195461A patent/JPS6352430A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040984A (en) * | 1996-02-27 | 2000-03-21 | Fuji Machinery Mfg. & Electronics Co., Ltd. | Printed circuit board with opposed bonding shelves for semiconductor chip wire bonding at different levels |
| US6327152B1 (en) | 1998-04-10 | 2001-12-04 | Casio Computer Co., Ltd. | Interchangeable modular arrangement of computer and accessory devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838754B2 (en) | Multi-chip package | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US5399903A (en) | Semiconductor device having an universal die size inner lead layout | |
| US5332864A (en) | Integrated circuit package having an interposer | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US6307257B1 (en) | Dual-chip integrated circuit package with a chip-die pad formed from leadframe leads | |
| US5637828A (en) | High density semiconductor package | |
| US6552416B1 (en) | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring | |
| KR940007649B1 (ko) | 반도체 패키지 | |
| JPH05343588A (ja) | 一部モールド型ｐｃｂチップキャリヤタイプパッケージ | |
| KR0179924B1 (ko) | 버텀리드 반도체 패키지 | |
| US6639308B1 (en) | Near chip size semiconductor package | |
| US6650005B2 (en) | Micro BGA package | |
| JPS622628A (ja) | 半導体装置 | |
| JPS6352430A (ja) | 半導体装置 | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| US6310389B1 (en) | Semiconductor package | |
| KR20010059916A (ko) | 멀티칩 모듈 반도체패키지 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| KR0173930B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| JP3358697B2 (ja) | 半導体パッケージ |