JPS622628A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS622628A JPS622628A JP60142217A JP14221785A JPS622628A JP S622628 A JPS622628 A JP S622628A JP 60142217 A JP60142217 A JP 60142217A JP 14221785 A JP14221785 A JP 14221785A JP S622628 A JPS622628 A JP S622628A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate lead
- semiconductor chip
- semiconductor device
- lead frame
- outer leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は多ビンを右する半導体装直に係り、特に中間リ
ード帯を右する半導体装置の構造に関する。
ード帯を右する半導体装置の構造に関する。
リードフレームの素子搭載領域に載置された半導体素子
の素子電極と、リードフレームのアウタリードとを接続
する技術においで、電極用パッドとアウタリードとの間
の距離をある程度以上大きくすることはできない。そし
て実用的には、この距離は2.5Mが限界である。従っ
て半導体チップが小さくなった場合、ワイヤボンディン
グ可能な距離までアウタリードをチップ側に近ずけるこ
とが必要となる。
の素子電極と、リードフレームのアウタリードとを接続
する技術においで、電極用パッドとアウタリードとの間
の距離をある程度以上大きくすることはできない。そし
て実用的には、この距離は2.5Mが限界である。従っ
て半導体チップが小さくなった場合、ワイヤボンディン
グ可能な距離までアウタリードをチップ側に近ずけるこ
とが必要となる。
その結果、隣り合うアウタリード間の開隔は小さくなる
。しかし、プレスフレームでは加工技術上の制約からア
ウタリードの相互の間隔をむやみに小さくすることはで
きず、フレーム材の厚さ程度の間隔が最小値となる。
。しかし、プレスフレームでは加工技術上の制約からア
ウタリードの相互の間隔をむやみに小さくすることはで
きず、フレーム材の厚さ程度の間隔が最小値となる。
このような事情から、従来の多ビンデバイスを微細化し
た半導体装置では、ボンディング可能な距離までアウタ
リードをポンディングパッドに近寄せることができない
ことになる。そこで、このようなチップを例えばワイヤ
ボンディング技術を使ってアセンブリしようとする詩に
は、半導体チップとアウタリードとの門に中間リード帯
を配置する必要がある。しかし、中間リード技術は現在
模索段階にあり、決定的な技術としては確立されていな
い。
た半導体装置では、ボンディング可能な距離までアウタ
リードをポンディングパッドに近寄せることができない
ことになる。そこで、このようなチップを例えばワイヤ
ボンディング技術を使ってアセンブリしようとする詩に
は、半導体チップとアウタリードとの門に中間リード帯
を配置する必要がある。しかし、中間リード技術は現在
模索段階にあり、決定的な技術としては確立されていな
い。
本発明は上述した欠点を解消するためになされたもので
、中間リード帯を簡単な技術で構成することにより、多
ビンのチップでも容易に配線が行なえる半導体装置を提
供することを目的とする。
、中間リード帯を簡単な技術で構成することにより、多
ビンのチップでも容易に配線が行なえる半導体装置を提
供することを目的とする。
上記の目的を達成するため本発明は、半導体素子とアウ
タリードとの間に位置するよう素子搭載領域上に設けら
れた絶縁体からなる中継部材と、この中継部材の表面に
設けられた複数の電極と、中継部材および複数の電極′
で構成される中間り一ド帯を介して素子電極とアウタリ
ードとを電気的に接続する接続手段(例えばボンディン
グワイヤ)とを備える半導体装置を提供するものである
。
タリードとの間に位置するよう素子搭載領域上に設けら
れた絶縁体からなる中継部材と、この中継部材の表面に
設けられた複数の電極と、中継部材および複数の電極′
で構成される中間り一ド帯を介して素子電極とアウタリ
ードとを電気的に接続する接続手段(例えばボンディン
グワイヤ)とを備える半導体装置を提供するものである
。
以下、添付図面を参照して本発明の詳細な説明する。
第1図は一実施例の斜視図である。リードフレームの素
子搭載領域(ベッド)1上に、半導体チップ3を取り囲
むように中間リード枠体2がマウントされている。この
中間リード枠体2Gよ、半導体デツプ3とアウタリード
4との間に位置するようにマウン1−される。枠体2の
材料は絶縁体であって、その表面には複数の電極6が設
けられており、これらにより中間リード帯が構成される
。
子搭載領域(ベッド)1上に、半導体チップ3を取り囲
むように中間リード枠体2がマウントされている。この
中間リード枠体2Gよ、半導体デツプ3とアウタリード
4との間に位置するようにマウン1−される。枠体2の
材料は絶縁体であって、その表面には複数の電極6が設
けられており、これらにより中間リード帯が構成される
。
そしてこの中間リード帯上の配線6を介して、半導体チ
ップ3上の電極パッド5とアウタリード4とがそれぞれ
ワイヤ7.8で電気的に接続される。従ってこの中間リ
ード枠体2は、中継部材としての機能を持っている。
ップ3上の電極パッド5とアウタリード4とがそれぞれ
ワイヤ7.8で電気的に接続される。従ってこの中間リ
ード枠体2は、中継部材としての機能を持っている。
第2図は第1図に示した中間リード枠体2の拡大図で、
フレームの素子搭載領域1上にマウントされた状態を示
したものである。絶縁体としてはガラスエポキシ基板1
0を用い、その表面の配線としては銅板9を用いている
。なお、フレームの索子搭載領域1との接着は、高分子
接着剤11をエポキシ基板10の接着面に周知の技術を
用いて塗布することにより行なうことができる。
フレームの素子搭載領域1上にマウントされた状態を示
したものである。絶縁体としてはガラスエポキシ基板1
0を用い、その表面の配線としては銅板9を用いている
。なお、フレームの索子搭載領域1との接着は、高分子
接着剤11をエポキシ基板10の接着面に周知の技術を
用いて塗布することにより行なうことができる。
このように、半導体チップとアウタリードとの中間に位
置するように、中間リード帯をフレームの素子搭載領域
にマウントして設けたため、半導体装置が多ビン構造で
あっても、チップとアウタリードの接続を容易に行なう
ことかできる。ボンディングに際しては、上述したよう
にこの中間リード枠体2を介して両方ともワイヤボンデ
ィングしてよいが、必要ならばパッドと中間リードおよ
び中間リードとアウタリードとの間の、一方もしくは両
方をビームリード、テープオートメイテイッドボンデイ
ング(TAB)で接続してbよい。
置するように、中間リード帯をフレームの素子搭載領域
にマウントして設けたため、半導体装置が多ビン構造で
あっても、チップとアウタリードの接続を容易に行なう
ことかできる。ボンディングに際しては、上述したよう
にこの中間リード枠体2を介して両方ともワイヤボンデ
ィングしてよいが、必要ならばパッドと中間リードおよ
び中間リードとアウタリードとの間の、一方もしくは両
方をビームリード、テープオートメイテイッドボンデイ
ング(TAB)で接続してbよい。
なお本実施例の場合には、中継部材としての中間リード
帯を枠体として構成したが、この形状は枠体に限定され
るものではなく、必要に応じて任意の形状を選択するこ
とができる。
帯を枠体として構成したが、この形状は枠体に限定され
るものではなく、必要に応じて任意の形状を選択するこ
とができる。
上記の実施例で採用される中間リード帯はコストが低く
、しかも採用に際して技術的な困難がさほど無いため、
完成された半導体装置の]ストを上昇させることはない
。
、しかも採用に際して技術的な困難がさほど無いため、
完成された半導体装置の]ストを上昇させることはない
。
以上の通り本発明では、素子搭載領域上に半導体チップ
とアウタリードとの電気的接続を行なうための中間リー
ド帯を設けたもので、微細化された多ビンの半導体チッ
プの場合でも容易に配線ができる半導体装置を得ること
ができる。
とアウタリードとの電気的接続を行なうための中間リー
ド帯を設けたもので、微細化された多ビンの半導体チッ
プの場合でも容易に配線ができる半導体装置を得ること
ができる。
また、従来の微細化多ビンのパッケージに周知のワイヤ
ボンディング技術を用いて配線をJ3こなうことができ
る。
ボンディング技術を用いて配線をJ3こなうことができ
る。
第1図は本発明の一実施例を示す斜視図、第2図は本発
明で用いられる中間リード帯の拡大図である。 1・・・リードフレームの素子搭載領域、2・・・中間
リード枠体、3・・・半導体チップ、4・・・アウタリ
ード、5・・・電極パッド、6・・・中間リード配線、
7゜8・・・ワイヤ、9・・・銅板、11・・・ガラス
エポキシ基板。
明で用いられる中間リード帯の拡大図である。 1・・・リードフレームの素子搭載領域、2・・・中間
リード枠体、3・・・半導体チップ、4・・・アウタリ
ード、5・・・電極パッド、6・・・中間リード配線、
7゜8・・・ワイヤ、9・・・銅板、11・・・ガラス
エポキシ基板。
Claims (1)
- 【特許請求の範囲】 1、リードフレームの素子搭載領域に載置した半導体素
子の素子電極と、前記リードフレームのアウタリードと
を導電体で接続した半導体装置において、 前記半導体素子と前記アウタリードとの間に位置するよ
う前記素子搭載領域上に設けられた絶縁体からなる中継
部材と、この中継部材の表面に設けられた複数の電極と
、前記中継部材および複数の電極で構成される中間リー
ド帯を介して前記素子電極と前記アウタリードとを電気
的に接続する接続手段とを備えることを特徴とする半導
体装置。 2、前記接続手段はボンディングワイヤである特許請求
の範囲第1項記載の半導体装置。 3、前記接続手段はビームリードである特許請求の範囲
第1項記載の半導体装置。 4、前記接続手段はTABである特許請求の範囲第1項
記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60142217A JPS622628A (ja) | 1985-06-28 | 1985-06-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60142217A JPS622628A (ja) | 1985-06-28 | 1985-06-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS622628A true JPS622628A (ja) | 1987-01-08 |
Family
ID=15310126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60142217A Pending JPS622628A (ja) | 1985-06-28 | 1985-06-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS622628A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62259450A (ja) * | 1986-04-28 | 1987-11-11 | モノリシツク メモリ−ズ,インコ−ポレイテツド | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 |
JPS6324647A (ja) * | 1986-05-27 | 1988-02-02 | エイ・ティ・アンド・ティ・コーポレーション | 半導体パッケ−ジ |
JPS6457641U (ja) * | 1987-09-30 | 1989-04-10 | ||
US5086335A (en) * | 1990-07-31 | 1992-02-04 | Hewlett-Packard Company | Tape automated bonding system which facilitate repair |
JPH04107961A (ja) * | 1990-08-29 | 1992-04-09 | Sumitomo Metal Mining Co Ltd | 多層リードフレーム |
JPH04133460A (ja) * | 1990-09-26 | 1992-05-07 | Sumitomo Metal Mining Co Ltd | 樹脂製接着剤の接着・硬化方法 |
JPH04192449A (ja) * | 1990-11-27 | 1992-07-10 | Sumitomo Metal Mining Co Ltd | 複合リードフレーム |
EP0513591A2 (en) * | 1991-05-09 | 1992-11-19 | International Business Machines Corporation | Lead Frame-chip package |
JPH0750315A (ja) * | 1994-06-23 | 1995-02-21 | Ricoh Co Ltd | 半導体装置の実装方法 |
-
1985
- 1985-06-28 JP JP60142217A patent/JPS622628A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62259450A (ja) * | 1986-04-28 | 1987-11-11 | モノリシツク メモリ−ズ,インコ−ポレイテツド | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 |
JPS6324647A (ja) * | 1986-05-27 | 1988-02-02 | エイ・ティ・アンド・ティ・コーポレーション | 半導体パッケ−ジ |
JPS6457641U (ja) * | 1987-09-30 | 1989-04-10 | ||
US5086335A (en) * | 1990-07-31 | 1992-02-04 | Hewlett-Packard Company | Tape automated bonding system which facilitate repair |
JPH04107961A (ja) * | 1990-08-29 | 1992-04-09 | Sumitomo Metal Mining Co Ltd | 多層リードフレーム |
JPH04133460A (ja) * | 1990-09-26 | 1992-05-07 | Sumitomo Metal Mining Co Ltd | 樹脂製接着剤の接着・硬化方法 |
JPH04192449A (ja) * | 1990-11-27 | 1992-07-10 | Sumitomo Metal Mining Co Ltd | 複合リードフレーム |
EP0513591A2 (en) * | 1991-05-09 | 1992-11-19 | International Business Machines Corporation | Lead Frame-chip package |
US5168368A (en) * | 1991-05-09 | 1992-12-01 | International Business Machines Corporation | Lead frame-chip package with improved configuration |
JPH0750315A (ja) * | 1994-06-23 | 1995-02-21 | Ricoh Co Ltd | 半導体装置の実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
JPH0350859A (ja) | Loc型リードフレームを備えた半導体集積回路装置 | |
KR940007649B1 (ko) | 반도체 패키지 | |
US4534105A (en) | Method for grounding a pellet support pad in an integrated circuit device | |
US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
JPS622628A (ja) | 半導体装置 | |
JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
JP2532041B2 (ja) | 半導体装置用リ―ドフレ―ム | |
JP2763234B2 (ja) | 半導体装置 | |
JPS62260343A (ja) | 半導体装置 | |
JP2587722Y2 (ja) | 半導体装置 | |
JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
JPH07273275A (ja) | 半導体装置 | |
JPH0666351B2 (ja) | 半導体集積回路 | |
JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
JP3248117B2 (ja) | 半導体装置 | |
EP0430239A1 (en) | Resin molded semiconductor device having tab kept at desired electric potential | |
JPS6352430A (ja) | 半導体装置 | |
JPH0637234A (ja) | 半導体装置 | |
KR100525091B1 (ko) | 반도체 패키지 | |
JPH0685149A (ja) | 半導体装置 | |
JPH05291478A (ja) | 樹脂封止型半導体装置 |