JPH04107961A - 多層リードフレーム - Google Patents
多層リードフレームInfo
- Publication number
- JPH04107961A JPH04107961A JP2225261A JP22526190A JPH04107961A JP H04107961 A JPH04107961 A JP H04107961A JP 2225261 A JP2225261 A JP 2225261A JP 22526190 A JP22526190 A JP 22526190A JP H04107961 A JPH04107961 A JP H04107961A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor
- island
- thickness
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000003780 insertion Methods 0.000 claims abstract description 10
- 230000037431 insertion Effects 0.000 claims abstract description 10
- 239000000853 adhesive Substances 0.000 abstract description 7
- 230000001070 adhesive effect Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract description 2
- 125000003700 epoxy group Chemical group 0.000 abstract 1
- 229920001721 polyimide Polymers 0.000 description 6
- 210000004556 brain Anatomy 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体の実装に使用する多層リードフレームに
関する。
関する。
［従来の技術］
高速の ３２ ビット・マイクロプロセッサ−やＢｉ’
−０ＭＯ５のゲートアレイなど、消費電力２〜３Ｗ級で
使用される１００ビン以上（以下多ビン）のＬＳＩの実
装用としてアイランドのないリードフレーム基板の下面
に、その中央部に半導体挿入用開口部を設けたポリイミ
ドフィルム等の絶縁用シートを介してその中央部に半導
体挿入用開口部を設けた電源ブレーンを接着剤で接合し
、さらにその下面に、その中央部に半導体挿入用開口部
を設けたポリイミドフィルム等の絶縁用シートを介して
接地ブレーンを接着剤で接合して形成された多層リード
フレームが使用されている。これは、ＬＳＩをＰＧＡよ
り安価なプラスチックＱＦＰに搭載することによりパッ
ケージコストを下げようとするものである。
−０ＭＯ５のゲートアレイなど、消費電力２〜３Ｗ級で
使用される１００ビン以上（以下多ビン）のＬＳＩの実
装用としてアイランドのないリードフレーム基板の下面
に、その中央部に半導体挿入用開口部を設けたポリイミ
ドフィルム等の絶縁用シートを介してその中央部に半導
体挿入用開口部を設けた電源ブレーンを接着剤で接合し
、さらにその下面に、その中央部に半導体挿入用開口部
を設けたポリイミドフィルム等の絶縁用シートを介して
接地ブレーンを接着剤で接合して形成された多層リード
フレームが使用されている。これは、ＬＳＩをＰＧＡよ
り安価なプラスチックＱＦＰに搭載することによりパッ
ケージコストを下げようとするものである。
［発明が解決しようとする課題］
近年の半導体チップの高集積化及び多用化の要求は目覚
しく、常に一層の多ビン化や小型化、薄型化が求められ
、かつ信号用、電源用、接地用のビンの位置の設定の自
由度の増大が求められている。
しく、常に一層の多ビン化や小型化、薄型化が求められ
、かつ信号用、電源用、接地用のビンの位置の設定の自
由度の増大が求められている。
しかし、上記従来のものではこの要求を満足させること
はできない、というのは、一般にリードの幅はボンディ
ングワイヤーの直径の３４ｆ！程度が必要とされ、１０
０μｍ程度とされている。よって、−層の多ビン化を図
るためにはリード間の間隔を狭めることが必要となる。
はできない、というのは、一般にリードの幅はボンディ
ングワイヤーの直径の３４ｆ！程度が必要とされ、１０
０μｍ程度とされている。よって、−層の多ビン化を図
るためにはリード間の間隔を狭めることが必要となる。
しかし、上記多層リードフレームでは基板を直接エツチ
ングによりリードに加工するためにリード間隔は、例え
ば板圧が０．１５ｍｍの４２合金を基板として用いた場
合には、０．２＋ａｍ程度までしか減少できず、それ以
上リード間隔を狭めて多ビン化を図ることができない。
ングによりリードに加工するためにリード間隔は、例え
ば板圧が０．１５ｍｍの４２合金を基板として用いた場
合には、０．２＋ａｍ程度までしか減少できず、それ以
上リード間隔を狭めて多ビン化を図ることができない。
更に、絶縁用シートとして用いられるポリイミドフィル
ム等の厚さは０．１２５ｍｍ程度あり、接地ブレーン、
電源ブレーンに用いる金属板は通常厚さ０．１５＋ｕ＋
のリードフレーム用基板を用いるため、完成したリード
フレームの全厚さは０．８ｍｍ程度とならざるを得す、
−層の薄型化には対応できない。
ム等の厚さは０．１２５ｍｍ程度あり、接地ブレーン、
電源ブレーンに用いる金属板は通常厚さ０．１５＋ｕ＋
のリードフレーム用基板を用いるため、完成したリード
フレームの全厚さは０．８ｍｍ程度とならざるを得す、
−層の薄型化には対応できない。
本発明の目的は上記要求を満足しうる多層リードフレー
ムの提供にある。
ムの提供にある。
［課題を解決す・るための手段］
上記課題を解決する本発明の多層リードフレームはアイ
ランド部と外部リード部からなるリードフレームのアイ
ランド部の上面に、その中央部に半導体挿入口を有し、
かつその表面に配Ｍ部を有する絶縁シートを少なくとも
１枚接合させて成る多層リードフレームである。
ランド部と外部リード部からなるリードフレームのアイ
ランド部の上面に、その中央部に半導体挿入口を有し、
かつその表面に配Ｍ部を有する絶縁シートを少なくとも
１枚接合させて成る多層リードフレームである。
［作用］
本発明の多層リードフレームはアイランド部が接地ブレ
ーンとなり、かつヒートシンクを兼ねるため、従来の高
熱放散性は損われず、電源ブレーンとポリイミドフィル
ムの組の代りに少なくとも１枚以上の絶縁シートを用い
るため、多ビン化、小型化、薄型化が可能であり、かつ
信号用、電源用、接地用のビンの位置の設定が任意とな
る。
ーンとなり、かつヒートシンクを兼ねるため、従来の高
熱放散性は損われず、電源ブレーンとポリイミドフィル
ムの組の代りに少なくとも１枚以上の絶縁シートを用い
るため、多ビン化、小型化、薄型化が可能であり、かつ
信号用、電源用、接地用のビンの位置の設定が任意とな
る。
本発明で用いる絶縁シートは従来のものでよく、通常そ
の片面に金属箔膜層を有するポリイミドフィルム等の金
属ｆ＠膜層の表面にレジストを塗付し、所望のマスクを
用いて露光し、焼成してパターンを形成し、無電解鍍金
、あるいは電解鍍金により配線部を形成し、次いでポリ
イミドフィルム等をエツチング等により開孔し、切断し
て得る。この絶縁シートをアイランド部に接合させる方
法としては、従来どうリエボキシ系等の樹脂性接着剤を
用いれば裏い、以下本発明の実施の１例を用いて更に詳
細に説明する。
の片面に金属箔膜層を有するポリイミドフィルム等の金
属ｆ＠膜層の表面にレジストを塗付し、所望のマスクを
用いて露光し、焼成してパターンを形成し、無電解鍍金
、あるいは電解鍍金により配線部を形成し、次いでポリ
イミドフィルム等をエツチング等により開孔し、切断し
て得る。この絶縁シートをアイランド部に接合させる方
法としては、従来どうリエボキシ系等の樹脂性接着剤を
用いれば裏い、以下本発明の実施の１例を用いて更に詳
細に説明する。
第１図は本発明の実施の１例のリードフレームに半導体
を搭載した例の構成図と断面図を示したものであり、リ
ードフレーム１の半導体２のヒートシンクを兼ねる大型
のアイランド部３の上に、その中央部に半導体挿入用開
口部４．４゛ ４”を設け、かつその片面に配線５．
５° ５゛部を設けた３枚の絶縁シート６．６’
６”をエポキシ系樹脂性接着剤７で接合し、前記半導
体挿入用開口部のアイランド部３に半導体２を導電性ベ
ースト８を用いて接合したものである。
を搭載した例の構成図と断面図を示したものであり、リ
ードフレーム１の半導体２のヒートシンクを兼ねる大型
のアイランド部３の上に、その中央部に半導体挿入用開
口部４．４゛ ４”を設け、かつその片面に配線５．
５° ５゛部を設けた３枚の絶縁シート６．６’
６”をエポキシ系樹脂性接着剤７で接合し、前記半導
体挿入用開口部のアイランド部３に半導体２を導電性ベ
ースト８を用いて接合したものである。
この実施例では、接地配線を半導体２とアイランド３と
所定の外部リード９とをワイヤーボンディング１０する
ことにより構成し、電源配線を半導体２と第１層の絶縁
シートの配Ｍ５部と所定の外部リード９とをワイヤーボ
ンディング１０することにより構成し、信号配線を半導
体７と第２層及び第３層の所定のｊ！ｉ！ａａ５°
５″と所定の外部リード９とをワイヤーボンディング１
０することにより構成している。
所定の外部リード９とをワイヤーボンディング１０する
ことにより構成し、電源配線を半導体２と第１層の絶縁
シートの配Ｍ５部と所定の外部リード９とをワイヤーボ
ンディング１０することにより構成し、信号配線を半導
体７と第２層及び第３層の所定のｊ！ｉ！ａａ５°
５″と所定の外部リード９とをワイヤーボンディング１
０することにより構成している。
本発明に用いる絶縁シートでは、配線はエツチングによ
り形成されるため該配線の間隔は０．０８ａｍまで減少
でき、又、用いる絶縁シートの厚さは配線部の厚さを含
め０．０５５ ｍｍ程度であり、例えば上記実施例のよ
うに絶縁シートを３枚重ねたものであっても全体の厚さ
を０．３７５ ｍｍと極めて薄くすることができ多ビン
化、小型化は槓めて容易である。又、所望の厚みになる
範囲で複数枚の絶縁シートを用いることができること、
又、多ビン化が可能であることより信号用、電源用、接
地用のビンの位置の設定の自由度を増大することができ
る。
り形成されるため該配線の間隔は０．０８ａｍまで減少
でき、又、用いる絶縁シートの厚さは配線部の厚さを含
め０．０５５ ｍｍ程度であり、例えば上記実施例のよ
うに絶縁シートを３枚重ねたものであっても全体の厚さ
を０．３７５ ｍｍと極めて薄くすることができ多ビン
化、小型化は槓めて容易である。又、所望の厚みになる
範囲で複数枚の絶縁シートを用いることができること、
又、多ビン化が可能であることより信号用、電源用、接
地用のビンの位置の設定の自由度を増大することができ
る。
［発明の効果］
本発明の方法によれば、絶縁シートを用いるため、リー
ド間の間隔を狭めることができ、かつ厚さを薄くするこ
とができる。このため、−層の多ビン化を図ることが可
能であり、かつ小型化を実現できる。又、これにより信
号用、電源用、接地用のビンの位置の設定の自由度を増
大することができる。
ド間の間隔を狭めることができ、かつ厚さを薄くするこ
とができる。このため、−層の多ビン化を図ることが可
能であり、かつ小型化を実現できる。又、これにより信
号用、電源用、接地用のビンの位置の設定の自由度を増
大することができる。
第１図は本発明の実施の１例のリードフレームに半導体
を搭載した例の構成図と断面図を示したものである。 １−−−−−−−−−リードフレーム ２−−−−−−−−一半導体 ３−一一一−−−−−アイラノド部 ４．４゛ ４”−ｍ−半導体挿入用開口部５．５゛、
５″−ｍ−配線 ６．６’ ６”−−一絶縁シート ７−−−−−−−−−エボキシ系樹脂性接着剤８−−一
−−−−−−導電性ペースト ９−−一−−−−−−外部リード ０−−−−−−〜−−ワイヤーボンディング特許出願人
住友金属鉱山株式会社
を搭載した例の構成図と断面図を示したものである。 １−−−−−−−−−リードフレーム ２−−−−−−−−一半導体 ３−一一一−−−−−アイラノド部 ４．４゛ ４”−ｍ−半導体挿入用開口部５．５゛、
５″−ｍ−配線 ６．６’ ６”−−一絶縁シート ７−−−−−−−−−エボキシ系樹脂性接着剤８−−一
−−−−−−導電性ペースト ９−−一−−−−−−外部リード ０−−−−−−〜−−ワイヤーボンディング特許出願人
住友金属鉱山株式会社
Claims (1)
- アイランド部と外部リード部からなるリードフレーム
のアイランド部の上面に、その中央部に半導体挿入口を
有し、かつその表面に配線部を有する絶縁シートを少な
くとも１枚接合させて成る多層リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225261A JPH04107961A (ja) | 1990-08-29 | 1990-08-29 | 多層リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225261A JPH04107961A (ja) | 1990-08-29 | 1990-08-29 | 多層リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107961A true JPH04107961A (ja) | 1992-04-09 |
Family
ID=16826546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2225261A Pending JPH04107961A (ja) | 1990-08-29 | 1990-08-29 | 多層リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10247075A1 (de) * | 2002-10-09 | 2004-04-22 | Micronas Gmbh | Trägereinrichtung für monolithisch integrierte Schaltungen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622628A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置 |
| JPH0277145A (ja) * | 1988-09-13 | 1990-03-16 | Ibiden Co Ltd | 半導体装置 |
-
1990
- 1990-08-29 JP JP2225261A patent/JPH04107961A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622628A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置 |
| JPH0277145A (ja) * | 1988-09-13 | 1990-03-16 | Ibiden Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10247075A1 (de) * | 2002-10-09 | 2004-04-22 | Micronas Gmbh | Trägereinrichtung für monolithisch integrierte Schaltungen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5599747A (en) | Method of making circuitized substrate | |
| KR20050023538A (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| US6857470B2 (en) | Stacked chip package with heat transfer wires | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| US5953594A (en) | Method of making a circuitized substrate for chip carrier structure | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JP2000332160A (ja) | キャビティダウン型半導体パッケージ | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| US6225028B1 (en) | Method of making an enhanced organic chip carrier package | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| TWI757133B (zh) | 四方扁平無引腳封裝結構 | |
| JPH09199526A (ja) | 半導体装置 | |
| JPH06204355A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH04107961A (ja) | 多層リードフレーム | |
| JPH07202120A (ja) | 高放熱型メモリおよび高放熱型メモリモジュール | |
| JPS61168926A (ja) | 樹脂基板 | |
| JP3053013B2 (ja) | 半導体集積回路装置 | |
| JPH0997964A (ja) | プリント配線板及びその製造方法 | |
| JPS5853854A (ja) | 高密度ｌｓｉパツケ−ジ | |
| JPS61272956A (ja) | ハイブリツド型半導体装置 |