JPH0997964A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法

Info

Publication number
JPH0997964A
JPH0997964A JP7254243A JP25424395A JPH0997964A JP H0997964 A JPH0997964 A JP H0997964A JP 7254243 A JP7254243 A JP 7254243A JP 25424395 A JP25424395 A JP 25424395A JP H0997964 A JPH0997964 A JP H0997964A
Authority
JP
Japan
Prior art keywords
circuit pattern
wiring board
layer
wiring circuit
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP7254243A
Other languages
English (en)
Inventor
Yoshio Watanabe
喜夫 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7254243A priority Critical patent/JPH0997964A/ja
Publication of JPH0997964A publication Critical patent/JPH0997964A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 加工費の削減及び配線密度の向上を可能と
し、薄型化及び小型化に対応可能とする。 【解決手段】 第1の絶縁層4の一主面4a上に電子部
品との結線部5aを有する第1の配線回路パターン5を
形成する場合に、上記第1の配線回路パターン5の電子
部品との結線部5a近傍を凹部19とし、当該結線部5
aを凹部19内に形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品等との結
線部を有する配線回路パターンが最外層に形成されるプ
リント配線板及びその製造方法に関する。詳しくは、結
線部を最外層に配することで加工費が削減され、かつ配
線密度の向上が可能とされ、最外層に凹部を設け、この
凹部内に結線部を配することで、薄型化,小型化に対応
可能となされたプリント配線板及びその製造方法に係わ
るものである。
【0002】
【従来の技術】ピングリッドアレイやボールグリッドア
レイ用のプリント配線板やハイブリットIC用プリント
配線板においては、半導体素子等の電子部品を搭載する
際にプリント配線板自体の厚さが厚くならないように、
プリント配線板内にキャビティーと称される孔部を形成
し、この孔部内に電子部品等を配し、この孔部内で電子
部品の端子と配線回路パターンの結線を行うようにして
いる。なお、これらプリント配線板においては、発生す
る熱を放熱するために放熱板を形成するようにしてい
る。そして、例えばボールグリッドアレイ用のプリント
配線板は、例えば図12に示すような構造を有する。
【0003】上記プリント配線板は、半導体素子等とワ
イヤー結線するための複数の結線部102aを有する第
1の配線回路パターン102が一主面101aに形成さ
れる第1の絶縁基板101の一主面101a側に、ボー
ル105との接続部とされる複数のランド部106aを
有する第2の配線回路パターン106が一主面104a
に形成される第2の絶縁基板104が第3の絶縁基板1
03を介して積層され、また第1の絶縁基板101の一
主面101aに対向する裏面101b側に第4の絶縁基
板107が積層され、この第4の絶縁基板107に接着
層123を介して銅やタングステン合金等の金属よりな
る放熱性の良い板材である放熱板108が積層されてな
るものである。
【0004】そして、第2及び第3の絶縁基板104,
103の所定の位置には、第1の絶縁基板101の半導
体素子等との接続部である第1の配線回路パターン10
2中の結線部102aの一部を露呈させるような貫通孔
109,110がそれぞれ形成されている。
【0005】また、第1及び第4の絶縁基板101,1
07の上記貫通孔109,110に対応する位置には該
貫通孔109,110よりも小径の貫通孔111,11
2がそれぞれ形成され、結果的に放熱板108の一部が
露呈するようになされている。
【0006】従って、これら貫通孔109,110,1
11,112により開口側に向かって広がる階段状をな
す貫通孔、言い換えればキャビティー121が形成され
ることとなる。
【0007】さらに、キャビティー121の第1及び第
4の絶縁基板101,107の貫通孔111,112に
より形成される孔部内に例えば半導体素子等の電子部品
113が配されている。すなわち、電子部品113は放
熱板108上に接着層122を介して配されることとな
る。
【0008】そして、上記電子部品113の図示しない
複数の端子と第1の配線回路パターン102中の複数の
結線部102aがそれぞれワイヤー114によって結線
されている。
【0009】また、このプリント配線板には、第2の絶
縁基板104,第3の絶縁基板103,第1の絶縁基板
101,第4の絶縁基板107を貫通する複数のスルー
ホール115が形成されており、このスルーホール11
5により第1の配線回路パターン102中の複数の結線
部102aと第2の配線回路パターン106中の複数の
ランド部106aがそれぞれ対応して接続されている。
【0010】すなわち、電子部品113から引き出され
た各結線部102aが各スルーホール105を介して最
上層となる第2の配線回路パターン106中のランド部
106aにそれぞれ導出されることとなる。さらにこの
プリント配線板においては、ランド部106aに接続さ
れる図示しない接続部上に外部との接続のためのボール
105がそれぞれ配されている。
【0011】さらにまた、このプリント配線板において
は、電子部品113を封入するための封止材116を貫
通孔109,110,111,112により構成される
キャビティー121内に充填している。また、最上層と
なる第2の配線回路パターン106上にランド部106
a及び図示しない接続部以外の保護を必要とする部分を
保護するソルダーレジスト層117を形成している。
【0012】なお、このプリント配線板においては、図
中に示すように、第3の絶縁基板103の上に例えばグ
ランド層として機能する第3の配線回路パターン118
を形成する、或いは第4の絶縁基板107の上に例えば
電源層として機能する第4の配線回路パターン119,
第5の配線回路パターン120を形成したりしても良
い。そして、必要に応じてこれら第3及び第4の配線回
路パターン118,119をスルーホール115に接続
したり、これらを最外層となる第2の配線回路パターン
106に接続する独立した図示しないスルーホールを形
成するようにしても良い。
【0013】このような端子を露呈させたり、素子を配
するための貫通孔により形成されるキャビティー121
を有する構成のプリント配線板は、通常、所定の配線回
路パターンの形成される絶縁基板を所定枚数積層した
後、キャビティー形成位置にその形状に応じた機械加工
を行って形成する。また、このようなプリント配線板
は、所定の位置に予め貫通孔が形成された絶縁基板を積
層してキャビティーを形成するようにしても形成され
る。
【0014】
【発明が解決しようとする課題】しかしながら、上記の
ように機械加工でキャビティーを有するプリント配線板
を製造すると、絶縁基板の厚さや反りのばらつきによっ
て機械加工深さにずれが生じ、所定形状のキャビティー
を形成することは難しく、生産性があまり良好ではな
い。
【0015】また、電子部品として集積回路(IC)を
使用する場合には、この集積回路の周囲を導電材料によ
り囲むことによりその挙動を安定化することが可能であ
ると言われているが、開口側に向かって広がる階段状を
なすキャビティーを形成した場合、その内壁面に導電材
料を配することは難しい。
【0016】さらには、上記のように階段状のキャビテ
ィーを形成し、その中途部に結線部を露呈させるように
する場合には、これら結線部の全てに応じてスルーホー
ルを形成する必要があり、かつ必要に応じて電源層或い
はグランド層に応じたスルーホールを形成する必要があ
り、スルーホールの数が非常に多くなってしまい、加工
が非常に煩雑であり、加工費が高価となり、また、スル
ーホール形成部分の面積が多くなることから配線密度の
向上が難しい。
【0017】そこで、図13に示すように、結線部13
2aを有する第1の配線回路パターン132を最上層の
配線回路パターンとし、これよりも下層にグランド層と
なる第3の配線回路パターン138及び電源層となる第
4の配線回路パターン139を配し、これらが形成され
る第1の絶縁基板131,133,137にそれぞれ同
径の貫通孔141,140,142を形成してこれらに
より、階段状ではなく、角を丸めた四角柱状のキャビテ
ィー151を形成し、このキャビティー151内に電子
部品143を配し、最上層において電子部品143の図
示しない複数の端子と第1の配線回路パターン132中
の複数の結線部132aをそれぞれワイヤー144によ
り結線するプリント配線板も提案されている。
【0018】このようなプリント配線板においては、結
線部132aが最上層に形成されているため、上述のプ
リント配線板のように結線部を最上層に引き出す必要が
なく、その分スルーホールの数を減少させることが可能
である。従って、加工費の削減や配線密度の向上も可能
である。
【0019】また、このようなプリント配線板において
は、キャビティー151の形状が単純であるので、その
加工も容易であり、生産性も高い。
【0020】さらには、このようなプリント配線板にお
いては、キャビティー151の形状が角を丸めた四角柱
状であることから、その内壁面に導電材料を配すること
が容易で、電子部品143として集積回路を使用した場
合にもその特性を十分に引き出せるものと考えられる。
【0021】しかしながら、このようなプリント配線板
においては、電子部品143と結線部132aを接続す
るワイヤー144が最上層となる第1の配線回路パター
ン132よりも突出してしまい、これを封入するために
配される封止材146の高さがかなり高くなってしま
い、プリント配線板の薄型化を妨げてしまう。また、こ
のようにワイヤー144が突出していると、封止材14
6により確実に覆うことが難しく、ワイヤー144の損
傷等が発生する可能性もある。さらにまた、封止材14
6が所定の部分以外に流れ出すのを防止するための流出
防止材145を最上層となる第1の配線回路パターン1
32上に形成する必要があり、製造工程が増加し、生産
性の低下につながる。
【0022】第1の配線回路パターン132と外部との
接続を確実にするためには、ボール135の直径を封止
材146の高さよりも大きくする必要があり、上記のよ
うに封止材146の高さが高いと、その分ボール135
の直径を大きくする必要がある。従ってボール間のピッ
チが必然的に大きくなり、プリント配線板の小型化を妨
げてしまう。
【0023】そこで本発明は、従来の実状に鑑みて提案
されるものであり、加工費の削減及び配線密度の向上が
可能であり、かつ薄型化及び小型化に対応可能なプリン
ト配線板及びその製造方法を提供することを目的とす
る。
【0024】
【課題を解決するための手段】上述の目的を達成するた
めに本発明者等は鋭意検討した結果、絶縁層の形状を工
夫して、この上に最上層として配される結線部を有する
配線回路パターンの結線部近傍を凹部とし、当該結線部
を凹部内に配するようにすれば、結線部に対応するスル
ーホールをそれぞれ形成する必要がないことから、加工
費の削減及び配線密度の向上が可能であり、さらに、電
子部品と結線部をワイヤーにより結線する場合に、ワイ
ヤーが凹部内に配されることになるので、突出すること
がなく、プリント配線板の薄型化及び小型化に対応可能
であることを見い出した。
【0025】また本発明者等は、絶縁層を少なくともプ
リプレグにより形成するようにし、予め貫通孔の形成さ
れたプリプレグを貫通孔形成位置を合わせるようにして
積層し、この上に導電膜を積層して、これらを接着させ
れば、所定の位置に凹部を有する絶縁層上に導電膜が形
成されることとなり、この導電膜を加工して凹部に結線
部を有する配線回路パターンを形成するようにすれば、
上述の構成のプリント配線板を容易に製造することが可
能であることを見い出した。
【0026】すなわち本発明のプリント配線板は、絶縁
層の少なくとも一主面上に電子部品との結線部を有する
配線回路パターンを形成する場合に、上記配線回路パタ
ーンの電子部品との結線部近傍を凹部とし、当該結線部
を凹部内に形成することを特徴とするものである。
【0027】また、本発明のプリント配線板において
は、絶縁層の一方の主面上に電子部品との結線部を有す
る第1の配線回路パターンを形成し、他方の主面側に少
なくとも1層以上の配線回路パターンを積層形成するよ
うにしても良い。
【0028】なお、本発明のプリント配線板において
は、絶縁層が少なくともプリプレグよりなる、或いはプ
リプレグと絶縁基板よりなることが好ましい。
【0029】さらに本発明のプリント配線板において
は、絶縁層の一方の主面上の電子部品との結線部を有す
る第1の配線回路パターンが信号層とされ、他方の主面
側の1層の配線回路パターンが電源層とされ、他の1層
の配線回路パターンがグランド層とされ、電源層及びグ
ランド層を信号層に接続するスルーホールを有すること
が好ましい。
【0030】また、本発明のプリント配線板を製造する
方法としては、シート状の第1のプリプレグの少なくと
も一主面上に、所定の位置に貫通孔が形成される1枚以
上のシート状のプリプレグを、貫通孔形成位置を合わ
せ、側面が垂直面或いは開口側に向かって広がるように
なされる凹部が形成されるように積層する工程と、積層
されたプリプレグ上に導電材料よりなる導電膜或いは導
電膜の形成された絶縁基板を導電膜が最外層となるよう
に積層する工程と、上記導電膜側から導電膜を積層され
たプリプレグの表面形状に沿って押し付け、加熱してこ
れらを接着する工程と、導電膜を加工して凹部に結線部
が配されるように配線回路パターンを形成する工程より
なる製造方法が挙げられる。
【0031】さらに、本発明のプリント配線板の製造方
法においては、絶縁基板として、導電膜の代わりに電子
部品との結線部を有する配線回路パターンが予め形成さ
れたものを使用し、凹部内に結線部が配されるように積
層するようにしても良い。
【0032】本発明のプリント配線板においては、最上
層に電子部品との結線を行う結線部を有する配線回路パ
ターンを配しているが、この配線回路パターンの結線部
近傍を凹部とし、当該結線部を凹部内に配するようにし
ていることから、電子部品と結線部をワイヤーによって
結線してもワイヤーも凹部内に配されることとなり、突
出することがない。
【0033】さらに、本発明のプリント配線板において
は、最上層に結線部を有する第1の配線回路パターンを
信号層として形成し、これよりも下層に電源層やグラン
ド層を形成するようにしていることから、結線部を最上
層に引き出すスルーホールが必要とされず、電源層やグ
ランド層に応じたスルーホールのみが形成されることと
なり、スルーホールの数が大幅に減少する。
【0034】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について図面を参照しながら詳細に説明す
る。なお、ここでは、多層プリント配線板とその製造方
法の例について述べる。
【0035】本例の多層プリント配線板は、例えばボー
ルグリッドアレイ等に使用されるプリント配線板であ
り、図1に示すような構成を有する。すなわち、一主面
1aにグランド層として機能する第2の配線回路パター
ン2が形成され、反対側の一主面1bに電源層として機
能する第3の配線回路パターン3が形成される絶縁基板
1を有し、該絶縁基板1の一主面1a側にプリプレグよ
りなる第1の絶縁層4を介して半導体素子等の電子部品
とワイヤー結線するための複数の結線部5aを有し、信
号層として機能する第1の配線回路パターン5が形成さ
れている。また、上記絶縁基板1の一主面1b側にもプ
リプレグよりなる第2の絶縁層6を介して第4の配線回
路パターン7が形成されている。そして、第4の配線回
路パターン7側には接着層8を介して銅やタングステン
合金等よりなる板材である放熱板9が配されてなる。
【0036】また、第1の絶縁層4及び絶縁基板1、第
2の絶縁層6の所定の位置には、同径の貫通孔10,1
1,12がそれぞれ形成されており、結果的に放熱板9
の上の接着層8の一部が露呈するようになされ、半導体
素子等の電子部品を配することが可能なようになされて
いる。すなわち、本例の多層プリント配線板において
は、これら貫通孔10,11,12により階段状ではな
く、角を丸めた四角柱状のキャビティー13が形成され
ていることとなる。
【0037】さらに、上記キャビティー13内に半導体
素子等の電子部品14を接着層15を介して配してい
る。また、キャビティー13の内壁面には、導電材料よ
りなる導電膜16が形成されている。
【0038】そして特に、本例のプリント配線板におい
ては、第1の絶縁層4の貫通孔10周辺が凹部19とな
されており、この凹部19内に第1の配線回路パターン
5の結線部5aを形成するようにしている。さらに、キ
ャビティー13内に配された電子部品14の図示しない
端子と第1の配線回路パターン5の結線部5aがワイヤ
ー20により結線されている。このとき、ワイヤー20
は突出することなく、凹部19内に納まっている。ま
た、この凹部19からキャビティー13にわたって電子
部品14及びワイヤー20を封入する封止材21が配さ
れている。
【0039】さらにまた、本例の多層プリント配線板に
おいては、所定の位置に第1の絶縁層4、絶縁基板1、
第2の絶縁層6を貫通するスルーホール17が複数形成
されており、このスルーホール17によりグランド層と
して機能する第2の配線回路パターン2及び電源層とし
て機能する第3の配線回路パターン3や第4の配線回路
パターン7と第1の配線回路パターン5中の外部との接
続部となるランド部5bが接続されている。
【0040】そして、このランド部5bと接続される図
示しない接続部上或いは第1の配線回路パターン5中で
外部との接続が必要な部分にボール22を配している。
【0041】さらに、この多層プリント配線板において
は、最上層となる第1の配線回路パターン5上にランド
部5b等以外の保護を要する部分を保護するソルダーレ
ジスト層18が形成されている。
【0042】本例の多層プリント配線板においては、最
上層に電子部品との結線を行う結線部5aを有する第1
の配線回路パターン5を配しているが、この第1の配線
回路パターン5の形成される第1の絶縁層4の凹部19
内に上記結線部5aを形成するようにしており、言い換
えれば結線部5a近傍を凹部とし、当該結線部5aを凹
部内に配するようにしていることから、電子部品14と
結線部5aをワイヤー20によって結線した場合に、ワ
イヤー20も凹部19内に配されることとなり、突出す
ることがない。
【0043】従って、電子部品14及びワイヤー20を
封入する封止材21の高さが極端に高くなることがな
く、プリント配線板の薄型化に対応可能であり、封止材
21の高さに合わせてボール22の直径を大きくする必
要もないことから、プリント配線板の小型化にも対応可
能である。
【0044】さらに、ワイヤー20が突出することがな
いことから、これを封止材21により覆うことは容易で
あり、ワイヤー20の損傷が生じることもない。また、
封止材21の高さが極端に高くないことから、これの流
出を防ぐ流出防止材を形成する必要もなく、生産性が向
上する。
【0045】さらにまた、本例の多層プリント配線板に
おいては、最上層に結線部を有する第1の配線回路パタ
ーンを信号層として形成し、これよりも下層に電源層や
グランド層を形成するようにしていることから、結線部
を最上層に引き出すスルーホールが必要とされず、電源
層やグランド層に応じたスルーホールのみが形成される
こととなり、スルーホールの数が大幅に減少する。従っ
て、加工の手間が省かれ、加工費が削減される。さらに
は、プリント配線板中におけるスルーホール形成部分の
面積が削減し、配線密度の向上も可能となる。
【0046】また、本例の多層プリント配線板において
は、キャビティー13の形状が単純であるので、その加
工も容易であり、生産性も高い。
【0047】さらには、このようなプリント配線板にお
いては、キャビティー13の形状が階段状ではなく、角
を丸めた四角柱状であることから、その内壁面に導電材
料を配することが容易で、電子部品14として集積回路
を使用した場合にもその特性を十分に引き出せるものと
考えられる。
【0048】上述の多層プリント配線板の製造方法とし
ては、以下のようなものが挙げられる。
【0049】すなわち、先ず、図2に示すように、一主
面31a側にグランド層として機能する第2の配線回路
パターン32が形成され、反対側の一主面31bに電源
層として機能する第3の配線回路パターン33が形成さ
れた絶縁基板31を用意する。
【0050】そして、図2中に示すように、シート状の
第1のプリプレグ34、所定の位置に貫通孔35を有す
るシート状の第2のプリプレグ36、所定の位置に貫通
孔35よりも大径の貫通孔37を有するシート状の第3
のプリプレグ38、所定の位置に貫通孔37よりも大径
の貫通孔39を有するシート状の第4のプリプレグ40
と、銅等の導電材料よりなる導電膜41を用意する。
【0051】さらに、図2中に示すように、シート状の
第5及び第6のプリプレグ42,43と銅等の導電材料
よりなる導電膜44を用意する。
【0052】次に、図3に示すように、上記絶縁基板3
1の第2の配線回路パターン32の形成面側に第1のプ
リプレグ34を積層し、この上に第2〜第4のプリプレ
グ36,38,40を、貫通孔35,37,39の形成
位置を合わせ、開口側に向かって次第に大径とされる凹
部が形成されるように積層し、さらにその上に導電膜4
1を積層する。
【0053】また、図3中に示すように、絶縁基板31
の第3の配線回路パターン33の形成面側に第5及び第
6のプリプレグ42,43を積層し、この上に導電膜4
4を積層する。
【0054】そして、このように積層されたものを一対
のプレス板45,46により積層方向から挟み込み、加
圧加熱してこれらの間を接着する。このとき、一対のプ
レス板45,46のうち、第2の配線回路パターン32
の形成面側に配されるプレス板45は、貫通孔35,3
7,39により形成される凹部に対応する位置にこれに
沿うような凸部47を有するものとされ、他方のプレス
板46は通常の板状をなす。
【0055】従って、このような一対のプレス板45,
46によって挟み込んで加圧加熱してこれらの間を接着
すれば、導電膜41は貫通孔35,37,39により形
成される凹部内にも押し込まれ、この表面形状に沿って
接着されることとなる。なお、このとき、第1〜第4の
プリプレグ34,36,38,40は互いに接着され、
一層の第1の絶縁層を形成することとなり、第5及び第
6のプリプレグ42,43も互いに接着され、一層の第
2の絶縁層を形成することとなる。
【0056】すなわち、所定の位置に凹部を有する第1
の絶縁層上にその形状に沿って導電膜41が形成される
こととなる。
【0057】また、このとき、凸部を有するプレス板4
5の代わりに通常の板状のプレス板を使用し、このプレ
ス板と導電膜41の間に追従性の良い剥離材を挟み込む
ようにしても良い。このような剥離材としては、例えば
サーモプラスチックフィルムを剥離性の良好なフィルム
により挟み込んだもの等が挙げられ、株式会社ファイン
サーキット社製,株式会社マテリアル販売のパコタンプ
ラス(商品名)等が例示される。なお、この剥離材とプ
レス板の間に、プレス板からの圧力を均一にするための
クッション材を挟み込むようにしても良く、株式会社フ
ァインサーキット社製,株式会社マテリアル販売のパコ
フォームパッド(商品名)等が例示される。
【0058】次に、図4に示すように、積層されたプリ
プレグにより形成される第1の絶縁層51の凹部52の
底面52aから当該第1の絶縁層51、絶縁基板31、
積層されたプリプレグにより形成される第2の絶縁層5
3を貫通する貫通孔を機械加工により形成し、角を丸め
た四角柱状のキャビティー54を形成する。
【0059】このとき、上記キャビティー54の形状が
単純であるので、その加工も容易であり、生産性も高
い。
【0060】さらに、図4中に示すように、グランド層
として機能する第2の配線回路パターン32及び電源層
として機能する第3の配線回路パターン33の所定の位
置を貫通し、これら第2の配線回路パターン32及び第
3の配線回路パターン33と、後工程で導電膜41,4
4を加工して形成する第1及び第4の配線回路パターン
を接続するスルーホールとなる複数の貫通孔45を所定
の位置に形成する。
【0061】続いて、メッキを行い、図5に示すように
キャビティー54内壁に導電膜55を形成し、かつ貫通
孔45内にも導電膜を形成してスルーホール56を形成
する。
【0062】本例の多層プリント配線板においては、最
上層に結線部を有する第1の配線回路パターンを信号層
として形成するようにし、これよりも下層にグランド層
として機能する第2の配線回路パターン32や電源層と
して機能する第3の配線回路パターン33を形成するよ
うにしていることから、結線部を最上層に引き出すスル
ーホールが必要とされず、上記のように電源層やグラン
ド層に応じたスルーホールのみを形成すれば良い。従っ
て、スルーホールの数が大幅に減少し、加工の手間が省
け、加工費が大幅に削減されるとともに、配線密度の向
上が可能となる。
【0063】さらには、このようなプリント配線板にお
いては、キャビティー54の形状が角を丸めた四角柱状
であることから、その内壁面に上述のように導電材料を
配することが容易で、電子部品として集積回路を使用し
た場合にもその特性を十分に引き出せるものと考えられ
る。
【0064】次に、最外層となっている導電膜41を加
工して図6に示すように結線部57a、ランド部57b
を有し、信号層として機能する第1の配線回路パターン
57を形成するとともに、他方の最外層となっている導
電膜44を加工して図6中に示すような第4の配線回路
パターン58を形成する。
【0065】このとき、第1の配線回路パターン57は
結線部57aが凹部52内に配されるように形成する。
【0066】さらに、図7に示すように、最上層となる
第1の配線回路パターン57上にランド部57b等以外
の保護を要する部分を保護するソルダーレジスト層61
を形成する。
【0067】さらにまた、他方の最外層となっている第
4の配線回路パターン58上に接着層59を介して放熱
板60を配する。従ってキャビティー54から放熱板6
0上に接着層59の一部が露呈されることとなる。
【0068】続いて、キャビティー54内に図示しない
電子部品を接着層を介して配し、この電子部品の端子と
結線部57aをワイヤーにより結線し、これら電子部品
とワイヤーを封入するべく、キャビティー54及び凹部
52内に封止材を配し、図1に示すような本例の多層プ
リント配線板を完成する。
【0069】本例の多層プリント配線板においては、第
1の配線回路パターン57を結線部57aが凹部52内
に配されものとしているため、上記のように電子部品を
キャビティー54内に配し、ワイヤー結線しても、ワイ
ヤーが凹部52内から突出することはない。また、封止
材により電子部品やワイヤーを覆うことも容易である。
【0070】上述の例においては、凹部を有する第1の
絶縁層がプリプレグのみにより形成されている例につい
て述べたが、この絶縁層を絶縁基板とプリプレグにより
形成されるようにしても良い。その構造は図1に示した
ような多層プリント配線板の第1の絶縁層4が第1の配
線回路パターン5側に絶縁基板が配され、第2の配線回
路パターン2側にプリプレグが配された構造となる。
【0071】このような多層プリント配線板は、以下の
ような工程を経て製造される。なお、この例では、結線
部を有する第1の配線回路パターンと、電源層として機
能する第2の配線回路パターンと、グランド層として機
能する第3の配線回路パターンを有する多層プリント配
線板を製造する例について述べる。
【0072】すなわち、先ず、図8に示すように、一主
面71aに電源層として機能する第2の配線回路パター
ン72が形成され、他方の一主面71bにグランド層と
して機能する第3の配線回路パターン73が形成される
絶縁基板71を用意する。
【0073】また、シート状の第1のプリプレグ74、
所定の位置に貫通孔75を有するシート状の第2のプリ
プレグ76、所定の位置に貫通孔75よりも大径の貫通
孔77を有するシート状の第3のプリプレグ78を用意
する。さらに、一主面79aに結線部80a、ランド部
80bを有し、信号層として機能する第1の配線回路パ
ターン80が形成される絶縁基板79も用意する。
【0074】そして、図8中に示すように、絶縁基板7
1の第2の配線回路パターン72側に、第1のプリプレ
グ74を積層し、この上に第2及び第3のプリプレグ7
6,78を、貫通孔75,77の形成位置を合わせ、開
口側に向かって次第に大径とされる凹部が形成されるよ
うに積層し、さらにその上に絶縁基板79を第1の配線
回路パターン80が最外層となるように積層する。
【0075】次に、これらを上述の製造方法と同様にプ
レスしてこれらの間を接着し、図9に示すように、絶縁
基板71の第2の配線回路パターン72上に第1のプリ
プレグ74、第2のプリプレグ76、第3のプリプレグ
78を積層し、その上に絶縁基板79を第2のプリプレ
グ76、第3のプリプレグ78の貫通孔75,77によ
って形成される凹部に沿うように積層させ、第1の配線
回路パターン80の結線部80aが孔部内に配されるよ
うにする。
【0076】次に、図10に示すように、積層された第
1〜第3のプリプレグ74,76,78と絶縁基板79
により形成される第1の絶縁層81の凹部82の底面8
2aから当該第1の絶縁層81、絶縁基板71を貫通す
る貫通孔を機械加工により形成し、階段状ではなく、角
を丸めた四角柱状のキャビティー84を形成する。
【0077】さらに、図10中に示すように、電源層と
して機能する第2の配線回路パターン72及びグランド
層として機能する第3の配線回路パターン73の所定の
位置を貫通し、これら第2の配線回路パターン72及び
第3の配線回路パターン73と、第1の配線回路パター
ン80のランド部80bを接続するスルーホールとなる
複数の貫通孔84を所定の位置に形成する。
【0078】続いて、メッキを行い、図11に示すよう
にキャビティー83内壁に導電膜85を形成し、かつ貫
通孔84内にも導電膜を形成してスルーホール86を形
成する。
【0079】さらに、上述の製造方法と同様に、ソルダ
ーレジスト層を形成する、電子部品を配する、ワイヤー
結線する、封止材を配する等して多層プリント配線板を
完成する。
【0080】上述の例においては、絶縁基板79に第1
の配線回路パターン80が予め形成されている例につい
て述べたが、絶縁基板として導電膜が形成されているも
のを使用し、プリプレグ等との積層後に配線回路パター
ンを形成するようにしても良い。
【0081】
【発明の効果】以上の説明からも明らかなように、本発
明のプリント配線板においては、最上層に電子部品との
結線を行う結線部を有する配線回路パターンを配してい
るが、この配線回路パターンの結線部近傍を凹部とし、
当該結線部を凹部内に配するようにしていることから、
電子部品と結線部をワイヤーによって結線してもワイヤ
ーも凹部内に配されることとなり、突出することがな
い。
【0082】従って、電子部品及びワイヤーを封入する
ために配される封止材の高さが極端に高くなることがな
く、プリント配線板の薄型化に対応可能であり、封止材
の高さに合わせてボール等の直径を大きくする必要もな
いことから、プリント配線板の小型化にも対応可能であ
る。
【0083】さらに、本発明のプリント配線板において
は、最上層に結線部を有する第1の配線回路パターンを
信号層として形成し、これよりも下層に電源層やグラン
ド層を形成するようにしていることから、結線部を最上
層に引き出すスルーホールが必要とされず、電源層やグ
ランド層に応じたスルーホールのみが形成されることと
なり、スルーホールの数が大幅に減少する。従って、加
工費が削減され、配線密度の向上も可能となる。
【図面の簡単な説明】
【図1】本発明を適用したプリント配線板の一例を示す
要部概略断面図である。
【図2】本発明を適用したプリント配線板の製造方法の
一例を工程順に示すものであり、絶縁基板やプリプレグ
等を用意する工程を示す断面図である。
【図3】絶縁基板及びプリプレグ等を積層する工程を示
す断面図である。
【図4】キャビティー及び貫通孔を形成する工程を示す
断面図である。
【図5】キャビティー内に導電膜を形成し、スルーホー
ルも形成する工程を示す断面図である。
【図6】第1及び第4の配線回路パターンを形成する工
程を示す断面図である。
【図7】ソルダーレジスト層を形成し、放熱板を接着す
る工程を示す断面図である。
【図8】本発明を適用したプリント配線板の製造方法の
他の例を工程順に示すものであり、絶縁基板やプリプレ
グ等を用意する工程を示す断面図である。
【図9】絶縁基板及びプリプレグ等を積層する工程を示
す断面図である。
【図10】キャビティー及び貫通孔を形成する工程を示
す断面図である。
【図11】キャビティー内に導電膜を形成し、スルーホ
ールも形成する工程を示す断面図である。
【図12】従来の多層プリント配線板の一例を示す要部
概略断面図である。
【図13】従来の多層プリント配線板の他の例を示す要
部概略断面図である。
【符号の説明】
2 第2の配線回路パターン 3 第3の配線回路パターン 4 第1の絶縁層 5 第1の配線回路パターン 5a 結線部 19 凹部

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層の少なくとも一主面上に電子部品
    との結線部を有する配線回路パターンが形成されてなる
    プリント配線板において、 上記配線回路パターンの電子部品との結線部近傍が凹部
    とされ、当該結線部が凹部内に形成されていることを特
    徴とするプリント配線板。
  2. 【請求項2】 絶縁層が少なくともプリプレグよりなる
    ことを特徴とする請求項1記載のプリント配線板。
  3. 【請求項3】 絶縁層がプリプレグと絶縁基板よりなる
    ことを特徴とする請求項1記載のプリント配線板。
  4. 【請求項4】 絶縁層の一方の主面上に電子部品との結
    線部を有する第1の配線回路パターンが形成され、他方
    の主面側に少なくとも1層以上の配線回路パターンが積
    層形成されていることを特徴とする請求項1記載のプリ
    ント配線板。
  5. 【請求項5】 絶縁層が少なくともプリプレグよりなる
    ことを特徴とする請求項4記載のプリント配線板。
  6. 【請求項6】 絶縁層がプリプレグと絶縁基板よりなる
    ことを特徴とする請求項4記載のプリント配線板。
  7. 【請求項7】 絶縁層の一方の主面上の電子部品との結
    線部を有する第1の配線回路パターンが信号層とされ、
    他方の主面側の1層の配線回路パターンが電源層とさ
    れ、他の1層の配線回路パターンがグランド層とされ、
    電源層及びグランド層を信号層に接続するスルーホール
    を有することを特徴とする請求項4記載のプリント配線
    板。
  8. 【請求項8】 シート状の第1のプリプレグの少なくと
    も一主面上に、所定の位置に貫通孔が形成される1枚以
    上のシート状のプリプレグを、貫通孔形成位置を合わ
    せ、側面が垂直面或いは開口側に向かって広がるように
    なされる凹部が形成されるように積層する工程と、 積層されたプリプレグ上に導電材料よりなる導電膜或い
    は導電膜の形成された絶縁基板を導電膜が最外層となる
    ように積層する工程と、 上記導電膜側から導電膜を積層されたプリプレグの表面
    形状に沿って押し付け、加熱してこれらを接着する工程
    と、 導電膜を加工して凹部に電子部品との結線部が配される
    ように配線回路パターンを形成する工程よりなるプリン
    ト配線板の製造方法。
  9. 【請求項9】 絶縁基板として、導電膜の代わりに電子
    部品との結線部を有する配線回路パターンが予め形成さ
    れたものを使用し、凹部内に結線部が配されるように積
    層することを特徴とする請求項8記載のプリント配線板
    の製造方法。
JP7254243A 1995-09-29 1995-09-29 プリント配線板及びその製造方法 Abandoned JPH0997964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7254243A JPH0997964A (ja) 1995-09-29 1995-09-29 プリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7254243A JPH0997964A (ja) 1995-09-29 1995-09-29 プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0997964A true JPH0997964A (ja) 1997-04-08

Family

ID=17262272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7254243A Abandoned JPH0997964A (ja) 1995-09-29 1995-09-29 プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0997964A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
JP2007095973A (ja) * 2005-09-28 2007-04-12 Sanyo Electric Co Ltd 電子部品用パッケージの製造方法
JP2008235761A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd キャビティ付きプリント配線基板とその製造方法
JP2008306227A (ja) * 2008-09-25 2008-12-18 Panasonic Electric Works Co Ltd 凹凸多層回路板モジュール及びその製造方法
WO2013008415A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
JP2007095973A (ja) * 2005-09-28 2007-04-12 Sanyo Electric Co Ltd 電子部品用パッケージの製造方法
JP2008235761A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd キャビティ付きプリント配線基板とその製造方法
JP2008306227A (ja) * 2008-09-25 2008-12-18 Panasonic Electric Works Co Ltd 凹凸多層回路板モジュール及びその製造方法
WO2013008415A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP3314939B2 (ja) 半導体装置及び半導体素子搭載用基板並びにそれらの製造方法
US8957527B2 (en) Microelectronic package with terminals on dielectric mass
JP3740469B2 (ja) 半導体装置および半導体装置の製造方法
JP3669004B2 (ja) プリント回路板を使用した電子部品パッケージの立体相互接続方法
JP5535494B2 (ja) 半導体装置
US7002236B2 (en) Semiconductor package and method for producing the same
US20080067649A1 (en) Semiconductor device, lead-frame product used for the same and method for manufacturing the same
US20080179733A1 (en) Semiconductor multi-package module including tape substrate land grid array package stacked over ball grid array package
US20080073797A1 (en) Semiconductor die module and package and fabricating method of semiconductor package
US20040007770A1 (en) Semiconductor-mounting substrate used to manufacture electronic packages, and production process for producing such semiconductor-mounting substrate
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
JP2001085603A (ja) 半導体装置
JPH0997964A (ja) プリント配線板及びその製造方法
US6207354B1 (en) Method of making an organic chip carrier package
JP4285364B2 (ja) 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JP2000261152A (ja) プリント配線組立体
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2001223295A (ja) 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置
JP4514538B2 (ja) 回路装置およびその製造方法
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
JP2001135752A (ja) 半導体装置用基板およびその製造方法並びに半導体装置
JPH10308493A (ja) 半導体装置及びその製造方法並びに多層プリント基板
JP3689355B2 (ja) 半導体装置の製造方法
JP2001127207A (ja) 半導体素子搭載用基板およびその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050627