JPH10308493A - 半導体装置及びその製造方法並びに多層プリント基板 - Google Patents

半導体装置及びその製造方法並びに多層プリント基板

Info

Publication number
JPH10308493A
JPH10308493A JP9118156A JP11815697A JPH10308493A JP H10308493 A JPH10308493 A JP H10308493A JP 9118156 A JP9118156 A JP 9118156A JP 11815697 A JP11815697 A JP 11815697A JP H10308493 A JPH10308493 A JP H10308493A
Authority
JP
Japan
Prior art keywords
build
board
semiconductor chip
substrate region
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9118156A
Other languages
English (en)
Inventor
Masato Tsuchiya
正人 土屋
Takehisa Tsujimura
剛久 辻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9118156A priority Critical patent/JPH10308493A/ja
Publication of JPH10308493A publication Critical patent/JPH10308493A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを実装する多層プリント基板の
配線密度の高めることで、半導体装置を小型化する。 【解決手段】 半導体チップを多層プリント基板に実装
して樹脂封止する半導体装置において、多層プリント基
板１を、少なくとも半導体チップ２が実装される表面側
はビルドアップ法で形成されたビルドアップ基板領域11
と積層板を積層して形成されてビルドアップ基板領域11
を包囲するスルーホール基板領域12とで構成し、半導体
チップ２をビルドアップ基板領域11に実装し、トランス
ファ成形金型を使用してこのビルドアップ基板領域11の
全域をカバーするように樹脂封止部４を成形する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
樹脂製多層プリント基板上に半導体チップを搭載して樹
脂封止した表面実装用の半導体装置とその製造方法、並
びにこの半導体装置に用いる多層プリント基板に関す
る。
【０００２】
【従来の技術】近年、電子機器の小型化、薄型化を支え
るために、半導体装置（特にＬＳＩ）用のパッケージと
して種々のものが開発されているが、その一つにＢＧＡ
( BallGrid Array ) がある。これは、樹脂製の多層プ
リント基板の表面側に半導体チップ（ＬＳＩチップ）を
実装してその半導体チップを樹脂封止し、裏面側にはん
だボールをアレイ状に配置して外部端子としたものであ
り、実装密度が高く且つ比較的安価であるとされてい
る。
【０００３】従来のＢＧＡタイプの半導体装置とその製
造方法を、図を参照しながら説明する。図８は従来の半
導体装置の概略断面図である。同図において、図１と同
じものには同一の符号を付与した。２は半導体チップ、
３はワイヤ、４は樹脂封止部、５ははんだボール、６は
多層プリント基板である。
【０００４】多層プリント基板６は、ガラスエポキシ等
の積層板６ａを積層し、めっきスルーホール（図示は省
略）により導体パターンの層間接続を行ったもの（スル
ーホール基板）である。半導体チップ２は、多層プリン
ト基板６に一個搭載されている場合と複数個（例えば四
個）搭載されている場合があり、後者の半導体装置は特
にマルチチップ・モジュール（ＭＣＭ）と呼ばれてい
る。
【０００５】図９は従来の半導体装置の製造方法を示す
概略断面図である。同図において、図８と同じものには
同一の符号を付与した。６Ｍは多層プリント基板であ
り、図８における多層プリント基板６を複数個分含んで
いる。２１はトランスファ成形用金型の上部金型であ
り、複数個のキャビティ２１ａを備えている。２２はト
ランスファ成形用金型の下部金型であり、成形時に多層
プリント基板６Ｍを支持する。
【０００６】先ず、多層プリント基板６Ｍの表面側に半
導体チップ２を搭載し、ワイヤボンディングを施す。次
に、これを半導体チップ２とワイヤ３がキャビティ２１
ａ内に収まるように上部金型２１と下部金型２２とで挟
み込み（図の（ａ）がこの状態）、トランスファ成形法
で樹脂封止部４を形成して半導体チップ２を封止する。
次に、多層プリント基板６Ｍの裏面側にはんだボール５
を形成する（図の（ｂ）がこの状態）。その後、多層プ
リント基板６Ｍを切断金型等により、個々の半導体装置
に切り分ける。
【０００７】多層プリント基板としては、上記のよう
な、積層板を積層してめっきスルーホールで導体パター
ンの層間接続を行う構造（これをスルーホール基板と呼
ぶ）の他に、ビルドアップ基板と呼ばれる構造のものが
ある。これは図７に示したように、積層板等からなるコ
ア基板３１の上に導体パターン３２と感光性樹脂からな
る絶縁層３３とをビア３４を形成しながら交互に積み上
げる方法（これをビルドアップ法と呼ぶ）で形成し、ビ
ア３４で導体パターン３２の層間接続を行うものであ
る。尚、３５はコア基板３１に設けられたスルーホール
である。
【０００８】
【発明が解決しようとする課題】ところが、前述のよう
に、多層プリント基板がスルーホール基板構造である
と、導体パターンの微細化が困難である上、導体パター
ンの層間接続のためには積層した全ての積層板を貫通す
るスルーホールを設けなければならないから、配線密度
を高めることができず、その結果、半導体装置（パッケ
ージ）の小型化が困難である、という問題があった。
【０００９】一方、多層プリント基板としてビルドアッ
プ基板を使用すると、導体パターンの微細化が可能であ
る上、各絶縁層ごとに形成するビアで導体パターンの層
間接続がなされるから、スルーホール基板の場合より配
線密度を高めることができ、従って半導体装置の小型化
が容易であるが、絶縁層の樹脂が軟らかいため、樹脂封
止や基板切り分けの際に成形用金型や切断金型が絶縁層
を凹ませ、基板表面を部分的に覆うソルダレジスト層の
亀裂、絶縁層間の剥離、導体パターンの断裂等を生じ
る、という問題があった。
【００１０】本発明は、このような問題を解決して、配
線密度が高く、且つ樹脂封止の際等に金型で損傷を受け
ることのない多層プリント基板を持つ半導体装置とその
製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するた
め、本発明は請求項１では、多層プリント基板と、該多
層プリント基板上に実装された半導体チップと、該多層
プリント基板上に成形されて該半導体チップを封止する
樹脂封止部とを有し、該多層プリント基板は、少なくと
も半導体チップが実装される表面側が、ビルドアップ法
で形成されたビルドアップ基板領域と、積層板が積層さ
れて形成されたスルーホール基板領域からなるととも
に、該スルーホール基板領域が該ビルドアップ基板領域
を包囲しており、該半導体チップは、該ビルドアップ基
板領域に実装されており、該樹脂封止部は、該ビルドア
ップ基板領域の全域をカバーするように成形されている
半導体装置としている。
【００１２】また、本発明は請求項２では、少なくとも
一表面側がビルドアップ基板領域と該ビルドアップ基板
領域を包囲するスルーホール基板領域からなる多層プリ
ント基板の該ビルドアップ基板領域の表面に半導体チッ
プを実装する工程と、成形用金型のキャビティ側分割面
を該スルーホール基板領域のみに当接させて該多層プリ
ント基板上に該半導体チップを封止する樹脂封止部を形
成する工程とを有する半導体装置の製造方法としてい
る。
【００１３】また、本発明は請求項３では、半導体チッ
プ実装側の表面がビルドアップ基板領域と該ビルドアッ
プ基板領域を包囲するスルーホール基板領域からなる多
層プリント基板としている。
【００１４】即ち、多層プリント基板の半導体チップ実
装領域が配線密度を高めることができるビルドアップ基
板であり、しかも樹脂封止部成形に際して金型（キャビ
ティ側）が硬いスルーホール基板のみを押圧し、軟らか
いビルドアップ基板を押圧することがないから多層プリ
ント基板がこの金型により損傷を受けることはない。そ
の結果、半導体装置の小型化が可能となる。
【００１５】
【発明の実施の形態】本発明の実施の形態を図を参照し
ながら説明する。図１は本発明の半導体装置の概略断面
図、図２は本発明の多層プリント基板の概略図（（Ａ）
は上面図、（Ｂ）は縦断面図）である。両図において、
１は多層プリント基板、２は半導体チップ（ＬＳＩチッ
プ）、３はワイヤ、４は樹脂封止部、５ははんだボー
ル、１１はビルドアップ基板領域、１２はスルーホール
基板領域、１２ａは積層板、１３はコア基板である。
【００１６】多層プリント基板１は、コア基板１３を挟
んで表面側と裏面側が共にビルドアップ基板領域１１と
これを包囲するスルーホール基板領域１２とで構成され
ている。
【００１７】コア基板１３は、ＦＲ−４（ガラスエポキ
シ）やＢＴレジン等の積層板である。スルーホール基板
領域１２は、ビルドアップ基板領域１１に等しい寸法・
形状の貫通穴を持つ、ＦＲ−４やＢＴレジン等の積層板
１２ａを、コア基板１３上に一枚乃至数枚を周知の技術
で積層して形成したものである。ビルドアップ基板領域
１１は、コア基板１３上に積層した積層板１２ａの上記
貫通穴部分に導体パターンと感光性樹脂（例えば、感光
性ポリイミド）からなる絶縁層とを交互に、ビアを形成
しながら、積み上げたものである。
【００１８】半導体チップ２は、多層プリント基板１の
ビルドアップ基板領域１１に実装されている。従って、
ボンディング・パッドはビルドアップ基板領域１１に設
けられている。半導体チップ２が複数個実装される場合
（即ち、マルチチップ・モジュールである場合）でも、
全ての半導体チップ２がこのビルドアップ基板領域１１
に実装されている。
【００１９】樹脂封止部４はエポキシ樹脂等からなり、
全ての半導体チップ２とワイヤ３とボンディング部分を
封止し、且つ表面側のビルドアップ基板領域１１の全域
をカバーするように成形されている。
【００２０】図３は本発明の半導体装置の製造方法を示
す概略断面図である。同図において、図１と同じものに
は同一の符号を付与した。１Ｍは多層プリント基板であ
り、図１における多層プリント基板１を複数個分含んで
いる。２１はトランスファ成形用金型の上部金型であ
り、複数個のキャビティ２１ａを備えている。２２はト
ランスファ成形用金型の下部金型であり、成形時に多層
プリント基板１Ｍを支持する。
【００２１】先ず、多層プリント基板１Ｍの表面側の各
ビルドアップ基板領域１１に半導体チップ２を一個又は
複数個搭載し、ワイヤボンディングを施す。次に、これ
を各ビルドアップ基板領域１１ごとに半導体チップ２と
ワイヤ３が各キャビティ２１ａ内に収まるように上部金
型２１と下部金型２２とで挟み込む（図の（ａ）がこの
状態）。この際、上部金型２１の分割面２１ｂはスルー
ホール基板領域１２にのみ接触し、ビルドアップ基板領
域１１には接触しない。この状態で各キャビティ２１ａ
内に樹脂を注入して樹脂封止部４を形成する。
【００２２】次に、多層プリント基板１Ｍの裏面側には
んだボール５を形成する（図の（ｂ）がこの状態）。そ
の後、多層プリント基板１Ｍを切断金型等により、個々
の半導体装置に切り分ける。
【００２３】本発明は以上の例に限定されることなく、
更に種々変形して実施することができる。例えば、半導
体チップ２をワイヤボンディング以外の方法で実装する
場合でも、また、外部端子がはんだボール５以外のもの
である場合でも、本発明は有効である。また、多層プリ
ント基板が図４，５及び６のように構成されていてもよ
い。即ち、図４はビルドアップ基板領域１１は表面側の
みに形成されており、裏面側は貫通穴のない積層板１２
ｂが積層されている。図５は裏面側は全面がビルドアッ
プ基板領域１４となっている。図６は裏面側に積層され
た積層板１２ｃの貫通穴が積層板１２ａのそれより大き
く、ビルドアップ基板領域１５が樹脂封止部より大きく
なっている。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
配線密度が高く、且つ樹脂封止の際等に金型で損傷を受
けることのない多層プリント基板を持つ半導体装置とそ
の製造方法を提供することができ、半導体装置の小型化
に寄与する。
【図面の簡単な説明】
【図１】 本発明の半導体装置の概略断面図である。
【図２】 本発明の多層プリント基板の概略図である。
【図３】 本発明の半導体装置の製造方法を示す概略断
面図である。
【図４】 本発明の多層プリント基板の他の実施例の概
略断面図である。
【図５】 本発明の多層プリント基板の他の実施例の概
略断面図である。
【図６】 本発明の多層プリント基板の他の実施例の概
略断面図である。
【図７】 ビルドアップ基板の説明図である。
【図８】 従来の半導体装置の概略断面図である。
【図９】 従来の半導体装置の製造方法を示す概略断面
図である。
【符号の説明】
１，１Ｍ 多層プリント基板 ２ 半導体チップ ３ ワイヤ ４ 樹脂封止部 ５ はんだボール ６，６Ｍ 多層プリント基板 ６ａ 積層板 １１，１４，１５ ビルドアップ基板領域 １２ スルーホール基板領域 １２ａ，１２ｂ，１２ｃ 積層板 １３ コア基板 ２１ 上部金型 ２１ａ キャビティ ２１ｂ 分割面 ２２ 下部金型 ３１ コア基板 ３２ 導体パターン ３３ 絶縁層 ３４ ビア ３５ スルーホール

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 多層プリント基板と、該多層プリント基
    板上に実装された半導体チップと、該多層プリント基板
    上に成形されて該半導体チップを封止する樹脂封止部と
    を有し、 該多層プリント基板は、少なくとも半導体チップが実装
    される表面側が、ビルドアップ法で形成されたビルドア
    ップ基板領域と積層板が積層されて形成されたスルーホ
    ール基板領域からなるとともに、該スルーホール基板領
    域が該ビルドアップ基板領域を包囲しており、 該半導体チップは、該ビルドアップ基板領域に実装され
    ており、 該樹脂封止部は、該ビルドアップ基板領域の全域を覆う
    ように成形されていることを特徴とする半導体装置。
  2. 【請求項２】 少なくとも一表面側がビルドアップ基板
    領域と該ビルドアップ基板領域を包囲するスルーホール
    基板領域からなる多層プリント基板の該ビルドアップ基
    板領域の表面に半導体チップを実装する工程と、成形用
    金型のキャビティ側分割面を該スルーホール基板領域の
    みに当接させて該多層プリント基板上に該半導体チップ
    を封止する樹脂封止部を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  3. 【請求項３】 半導体装置に用いる多層プリント基板で
    あって、 半導体チップ実装側の表面は、ビルドアップ基板領域と
    該ビルドアップ基板領域を包囲するスルーホール基板領
    域からなることを特徴とする多層プリント基板。
JP9118156A 1997-05-08 1997-05-08 半導体装置及びその製造方法並びに多層プリント基板 Pending JPH10308493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9118156A JPH10308493A (ja) 1997-05-08 1997-05-08 半導体装置及びその製造方法並びに多層プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9118156A JPH10308493A (ja) 1997-05-08 1997-05-08 半導体装置及びその製造方法並びに多層プリント基板

Publications (1)

Publication Number Publication Date
JPH10308493A true JPH10308493A (ja) 1998-11-17

Family

ID=14729492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9118156A Pending JPH10308493A (ja) 1997-05-08 1997-05-08 半導体装置及びその製造方法並びに多層プリント基板

Country Status (1)

Country Link
JP (1) JPH10308493A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030602A1 (fr) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Plaque d'enroulement de circuit multicouche, boitier ci et procede de production de la plaque d'enroulement de circuit multicouche
JP2004235647A (ja) * 2003-01-30 2004-08-19 Endicott Interconnect Technologies Inc 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
JP2006344680A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd Ｉｃパッケージ、その製造方法及び集積回路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030602A1 (fr) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Plaque d'enroulement de circuit multicouche, boitier ci et procede de production de la plaque d'enroulement de circuit multicouche
JPWO2003030602A1 (ja) * 2001-09-28 2005-01-20 凸版印刷株式会社 多層回路配線板、ｉｃパッケージ、及び多層回路配線板の製造方法
US7584535B2 (en) 2001-09-28 2009-09-08 Toppan Printing Co., Ltd. Method of manufacturing multi-layer wiring board
JP2004235647A (ja) * 2003-01-30 2004-08-19 Endicott Interconnect Technologies Inc 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
JP2006344680A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd Ｉｃパッケージ、その製造方法及び集積回路装置

Similar Documents

Publication Publication Date Title
US5599747A (en) Method of making circuitized substrate
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP2001217337A (ja) 半導体装置及びその製造方法
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JPH0669402A (ja) プリント基板およびその製造方法
US20080230892A1 (en) Chip package module
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
KR20080024463A (ko) 반도체 및 전자 서브-시스템 패키징을 위한 칩 캐리어 기판및 인쇄 회로 기판 상의 강체 웨이브 패턴 설계
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
JP2002299512A (ja) 半導体装置及びその製造方法
JP2010534950A (ja) 金属ベースパッケージ基板とこれを利用した３次元多層パッケージモジュールおよびその製造方法
US20090224378A1 (en) Package structure with embedded die and method of fabricating the same
JP2001210744A (ja) 回路基板
US20080073797A1 (en) Semiconductor die module and package and fabricating method of semiconductor package
US6207354B1 (en) Method of making an organic chip carrier package
JPH10308493A (ja) 半導体装置及びその製造方法並びに多層プリント基板
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP3450477B2 (ja) 半導体装置及びその製造方法
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
KR20010073345A (ko) 적층 패키지
US11532543B2 (en) Manufacturing method of package carrier
JPH098222A (ja) 半導体装置を搭載した電子部品装置