JP2004235647A - 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 - Google Patents

積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 Download PDF

Info

Publication number
JP2004235647A
JP2004235647A JP2004021260A JP2004021260A JP2004235647A JP 2004235647 A JP2004235647 A JP 2004235647A JP 2004021260 A JP2004021260 A JP 2004021260A JP 2004021260 A JP2004021260 A JP 2004021260A JP 2004235647 A JP2004235647 A JP 2004235647A
Authority
JP
Japan
Prior art keywords
conductive
package
chip carrier
semiconductor chips
electrical contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004021260A
Other languages
English (en)
Inventor
Benson Chan
チャン ベンソン
John M Lauffer
エム．ロウファー ジョン
How T Lin
ティー．リン ハウ
Voya R Markovich
アール．マルコビッチ ボヤ
David L Thomas
エル．トーマス デビッド
Lawrence R Fraley
アール．ファーレイ ローレンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/354,000 external-priority patent/US6828514B2/en
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2004235647A publication Critical patent/JP2004235647A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】有機積層チップキャリアと、このキャリアの上面に配置される複数の半導体チップとを利用するマルチチップ電子パッケージを提供すること。
【解決手段】有機積層チップキャリアは、複数の導電プレーンと誘電層とを含み、その底面で基礎を成す導電体にチップを結合させる。このキャリアは、半導体チップ間の高周波接続を確保する高速部分を含むことが可能であり、動作性能の強化のために、内部コンデンサ及び又は熱伝導部材を含むこともできる。
【選択図】図１

Description

本発明は、集積回路を取り付けるための電子パッケージに関し、特に、こうしたパッケージにおいて使用する有機多層積層相互接続構造に関する。なお、本願は、２００３年１月３０日に米国で出願された出願番号第１０／３５４，０００号「高速回路基板及び製造方法」（発明者：Ｂ．チャン他）の米国での一部継続出願である。
有機積層基板、例えば、プリント回路基板及びチップキャリアは、多くの用途向けに開発され、引き続き開発が行われている。これらは、コストの低減及び電気性能の向上から、多くのチップキャリア用途において、セラミック基板に取って代わることが期待されている。電子パッケージにおいて半導体チップをプリント回路基板に相互接続する有機積層チップキャリアのような、多層相互接続構造の使用は、多くの課題をもたらしており、その一つは、半導体チップと有機チップキャリアとの間の接続継手の信頼性であり、別の一つは、有機チップキャリアとプリント回路基板との間の接続継手の信頼性である。
半導体チップの入出力（Ｉ／Ｏ）数が周辺のリードデバイスの能力を超えて増加し、半導体チップ及びプリント回路基板の両方の製造に関するニーズが高まってきているため、エリアアレイ相互接続は、半導体チップと有機チップキャリアとの間、及び有機チップキャリアとプリント回路基板との間で、多数の接続を形成するための好適な方法となっている。半導体チップと、有機チップキャリアと、プリント回路基板との熱膨張率（熱膨張率）が互いに大きく異なる場合、有機チップキャリアに対する業界標準の半導体チップアレイの相互接続では、動作中に高いストレスを示す可能性がある（熱サイクリング）。
同様に、有機チップキャリアとプリント回路基板との間での業界標準のボールグリッドアレイ（ＢＧＡ）の相互接続も、動作中に高いストレスを示す可能性がある。接続の障害、更には半導体チップの完全性の障害（チップクラック）により、深刻な信頼性の不安が顕在化する恐れもある。こうした信頼性の不安は、設計の柔軟性を大幅に阻害する。例えば、半導体チップのサイズは、限定される場合があり、或いは、相互接続のサイズ、形状、及び間隔は、こうしたストレスを低減するために、業界の標準を超えてさらに標準化を進めなくてはならない場合がある。こうした制限は、有機電子パッケージの電気性能の利点を限定し、或いは、こうした電子パッケージに大きなコストを付加する恐れがある。通常、半導体チップは、一摂氏温度あたりの百万分率（ｐｐｍ／℃）で２乃至３の熱膨張率を有するが、標準的なプリント回路基板は、遙かに大きい１７乃至２０ｐｐｍ／℃の熱膨張率を有する。
こうした熱膨張率及び関連問題を克服するように設計された有機チップキャリアの一例は、特許文献１において定められており、これは、単一のチップとキャリアの半田接続部との間と、及びキャリアとこれが配置されるベース基板（ＰＣＢ等）との間の障害とを防止するように設計された特定の熱内部伝導層を含む。この特許文献１に記載されている特許は、参照により本明細書に組み込むものとする。
前記のような様々な電子パッケージのその他の例は、以下の文書において表示及び説明されている。
米国特許第６，３５１，３９３号、Ｊ．Ｓ．クレスギら 米国特許第４，８８２，４５４号、１９８９年１１月、ピーターソンら 米国特許第５，０７２，０７５号、１９９１年１２月、リーら 米国特許第５，１２１，１９０号、１９９２年６月、シャオら 米国特許第５，４８３，４２１号、１９９６年１月、ゲドニら 米国特許第５，６１５，０８７号、１９９７年３月、ウィーローチ 米国特許第５，６６１，０８９号、１９９７年８月、ウィルソン 米国特許第５，７９８，５６３号、１９９８年８月、フィールチェンフェルドら 米国特許第５，８３８，０６３号、１９９８年１１月、シルベスタ 米国特許第５，８９４，１７３号、１９９９年４月、ジェイコブスら 米国特許第５，９００，６７５号、１９９９年５月、アペルトら 米国特許第５，９２６，３７７号、１９９９年７月、ナカオら 米国特許第５，９８２，６３０号、１９９９年１１月、バティア 特願平１−３０７２９４ １９８９年１２月 特願平６−１１２２７１ １９９４年４月 特願平９−２３２３７６ １９９７年９月 特願平１０−２０９３４７ １９９８年８月 特願平１１−０８７５６０ １９９９年３月 特願２０００−０２２０７１ ２０００年１月 特願２０００−０２４１５０ ２０００年１月 米国特許第５，５７４，６３０号 米国特許第６，２４６，０１０号 米国特許第４，９０２，６１０号、１９９０年２月、Ｃ．シップリ 米国特許第５，３３６，８５５号、１９９４年９月、Ｊ．カーラートら 米国特許第５，４１８，６９０号、１９９５年５月、Ｒ．コンら 米国特許第５，７６８，１０９号、１９９８年６月、Ｊ．グーリックら 米国特許第５，８９１，８６９号、１９９９年４月、Ｓ．ロシウロら 米国特許第５，８９４，５１７号、１９９９年４月、Ｊ．ハチソンら 米国特許第６，０２３，２１１号、２０００年２月、Ｊ．ソメイ 米国特許第６，０７５，４２３号、２０００年６月、Ｇ．サンダース 米国特許第６，０８１，４３０号、２０００年６月、Ｇ．ラ・リュー 米国特許第６，１４６，２０２号、２０００年１１月、Ｓ．ラミーら 米国特許第６，２２２，７４０号、２００１年４月、Ｋ．ボベンシペンら 米国特許第６，４３１，９１４号、２００２年８月、Ｔ．ビルマン 米国特許第６，４９５，７７２号、２００２年１２月、Ｄ．アンストロムら 米国特許出願番号第２００２／０１２５９６７号、２００２年９月、Ｒ．ギャレットら 日本国公表公報第４０２５１５５号、１９９２年１月、Ｏ．タカシ ＴＤＢ、１９７８年７月、マルチチップ冷却プレート ７４５−７４６ページ ＴＤＢ、１９８２年２月、チップの同時配置−マルチチップ・モジュール ４６４７−４６４９ページ ＴＤＢ、１９８７年１１月、高性能マルチチップ・モジュール ４３７−４３９ページ ＴＤＢ、１９９８年８月、マルチチップ・モジュールの低コスト、ハイパワー設計 ４５１−４５２ページ ＴＤＢ、１９９３年９月、熱伝導基板搭載式マルチチップ・モジュール・キャップ ６２３−６２４ページ
こうしたモジュールの動作特性を高めるために、二つ以上のチップのチップ基板上面への追加が考慮されてきた。しかしながら、こうした追加チップの動作温度、特に間隔が密接した方向性で配置された場合の動作温度から、特にチップを有する基板がＰＣＢに代表されるような有機基板に取り付けられて結合される時、通常は、耐熱性基板材料であるセラミックが必要となる。こうした例は、上記の非特許文献１〜５であるＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｐｕｌｌｅｔｉｎ（ＴＤＢ）において説明されている。
しかしながら、セラミックの使用は、多くの問題を提示し、その主なものの一つは取り扱いである。セラミックは、製造及び輸送中に不適切に取り扱った場合、割れ及び欠けを生じる可能性のある比較的脆い材料である。また、セラミックは、処理が比較的難しい材料でもあり、特に、多数の動作要件を満たすために、絶縁材料及び相互接続用導電材料の個別の層がいくつか必要になる多深度レベルでの処理が難しい。
非セラミック材料のチップキャリアが提案されているが、これらは、通常、様々な欠点を有する。例えば、上記特許文献２１では、三つのチップが、シリカ充填ポリテトラフルオロエチレン（ＰＴＥＥ）を含む基板に取り付けられるが、反対側の望ましい接続部に接続するために、キャリアの全厚を貫通する個別のバイアを必要とする。加えて、この構造では、次に、特定の熱膨張率及びその他の特性を有するいくつかの層での複雑な「電源／接地組立体」の利用が必要とされ、したがって、結果として、最終的な組立体は非常に高価となり、構築が比較的困難なものとなる。
二つ以上のチップを有する更に別の非セラミック基板の実施形態は、上記特許文献２２において説明されている。残念なことに、この基板は、極めて薄い（１００μｍ未満、好ましくは５０μｍ未満、更に「最も好ましくは」２０μｍ未満）半導体チップを必要とする。当然のことながら、こうした薄くしたチップは、より強力な現在のチップ（例えば、特定用途向け集積回路（ＡＳＩＣ）タイプに含まれるもの）に求められるような、更に高い動作能力を提供することができない。通常、こうしたチップは、その他のタイプよりも遙かに高い温度で動作する（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のタイプ）。
本願の原出願である米国出願番号第１０／３５４，０００号では、取り付けられたチップ又はモジュール（チップキャリア）のような二つ以上の構成要素の間に高速相互接続を提供できるＰＣＢが定められている。このＰＣＢは、ＰＣＢ上に取り付けられ、ボードの回路を通じて共に結合される電子モジュールのような電子構造に関する増大した動作要件に対応する目的で設計されている。このＰＣＢが対応する特定の増大要件の一つは、取り付けられた構成要素間での高周波接続のニーズであり、この接続は、記載のように、基礎を成すホストＰＣＢを通じて生じる。こうした接続は、信号劣化等の有害な影響を被り、これは、こうした既知のＰＣＢ配線に内在する特性により発生するものである。例えば、信号劣化は、ステップ変化に対する信号の反応の「上昇時間」又は「下降時間」のいずれかの観点で表現される。信号の劣化は、式（Ｚo＊Ｃ）／２により定量化可能であり、ここでＺoは伝送線の特性インピーダンスであり、Ｃはバイアのキャパシタンスの量である。代表的な５０オームの伝送線インピーダンスを有する線では、４ピコファラッド（ｐｆ）のキャパシタンスを有するメッキスルーホールバイアは、１００ピコセカンド（ｐｓ）の上昇時間（又は下降時間）の劣化を意味することになり、一方、下で説明するように、本発明の０．５ｐｆ埋設バイアには１２．５ｐｓの劣化が伴う。この差異は、２００ｐｓ以上の信号遷移速度が伴う８００ＭＨｚ以上のシステム動作において、大きな意味がある。
本願の原出願である上記米国出願番号第１０／３５４，０００において定められるものより以前の通常の高性能ＰＣＢは、構成要素（特にチップ）間の接続における最大直流（ＤＣ）抵抗により課せられる制限により、特定のポイントを超える配線密度を提供できなかった。同様に、高速の信号では、長い線における「表皮効果」の損失を最小限にするために、普通のＰＣＢ線よりも幅広の線が要求される。全てが幅広線であるＰＣＢを製造することは実際的でなく、これは主に、結果として最終的なボードにおいて、過剰な厚さが必要となるためである。こうした厚さの増大は、設計の観点から明らかに許容できない。
様々なＰＣＢが、上記の特許文献２３〜３７において説明されている。これらの文書の内容は、参照により本明細書に組み込むものとする。
本願の原出願である上記米国出願番号第１０／３５４，０００号におけるＰＣＢの固有の特徴により、相対的に標準のＰＣＢ製造処理を利用して最終的な構造物を製造しつつ、高周波接続を確保することが可能となる。この出願は、参照により本明細書に組み込むものであり、これにおいて、ＰＣＢの一部は、ＰＣＢ分野において知られる線及び間隔を含むＰＣＢの残りの下部と比べて、相対的に幅広の線を利用する目的でのみ設けられる。
こうした構造及び同様の構造、或いは、セラミック以外の材料、又は上で述べたような以前の非セラミック材料の深刻な欠点を有しない材料の同様の基板で、二つ以上のチップ（特にＡＳＩＣチップのような高温チップ）間で高速又はその他の効果的な結合を提供することが可能であり、更に、前記チップをＰＣＢの回路と更に結合するために、その後、通常のＰＣＢのような第二の基礎基板と電気的に結合させることが可能なものの使用は、この技術における大きな利点になると考えられる。
したがって、本発明の主要な目的は、この技術においてマルチチップ電子パッケージ（又はモジュール）としても知られる、二つ以上のチップをその一部として含むチップキャリアの技術を強化することである。
本発明の別の目的は、本発明の一つ以上のキャリアを上に取り付けることが可能な基礎回路化基板（ＰＣＢ等）との効果的な電気結合を達成しつつ、上にあるチップとの間での高速接続を確保する、こうしたパッケージを提供することである。
本発明の更なる目的は、ＡＳＩＣタイプのもののような高温チップに関して、こうした接続を提供することが可能できる、こうしたパッケージを提供することである。
本発明の更に別の目的は、堅牢な構造の最終的な構造物を確保しつつ、費用効率に優れた形で製造できる、こうしたパッケージを提供することである。
更に、本発明の別の目的は、本発明のパッケージをその一部として利用したパッケージ−基板組立体を提供することであり、したがって、この組立体は、本明細書で定義するマルチチップキャリア固有の利点から恩恵を受ける。
なお、本発明では、チップキャリアと、その一つの表面に取り付けられた複数のチップとを含む電子パッケージを製造することをも目的としているものであり、この方法では、容易に、比較的安価な形で完了することが可能であるため、結果として最終的な完成品のコストが削減される。
以上の課題を解決するために、請求項１に係る発明の採った手段は、
「マルチチップ電子パッケージであって、
間隔を空けて内部に配置されてそれぞれの誘電材料層により分離された複数の導電プレーンを含む有機積層チップキャリアにして、その第一の表面上の複数の電気接点と、その第二の表面上の複数の導電体とを含み、前記電気接点の選択されたものが、前記導電体の選択されたものと電気的に結合される、チップキャリアと、
前記有機積層チップキャリアの前記第一の表面上に間隔を空けて配置され、前記導電体の前記選択されたものと結合されるように前記電気接点の選択されたものと電気的に結合される、複数の半導体チップと、を備えたパッケージ」
である。
また、請求項２に係る発明の採った手段は、上記請求項１記載のパッケージについて、
「前記半導体チップの選択されたものが互いに電気的に結合されるように、前記電気接点の選択されたものが、前記電気接点の他の選択されたものに電気的に接続されること」
である。
請求項３に係る発明の採った手段は、上記請求項１記載のパッケージについて、
「前記複数の半導体チップが、前記有機積層チップキャリアの前記第一の表面上で、ほぼ同一平面を成す方向に配位される」
ことである。
請求項４に係る発明の採った手段は、上記請求項１記載のパッケージについて、
「前記複数の半導体チップが、前記有機積層チップキャリアの前記第一の表面に対して、それぞれほぼ垂直に配位される」
ことである。
請求項５に係る発明の採った手段は、上記請求項４記載のパッケージについて、
「前記複数の半導体チップが、互いにほぼ平行である」
ことである。
請求項６に係る発明の採った手段は、上記請求項１記載のパッケージについて、
「前記有機積層チップキャリアの前記第一の表面上に位置し、前記複数の半導体チップをほぼ取り囲む多量のカプセル材料を更に含む」
ことである。
請求項７に係る発明の採った手段は、上記請求項６記載のパッケージについて、
「前記複数の半導体チップを熱的接触状態でほぼ覆って配置される熱吸収カバー部材を更に含む」
ことである。
請求項８に係る発明の採った手段は、上記請求項１記載のパッケージについて、
「前記有機積層チップキャリアの前記第一の表面上に配置され、前記複数の半導体チップの周りに間隔を空けて配置される補強部材を更に含む」
ことである。
請求項９に係る発明の採った手段は、上記請求項８記載のパッケージについて、
「前記複数の半導体チップを覆って配置され、前記半導体チップによりその動作中に生成される熱を除去する熱吸収部材を更に含む」
ことである。
請求項１０に係る発明の採った手段は、上記請求項９記載のパッケージについて、
「前記複数の半導体チップを覆って配置される熱吸収カバー部材を更に含み、前記熱吸収部材が、前記熱吸収カバー部材上に配置される」
ことである。
請求項１１に係る発明の採った手段は、上記請求項１記載のパッケージについて、
「前記有機積層チップキャリアが、その内部の熱伝導部材と、前記有機積層チップキャリアの前記第一の表面上で前記複数の半導体チップを前記電気接点に結合させる複数の半田要素とを含み、前記熱伝導層が、前記電気接点上の前記半田要素により形成される前記電気結合の障害を十分に防止するために、選択された厚さと熱膨張率とを有する」
ことである。
請求項１２に係る発明の採った手段は、上記請求項１１記載のパッケージについて、
「前記熱伝導部材が、銅の第一の層と、鉄合金の第二の層と、銅の第三の層とを備える」
ことである。
請求項１３に係る発明の採った手段は、上記請求項１記載のパッケージについて、
「前記有機積層チップキャリアが、少なくとも一つの誘電層と少なくとも一つの導電プレーンを含み、前記導電プレーンが第一の周波数で信号を通すことが可能な信号線を含む第一の多層部分と、前記第一の多層部分に接合され、前記複数の半導体チップを結合させることに適応した第二の多層部分とを含み、前記第二の多層部分が、少なくとも一つの誘電層と少なくとも一つの導電信号プレーンとを含み、前記第二の多層部分の前記導電信号プレーンが、前記第一の周波数よりも高い周波数で信号を通すことが可能な信号線を含み、これにより、前記複数の半導体デバイス間の高速接続を提供する」
ことである。
請求項１４に係る発明の採った手段は、上記請求項１３記載のパッケージについて、
「前記第二の多層部分が、導電プレーンと、前記導電プレーンの両側の第一及び第二の誘電層とを含み、導電信号プレーンの数が２であり、各導電信号プレーンが、信号を通すことが可能で、前記導電プレーンと向かい合う前記第一及び第二の誘電層のそれぞれの一つに配置されている前記信号線を含む」
ことである。
請求項１５に係る発明の採った手段は、上記請求項１４記載のパッケージについて、
「前記第二の多層部分が、前記第一の誘電層上の前記導電信号プレーンの少なくとも一つの信号線を、前記第二の誘電層上の前記導電信号プレーンの少なくとも一つの前記信号線と相互接続する導電スルーホールを更に含む」
ことである。
請求項１６に係る発明の採った手段は、上記請求項１記載のパッケージについて、
「前記有機積層チップキャリアが、その中に内部コンデンサを含む」
ことである。
さらに、上記課題を解決するために、請求項１７に係る発明の採った手段は、
「マルチチップ電子パッケージ組立体であって、
複数の導電部材をその上に含む回路化基板と、
内部に間隔を空けて配置され、それぞれの誘電材料層により分離された複数の導電プレーンを含む有機積層チップキャリアにして、その第一の表面上の複数の電気接点と、その第二の表面上の複数の導電体とを含み、前記電気接点の選択されたものが前記導電体の選択されたものと電気的に結合される、チップキャリアと、
前記有機積層チップキャリアの前記第一の表面上に間隔を空けて配置され、前記導電体の前記選択されたものと結合されるように前記電気接点の選択されたものと電気的に結合される、複数の半導体チップと、
記有機積層チップキャリアの前記第二の表面上の前記導電体の前記選択されたものを、前記回路化基板上の前記導電部材のそれぞれのものに電気的に接続する複数の導電要素と、を含む組立体」
である。
請求項１８に係る発明の採った手段は、上記請求項１７記載の組立体について、
「前記回路化基板が、プリント基板である」
ことである。
請求項１９に係る発明の採った手段は、上記請求項１７記載の組立体について、
「前記複数の導電要素が、複数の半田部材を含む」
ことである。
請求項２０に係る発明の取った手段は、上記請求項１７記載の組立体について、
「前記複数の半導体チップを、前記積層チップキャリアの前記第一の表面上の前記複数の電気接点のそれぞれのものと電気的に結合させる第一の複数の半田部材を更に含む」
ことである。
本発明の一態様によれば、内部に間隔を空けて配置され、それぞれの誘電材料層により分離された複数の導電プレーンを含む、有機積層チップキャリアを備えた、マルチチップ電子パッケージが提供され、このチップキャリアは、その第一の表面上に複数の電気接点を含み、その第二の表面上に複数の導電体を含み、この電気接点の選択された一つは、導電体の選択された一つと電気的に結合され、複数の半導体チップが前記有機積層チップキャリアの第一の表面上に間隔を空けて配置され、電気接点の選択された一つと電気的に結合され、導電体の選択された一つと結合されるようになる。
本発明の別の態様によれば、マルチチップパッケージを製造する方法が提供され、この方法は、第一及び第二の表面を有し、更に、内部に間隔を空けて配置され、それぞれの誘電材料層により分離された複数の導電プレーンを含む、有機積層チップキャリアを提供することと、有機積層チップキャリアの第一の表面上に複数の電気接点を提供することと、有機積層チップキャリアの第二の表面上に複数の導電体を提供し、この電気接点の選択された一つが、導電体の選択された一つと電気的に結合されることと、複数の半導体チップを有機積層チップキャリアの第一の表面上に間隔を空けて配置し、複数の半導体チップを電気接点の選択された一つと電気的に結合し、複数の半導体チップが、積層チップキャリアの第二の表面上の導電体の選択された一つと電気的に結合されるようにすることとをステップとして含む。
本発明の第三の態様によれば、電子パッケージ組立体が提供され、これは複数の導電部材を上に含む回路化基板と、内部に間隔を空けて配置され、それぞれの誘電材料層により分離された複数の導電プレーンを含む有機積層チップキャリアで、その第一の表面上に複数の電気接点を含み、その第二の表面上に複数の導電体を含み、この電気接点の選択された一つが、導電体の選択された一つと電気的に結合され、複数の半導体チップが有機積層チップキャリアの第一の表面上に間隔を空けて配置され、電気接点の選択された一つと電気的に結合され、導電体の選択された一つと結合されるようになるチップキャリアと、有機積層チップキャリアの第二の表面上の複数の導電体の選択された一つを、回路化基板上の導電部材のそれぞれの一つと電気的に接続する複数の導電要素とを含む。
したがって、本発明によれば、この技術においてマルチチップ電子パッケージ（又はモジュール）としても知られる、二つ以上のチップをその一部として含むチップキャリアの技術を強化することができる。
また、本発明によれば、本発明の一つ以上のキャリアを上に取り付けることが可能な基礎回路化基板（ＰＣＢ等）との効果的な電気結合を達成しつつ、上にあるチップとの間での高速接続を確保する、こうしたパッケージを提供することができる。
さらに、本発明によれば、ＡＳＩＣタイプのもののような高温チップに関して、こうした接続をすることができ、こうしたパッケージを提供することができる。更には、堅牢な構造の最終的な構造物を確保しつつ、費用効率に優れた形で製造でき、こうしたパッケージを提供することができる。
更に、本発明によれば、本発明のパッケージをその一部として利用した、パッケージ−基板組立体を提供することができ、この組立体は、本明細書で定義するマルチチップキャリア固有の利点から恩恵を受けることができる。
本発明を他の更なる目的、利点、及び機能と共により一層理解するために、以下の開示及び前記特許請求の範囲を、添付図面と共に参照する。同様の符号は、それぞれの図で同様の要素を示すために使用されると理解されたい。
上で述べたように、「高速」という用語は、本明細書での使用において、高周波の信号を意味する。本明細書で定義され、本明細書で教示される方法を使用して製造されるような多層チップキャリア及び回路化基板（ＰＣＢ等）に関して達成可能な信号周波数の例は、毎秒のギガバイト（ＧＰＳ）で約３．０乃至約１０．０の範囲内のものを含む。しかしながら、これより高いものを含め、この範囲外の周波数も達成可能であることから、こうした例では、本発明を制限することを意図するものではない。以下から更に理解されるように、ここで製造されるキャリアは、少なくとも二つの別個の多層部分（部分組立体）で形成される場合があり、これらは、互いに接合される前に、それ自体が形成される。少なくとも、こうした別個の部分のそれぞれは、少なくとも一つの誘電層と少なくとも一つの導電層とを含むことになり、最も可能性の高い実施形態では、その一部として、それぞれの層がいくつか含まれる。下に提示する例は、それだけのもの（単なる例）に過ぎず、表示及び説明される層の数は、本発明の範囲を制限することを意味するものではない。
ここで定義する製品は、特に、「情報処理システム」と呼ぶことが可能なものにおいて使用される。「情報処理システム」という用語は、ここでの使用において、ビジネス、科学、制御、又はその他の目的で、任意の形態の情報、知能、又はデータを、計算、分類、処理、送信、受信、検索、作成、切り換え、保存、表示、具現化、測定、検出、記録、再生、取り扱い、又は利用することを主眼として設計された任意の機器又は機器の集合を意味するものとする。こうした例には、パーソナルコンピュータと、サーバ、メインフレーム、その他の大型プロセッサとが含まれる。一例は、サーバとして、図５に表示されており、これは少なくとも一つのマルチチップパッケージと、このパッケージが上に取り付けられた回路化基板とを、サーバのハウジング内部に含むと理解される。
図１では、本発明の一実施形態によるマルチチップ電子パッケージ１が表示されており、このパッケージ１は、有機積層チップキャリア２と、このキャリア２の上に位置する複数の半導体チップ３とを備える。有機積層チップキャリア２は、キャリア２内部で間隔を空けて配置され、それぞれの誘電材料層５により分離された、複数の導電プレーン４を含む。キャリア２は、更に、キャリア２上面に複数の電気接点６（一つを表示）を含み、各接点は、次にそれぞれの導電部材（例えば、半田球７）と電気的に結合されるように設計され、これは、次に、この接点をチップ３の下面の対応する接触部位（表示なし）に結合させる。
こうしたチップ部位は、広く知られており、詳細な説明は必要ないと考えられる。チップ３のそれぞれは、キャリア２の内部回路を通じて、導電体８（一つのみ表示）のそれぞれの一つと結合され、これは次に、多層ＰＣＢを主な例とする基礎回路化基板１０のそれぞれの接触部位（表示なし）に電気的に結合された状態にすること（つまり複数の半田球９を利用すること）が可能である。チップ３は、キャリア２の上面の回路と、おそらくはキャリア２内のその一部とを使用して、最終的な製品の動作要件に応じて、互いに電気的に結合させることができる。図１において更に確認できるように、個々の接点６は、それぞれの導電体８に、キャリア２最上部からその全厚を通じて延びるメッキスルーホールのような直線（ここでは垂直）接続部により、直接的に結合する必要はない。
図１において、両チップ３は、キャリア２の上面で、ほぼ同一平面を成す方向性で位置し、互いに間隔を空けている。一例において、各チップ３は、それぞれ１０×２．５４ｃｍ／１０００（ミル）及び２０×２．５４ｃｍ／１０００（ミル）の長さ及び幅寸法を有する場合があり、約１，０００乃至約３，０００の範囲の数を有する複数の半田球７を使用して、キャリア２に結合される場合がある。本発明は、こうした寸法又は数に限定されず、その他のものも本発明において容易に許容できると理解される。
好適な実施形態において、キャリア２は、上部高速部１１と、信号が低い周波数で通過する下部１２とを含む。この特定の構造の更に具体的な例については、下で定義される。キャリア２の誘電材料は、様々な既知のＰＣＢ誘電材料から選択することが可能であり、これは、既知のファイバガラス補強されたエポキシ樹脂、Ｄｒｉｃｌａｄ（本発明の譲受人の米国登録商標）、ＰＴＥＥ、Ｎｅｌｃｏ ６０００ＳＩ、Ｒｏｇｅｒｓ ４３００、Ｐｏｌｙｃｌａｄ ＬＤ６２１（下記参照）、及びその他を含む。しかしながら、必ずしも、ＰＴＥＥを含む必要はない。更に、キャリア２が、その内部に熱伝導部材１３を含む場合もあると考えられる。これが利用される場合、熱伝導部材１３は、半田球７及び９により提供される半田接続の障害を十分に防止するように選択された厚さ及び熱膨張率を有する材料を含むことができる。
熱伝導部材１３は、ニッケル、銅、モリブデン、又は鉄を含む適切な金属にすることができる。好ましくは、熱伝導層も、接地プレーンとして機能する。好適な熱伝導部材（ゼロに近い熱膨張率を有する）は、三層構造で、銅の第一の層と、約３４％乃至約３８％ニッケル（好ましくは、約３６％ニッケル）及び約６２％乃至約６６％鉄（好ましくは、約６３％鉄）の合金の第二の層と、銅の第三の層とを備える。
熱伝導部材１３の全体の熱膨張率は、約４乃至約８ｐｐｍ／℃である。好ましくは、熱伝導層の厚さの約７２％乃至約８０％は、ニッケル鉄合金であり、熱伝導層の厚さの約２０％乃至約２８％は、銅である。適切な３６％ニッケル−６３％鉄合金は、Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ（マサチューセッツ州アトルボロ）から入手できる。代わりに、熱伝導部材は、約３６％ニッケル−約６３％鉄合金のような単一の金属合金のみで形成できる。
熱伝導部材１３の厚さは、好ましくは、約１×２．５４ｃｍ／１０００（ミル）乃至約３×２．５４ｃｍ／１０００（ミル）である。この部材に関する厚さ及び材料の選択は、この部材の熱膨張率を決定することになり、重要な点として、本明細書で定義する他の要素と組み合わせて使用する時、多層チップキャリア２の熱膨張率を制御するのに使用することができる。多層相互接続構造全体の熱膨張率が約１０乃至約１２ｐｐｍ／℃の値に制御される時には、大きな利点が達成される。パッケージ１の動作中に（回路化基板での組立時及び現場作業において）、半田接続部の歪み制御が達成され、局部的な高歪み領域が回避され、これは、二つ以上のチップ３が使用され、互いに極めて接近する場合に重要な特徴となる。熱膨張率が約２乃至３ｐｐｍ／℃の半導体チップ１２と約１７乃至２０ｐｐｍ／℃の回路化基板との間での全体的な歪みは、これにより、その大きさが大幅に低減される。この部材の更なる説明は、米国特許第６，３５１，３９３号において提示されており、これは参照により本明細書に組み込むものとする。
チップキャリア２は、同じく参照により本明細書に組み込む米国特許第６，３７０，０１２号において説明されるような、内部コンデンサ構造をその中に更に含む。その中で定義されるように、このコンデンサ構造は、ＰＣＢのような基礎基板上に配置されるように設計されたチップキャリア２その他において使用するのに適した並列コンデンサである。第６，３７０，０１２号の構造において、コンデンサは、好ましくは、少なくとも一つの内部導電層と、この内部導電体の反対側に追加される二つの追加導電体層と、第二の導電体層の外面にある無機誘電材料（好ましくは、酸化物層）とを含む。代わりに、第二の導電層に適用したチタン酸バリウムのような適切な誘電材料を利用することができる。更に、この引用特許のコンデンサは、無機誘電材料の最上部に外部導電層を含み、これにより、内部及び追加導電層と外部導電体との間で、並列コンデンサを形成する。詳細な説明は、第６，３７０，０１２号に記載される。
図２において、図１のパッケージ１は、多量のカプセル材料１４（仮想表示）を更に含めて表示されており、これは、キャリア２の上面に位置し、下の半田球接続部７を含め、半導体チップ３をほぼ取り囲む。カプセル材料は、パッケージング技術において知られており、詳細な説明は必要ないと考えられる。適切な例は、上に引用した一つ以上の文書において確認できる。図２のパッケージ１は、更に、成形されたカプセル材料の最上部に位置し、半導体チップ３の上面と熱的接触した状態の熱吸収カバー部材１５（同じく仮想表示）を含めて表示されている。部材１５は、これにより、動作中にチップ３からの熱の除去を促進する役割を果たす。一例において、カバー部材１５は、好ましくは、銅製だが、アルミニウム又はその他の適切な熱伝導材料にしてもよい。
図３において、パッケージ１１は、キャリア２上面の最上部に位置し、間隔を空けて配置されるチップ３を実質的に取り囲み、これらから更に間隔を空けている補強部材１６（仮想表示）を含むものとして表示されている。この補強部材は、更に、その上面に位置する熱吸収カバー部材１７（仮想表示）と、その上に位置する仮想表示の熱吸収部材１８とを含む。補強体１６は、好ましくはステンレス鋼材料であり、一方、熱吸収カバー部材１７は、好ましくは銅又はアルミニウムであり、熱吸収部材１８は、好ましくはアルミニウムであり、図３に示すように複数の上向きの突起部を含む。熱吸収カバー部材１７は、チップ３からの熱を受け取り、次に、この熱を更に大きな熱吸収部材１８へと通過させ、これにより、動作中のパッケージ１１からの熱の除去を促進するように設計される。
上の熱吸収構成要素は、上で説明したように、ＡＳＩＣタイプのもののような強力なチップ３により生成される比較的高い熱を効果的に除去する役割を果たす。内部熱伝導部材の追加的な使用により、チップ３及びキャリア２の間と、利用される場合にはキャリア２及び基礎基板の間との両方で形成される、比較的壊れやすい半田接続部に障害を与えない、或いは損傷を発生させない、効果的に動作する製品が更に確保される。
図４には、本発明による電子パッケージ１’の代替実施形態が表示される。パッケージ１’は、上で説明したものと同様のキャリア２を含み、好ましくは、半田要素９その他を利用して、キャリア２を基礎基板１０に結合させている。しかしながら、パッケージ１’は、ほぼ垂直の方向性を有するチップ３’の利用において、図１乃至４のパッケージ１とは異なっており、これらは、好ましくは、それぞれの半田球７’により、キャリア２上面のそれぞれの接点６に電気的に結合されている。チップ３’は、更に、好ましくは、互いにほぼ平行の方向性を有し、理解されるように、図を見る者の視点ではページ奥へ延びる幅（又は長さ）寸法を有する。こうしたチップは、半田球７’を使用した接続が発生可能となるように、その外部（下部）エッジへと延びる適切な回路と共に、図１のものと同様の表面接触部位を含むことができる。チップキャリア２は、図１乃至４のものと同じく、上で説明したような内部熱伝導部材（表示なし）及び又はコンデンサ（表示なし）を更に含んでもよい。
図４の実施形態は、図２に示すようなカプセル材料及び熱吸収カバー部材を含んでもよく、或いは代わりに、図３に示すような補強体、熱吸収カバー、及び熱吸収部材を更に含んでもよい。したがって詳細な説明は、必要ないと考えられる。
図５には、本発明を利用することが可能な情報処理システム１９が表示されている。例えば、システム１９は、サーバ（表示あり）、パーソナルコンピュータ、メインフレーム、又はこの技術において知られている同様の情報処理システムにすることができる。情報処理システムの技術においては、こうした構造が、回路基板及びその一部としてのその他のパッケージを含むことが広く知られている。本発明において、システム１９は、マルチチップ電子パッケージ１（仮想表示）を上に有する回路化基板１０（同じく仮想表示）を含めて表示されている。基板１０とパッケージ１との位置関係は、表示の方向性に対してほぼ垂直なものを含め、この組立体をシステム１９内の他の場所に配置することも可能であることから、例示の目的のみを有する。更に、こうしたいくつかの組立体を、このようなシステムにおいて、その動作要件に応じて利用してもよい。このシステムが、コンピュータ、サーバ、メインフレーム、又はその他である場合、これは中央演算処理装置（ＣＰＵ）と、一つ以上の入出力（Ｉ／Ｏ）デバイスと、一つ以上のランダムアクセスストレージデバイスとを含むことになる。更に、キーボードと、マウスと、ディスプレイと、プリンタと、スピーカと、モデムとを含め、機能的に共に動作可能な様々な周辺機器を含んでもよい。これらの構成要素は、その内部での位置、或いは、コンピュータ、サーバ、メインフレーム、その他との動作的な関係を含め、この技術において広く知られており、詳細な説明は必要ないと思われる。
図６及び７では、多層部分２０及び２０’の二種類の実施形態が、それぞれ表示されており、これらは、他の多層部分に接合される時、本発明の一実施形態によるチップキャリア２を形成する。したがって、部分２０及び２０’は、本明細書では、第二の部分として定義され、もう一方の部分は、第一の（又はベース）部分と呼ばれることになる。本発明の広範な態様によれば、少なくとも一つの第二の部分は、少なくとも一つの第一の部分に接合され、この第二の部分は、最終的なキャリア製品のほぼ外側の部分に沿って存在するようになると理解される。更に、一つ以上のこうした第二の部分を、ベースとなる第一の部分に対して接合することが可能であり、これは図８乃至１１に示すように、その両側に接合することを含むと理解される。最も重要な点として、ここで定義される第二の部分は、第二の部分に取り付けられる（例えば、半田付けされる）及び又は他の方法でそれに電気的に結合される、半導体チップ３の間での高周波（高速）接続を提供するために特に設計されている。重要な点として、第一又はベース部分には、必ずしもこうした機能は求められず、代わりに、現在の殆どのＰＣＢにとって普通の方法で形成することが可能であり、その多くは前記の文書において説明されるものである。したがって、本発明により、既知のＰＣＢ製造手法を利用して、大幅に能力が増加したチップキャリアを結果的に製造することが可能であり、それに固定したチップは、以前に達成可能なものより高速で接続できるようになる。急速に拡大するパッケージング技術においては、主に、これに対応するこうした構成要素での要件の増加から、こうした接続は不可欠であると考えられる。したがって、ここで定義する本発明は、この技術に大きな利点を提供する。
図６では、多層部分２０が、中央導電プレーン２１を含めて表示されており、好適な実施形態において、これは電源プレーンとしての役割を果たす。プレーン２１は、二つの誘電材料２３の層に囲まれており、図面では、プレーン２１に対する両層の接合（積層化）から、一つの連続的な構造として表示されている。誘電材料２３の外部表面には、追加の導電プレーン２５及び２７が配置され、好適な実施形態において、これらは一連の信号線を備える。したがって、部分２０は、単純に２Ｓ１Ｐ構造と呼ぶことが可能であり、これは二つの信号プレーンと一つの電源プレーンとを備えることを意味する。導電スルーホール２９は、上部信号プレーン２５を下部プレーン２７に接続するために更に設けられる。好適な実施形態において、この導電スルーホールは、メッキスルーホール（ＰＴＨ）であり、既知の技術を使用して作成される。部分２０の形成は、既知のＰＣＢ手順を使用して達成され、これは前記の誘電層の積層化と、外部信号プレーンの蒸着（メッキ等）とを含む。したがって、詳細な説明は、必要ないと考えられる。
前述のように、部分２０は、最終的なキャリアを形成するために他の多層部分と組み合わせて部分２０が形成される時、それに結合されるチップ３の間での高速（高周波）接続を提供するために設計される。したがって、こうした高速接続を提供するために、部分２０（及び２０’）の個々の信号線は、好ましくは、約０．００５×２．５４ｃｍ（インチ）乃至約０．０１０×２．５４ｃｍ（インチ）の幅と、０．００１０乃至約０．００２０×２．５４ｃｍ（インチ）の厚さとを有する。対応する誘電層はそれぞれ、約０．００８×２．５４ｃｍ（インチ）乃至約０．０１０×２．５４ｃｍ（インチ）の厚さを有する。プレーン２１、２５、及び２７の材料は、好ましくは銅だが、その他の導電材料も可能である。好適な誘電材料２３は、低損失誘電体であり、一例はＰｏｌｙｃｌａｄ ＬＤ６２１で、ニューハンプシャ州ウェストフランクリン所在のＣｏｏｋｓｏｎ Ｅｌｅｃｔｒｏｎｉｃｓから入手できる。その他の材料には、ニューヨーク州ニューバーグ所在のＰａｒｋ Ｎｅｌｃｏから入手可能なＮｅｌｃｏ ６０００ＳＩと、コネチカット州ロジャーズ所在のＲｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎから入手可能なＲｏｇｅｒｓ ４３００が含まれる。こうした材料は、低い誘電定数及び損失係数を有し、この構造に最適な動作性能を提供する。０．０１以下、好ましくは０．００５未満の誘電損失を有するその他の材料も、部分２０及び２０’の両方に使用するのに適していると思われる。ここでも、この誘電材料は、ＰＴＥＥにする必要はない。
上の厚さと定義した材料とは、本発明の範囲を制限することを意図したものではなく、ここで教示する望ましい結果が達成される限り、その他のものも可能であると理解される。更に、この構造の第二の部分は、上で定義した熱伝導部材及び又は内部コンデンサ構造を内部に含むことができると理解される。一例においては、上で述べた厚さ、幅、及び材料を使用することで、約３乃至約１０ＧＰＳの範囲内の信号周波数で信号を送ることが可能な第二の部分２０（及び２０’）を提供することが可能となった。上の一つ以上の材料、パラメータ、その他に対する比較的小さな改良により、１２ＧＰＳ等、更に高い周波数も可能となるため、これも本発明を制限することを意図したものではない。定義された部分２０全体で結果的に生じる厚さは、一実施形態によれば、約０．１４０×２．５４ｃｍ（インチ）である。
必須の要件ではないが、上で述べた導電プレーンの幅及び厚さは、通常、部分２０及び２０’が接合されるベース又は第一の多層部分でのものよりも大きくなる。つまり、ベース部分は、通常、その中で使用される導電プレーン及び誘電体に関して、より小さな厚さ及び幅寸法を含み、こうした幅、厚さ、及び材料は、今日使用される既知のＰＣＢ構造を代表するものである。しがたって、詳細な説明の必要はないことになる。
図８は、第二の部分２０が二つ利用されたチップキャリア３０の実施形態を例示しており、これらの部分のそれぞれは、共通の第一の多層部分３１の両側に位置している。第一の部分３１は、簡略化の目的から、外部導電層３３及び３５を含む単一の誘電層として例示されている。一実施形態において、層３３及び３５は、最終的な基板３０の動作要件に応じて、電源又は接地プレーンとなる。好適な実施形態において、部分３１は、混合信号及び接地及び又は電源機能を有するいくつかの（例えば、２０の）導電プレーンと、対応する複数の（例えば、１９の）誘電層とを含む。最も単純な形態において、部分３１（及び図９乃至１１の３１’）は、第一の周波数で信号を通す少なくとも一つの信号プレーンを含む。以前に指摘したように、第一の多層部分３１で使用される導電プレーン及び誘電層は、通常、両方とも従来のＰＣＢにおいて利用されるものである。そのため、一例において、部分３１は、約０．００３×２．５４ｃｍ（インチ）乃至約０．０１０×２．５４ｃｍ（インチ）の幅と、対応する０．０００５×２．５４ｃｍ（インチ）の厚さとを有する、導電信号線を含む場合がある。誘電層はそれぞれ、約０．０１０×２．５４ｃｍ（インチ）の初期厚さを含む。第一の部分３１は、こうした多層構造のものであり、いくつかの導電誘電層を接合して第一の部分３１を形成するように積層化されている。加えて、第二の部分２０は、同様に、上で説明したように別個の多層部分組立体として形成される。次のステップでは、誘電層４１（例えば、従来のプリプレグ又は熱可塑性材料）が、中間の第一の部分３１の両側に追加され、別の誘電層４３が、部分２０の最外部の表面それぞれに追加される。この構造は、次に、標準的な積層化処理を使用して積層化され、単一の多層有機チップキャリアが形成される。前記及び本明細書内で説明される構造特性から、第二の部分２０及び２０’の信号プレーンの少なくとも一部は、従来型である第一の部分３１及び３１’の信号線の少なくとも一部よりも高周波の信号伝達を提供することになる。好適な実施形態において、外側部分の全ての信号線は、接合される第一の部分の信号層と比較して、こうした優れた性能を有する。
各部分２０の一つ以上の外部導電プレーンにアクセスするために、外部誘電層４３内部には開口部４５が設けられる。これは、好ましくは、この技術で知られるレーザ又は写真印画工程により行われる。誘電材料の除去に続いて、外部導電層５１が、誘電層の開口部の内部を含め、図８の構造の両側に追加される。この時点で、部分２０の信号線に結合される構成要素の接続が、キャリア３０上に提供され、次にこうした信号線により、例えば図８では図を見る者の左側となる場所において同じ部分２０の回路に更に結合される第二のチップ（図８には表示なし）に対して、こうした信号線を通じた高速信号伝達が、各部分２０の上面及び下面でのものを含め、確保されることになる。こうした接続は、図８に示すような導電材料５１の開口部を通じて更に提供されることになる。
図８では、キャリアがＰＣＢ１０と結合するための改良された下面又はその他の手段（つまり図１）を含む場合、二つ以上の半導体チップを、キャリア３０の両側それぞれに取り付け、高周波信号により共に結合させることが可能であると理解される。したがって、本発明のキャリアは、その両側の表面に高速チップを独自の形で結合させ、この技術でこれまでに知られるのものより遙かに優れた動作性能を有する完成チップキャリア組立体を確保することができる（しかしながら、代表的な実施形態において、キャリア３０は、一つの上部高速部分と一つの低速部分とのみを含みことになり、後者は図１に示すように底部導電体８を含む）。
追加的な結合として、別の誘電材料５５の層を更に追加し、導電プレーン５１をカバーすることが可能であり、この場合、開口部４５内の導電材料５１との接続は、図８の同様の開口部及び導電材料６１により達成され、キャリア３０の片側にあるチップと電気的に結合されることになる。メッキスルーホール（ＰＴＨ）７１は、図８の右側に例示されるように、キャリア３０の全厚を通じて延びるように利用することができる。こうしたスルーホールは、従来の手法を使用して形成することが可能であり、その表面には、導電材料（例えば銅）の薄いメッキ層等が含まれることになる。このスルーホールは、導電ピン又はその他のような追加構成要素が望ましい場合には、これを受け入れるために使用してもよい。ＰＴＨ７１は、一つ以上の構成要素を、キャリアのベース又は第一の部分３１の中の内部導電プレーンに結合させることもできる。
図８では、導電材料６１に（或いは、材料６１が利用されない場合には、代わりに、材料５１に直接）結合された状態で表示される単一の半導体チップが、数字７７により表され、接続する半田球が、（図１における７ではなく）数字７９により表される。代わりに、こうした接続は、材料６１に熱接合等により接続されることになる突出する金属リード（ワイヤボンド等）により提供することもできる。
図７に戻ると、部分２０’は、図６の部分２０のものと同様の構成要素を含んでいるが、本明細書の内容を使用して多層キャリアを形成するための代替実施形態を表している。部分２０’は、その一部として、内部に２Ｓ１Ｐ部分２０を含んでいる。誘電層８１は、部分２０の両側に追加されており、その後これに続いて、導電層８３が、例えばメッキにより、加えられている。導電層８３は、好ましくは、接地又は電源プレーンであり、表示のようにメッキスルーホール８５により共に結合されている。部分２０と同じように、いくつかのこうしたスルーホールが、第二の部分において利用され、こうした接続を提供する。図６及び７の両方では、例示の目的から、一つのみが表示されている。誘電層８１は、好ましくは、部分２０で使用される低損失誘電層と同様の材料のものである。部分２０’のこれらの層は、部分２０と同様に、従来の積層化処理を使用して組み立てられる。
図９では、二つの第二の部分２０’が、共通する中間の多層の第一の部分３１に接合されて表示されており、一実施形態では、上で述べたように、第一の部分３１は、個別の誘電層（表示なし）に対応する数だけ接合された、いくつかの内部導電プレーン（同じく表示なし）を含む。したがって、図７の実施形態は、最終的な接合工程中に必要となる積層化ステップが少ないことから、最終的なキャリア（図９の３０’）を製造する、より単純な手段を意味している。つまり、図９に示す形成済みの三つの多層構造体２０’及び３１’を積層化するだけでよい。ここでも、注意すべき点として、たいていの場合は、一つのみの外部部分２０’が、本明細書の内容による、基礎となる従来の部分３１’に接合されることになる。積層化の完了に続いて、外部誘電層５５’を、図８の開口部４５と導電材料５１とを提供するために定義したものと同様の手法を使用して、この構造体とその内部に設けられる導電開口部５１’とに追加することができる。メッキスルーホール８５は、材料５１’に接合した任意のチップを、必要に応じて、部分２０’の最上層及び又は最下層に結合させることになる。キャリア３０’の最外面を結合するために、図８のスルーホール７１と同様に、共通スルーホール７１’が設けられる。こうしたスルーホールは、好ましくは、図８のものと同様のメッキ導電材料７３’を含む。
更に重要な点として、スルーホール７１及び７１’は、一つ以上のチップを、それぞれ第一の多層部分３０及び３１’の内部配線に電気的に接続することが可能であり、これにより、こうした構成要素と中間構造体との間には、直接的な電気接続が提供される。したがって、ここで定義するキャリアは、キャリアの片側のチップ間の結合を、こうした同じチップとキャリアの全体的な構造のベース又は第一の部分の内部導電プレーンとの結合に加えて確保する、独自の性能を提供することができる。こうした二重結合は、結果として、これまで知られている製品に比べ優れた動作性能を有する最終的なキャリア製品をもたらすため、本発明の重要な態様を表している。
図１０及び１１では、本発明において使用することが可能な二種類の代替キャリア実施形態３０’’及び３０’’’が、それぞれ表示されている。図１０のキャリア３０’’の構造は、図９に示すものと同様で、キャリアの外面から部分２０’の導電プレーンの一つに延びる導電スルーホール９１が追加されている。したがって、上で定義した追加的な電子構成要素の結合に加えて、ピン留め構成要素（つまり、図１０及び１１に示すピン９３）の結合が更に可能となる。図１１の実施形態では、部分３１’（及び、使用する場合は、下側部分２０’）を貫いて、延長開口部９５が設けられる。開口部９５を設ける理由は、挿入ピン９３のための適切なクリアランスを設けるためである。開口部９５は、最終的な積層化の前に、３１’及び２０’（使用する場合）において予備形成（穴あけ）することが可能であり、ＰＴＨの未使用部分を除去するための従来の方法である「バックドリル」とは対照的である。バックドリルは、銅のＰＴＨ層の一部を除去する。これは、高速信号を取り扱う際にＰＴＨの容量効果を減少させる。バックドリルは、コストがかかり、実行が難しい。この構造は、バックドリルの必要性を打ち消して、同じ効果を達成する。
図１２及び１３は、本発明のキャリアにおいて使用できる第二の部分２０’’の別の実施形態を表す。理解されるように、図１３は、図１２の線８−８に沿って得られた断面図であり、部分２０’’の上面における導電体のそれぞれの幅の一実施形態を例示する役割を果たしている。幅広の導電体のそれぞれの端部に位置するスルーホールも表示されている。この配置において、幅広導電体１０１は、その両側の端部のメッキスルーホール１０３を相互接続する信号線の役割を果たす。これと比較して、幅狭信号線１０５は、それぞれの外側にある幅広線１０１のペアの間で、対を成す関係で延びている。一実施形態において、線１０１は、約０．００３×２．５４ｃｍ（インチ）乃至約０．０１２×２．５４ｃｍ（インチ）の幅を有する場合があり、一方、対応する内部の幅狭の線はそれぞれ、０．０２×２．５４ｃｍ（インチ）乃至約０．１０×２．５４ｃｍ（インチ）の幅を有する場合がある。これらの線は、約０．０３×２．５４ｃｍ（インチ）乃至約０．１２×２．５４ｃｍ（インチ）の距離で間隔を空けている。対を成す幅狭信号線１０５の両側に幅広線１０１を設ける目的は、適切なトレースインピーダンス制御と、信号線間で結合するノイズを最小化する遮蔽とを提供することである。図１３において確認されるように、これらの線は、中央ＰＴＨ１０３に結合される中間導電（又は電源）プレーン１０６の外側に位置する幅狭線１０５と共に、部分２０’’の両側に配置されている。この配置は、最大の信号遮蔽を提供可能な連続する基準プレーンによる有利な特徴を提供する。これは、より単純な構造の部分合成物を提供し、例えば高速信号と低速信号等、異なる誘電体の厚さを有する可能性のある、Ｚ接続を伴うセクションを可能にする。しかしながら、こうしたパターンが表示されているものの、本発明の好適な実施形態においては、それぞれの半田球７（図１）が、球７のパターンと同様のパターンで配置された個別の接点６と結合することになると理解される。上のパターンは、一つのチップ上のこうした球のそれぞれの外側列を、隣接する別のチップの球の対応する外側列に相互接続するために使用することができる。
以上のように、有機積層チップキャリアと、その第一の表面に間隔を空けて配置された複数の半導体チップとを備える、マルチチップ電子パッケージについて、表示及び説明を行った。更に、複数の導電要素（半田球等）を使用してチップキャリアを基板に接続する回路化基板（ＰＣＢ等）と組み合わせて、前記のキャリア及び半導体チップを含む、電子パッケージ組立体について、表示及び説明を行った。重要な点として、本発明の有機積層チップキャリアは、これに電気的に結合された二つ以上の高温半導体チップを有することが可能であり、これらは、共に結合すること、及び又はキャリアの下面（反対側）にある導電体に結合することができる。更に重要な点として、これらのチップは、これらの間で高周波信号伝達を確保できるように、高速度となる形で結合することが可能であり、これにより、結果として、この技術でこれまでに知られているものよりも優れた性能を有する最終的な製品構造が生じる。本発明は、本明細書で定義したように、パッケージ工程中及び望ましい基礎回路化基板上での配置中に、半導体チップの高温動作の結果として変形せず、或いはその他の形で損害を受けない、本明細書で説明したような有機積層材料を十分に含んだキャリアを使用して、こうした機能を達成することができる。したがって次に、このチップキャリアは、本明細書の内容に従って形成された少なくとも二つの部分を備えることができる。加えて、このキャリアは、チップとキャリアとの間の接続と、利用されている場合には、キャリアの下面と対応する基板との間の接続とを形成する、それぞれの半田球の間の分離（切断）を特に防止するように設計された、定義されたような内部コンデンサ構造及び又は熱伝導部材を、その一部として含むことができる。本明細書で定義した本発明は、これにより、その主要な部分として、実質的に有機積層である本体を利用する一方で、マルチチップタイプの既知のチップキャリアを上回る多くの重要な利点を有する。本明細書で定義した、この構造を組み立てる方法は、多くの既知のＰＣＢ手順を使用して実施することも可能であり、これにより、このタイプのキャリア、特にセラミック材料を中心に作られたものを形成するのに使用される他のプロセスに比べ、相対的に低いコストで実施できる。
現時点において本発明の好適な実施形態がどのようなものかについて、表示及び説明を行ってきたが、前記特許請求の範囲により定義される本発明の範囲から逸脱することなく、この中で様々な変形及び改良を行い得ることは当業者には明らかであろう。
本発明の一態様によるマルチチップ電子パッケージを例示する部分断面側面図である。 多量のカプセル材料とそのカバー部材とを更に含む図１のパッケージの側面図である。 補強部材及びカバーとその一部としての熱吸収部材との使用を例示する本発明の代替実施形態を示す図である。 本発明の代替実施形態を例示する側面図である。 本発明の一つ以上のマルチチップ電子パッケージ及び又はその完全組立体（基礎ＰＣＢを含む）の使用に適応した情報処理システムの透視図である。 少なくとも一つの多の部分と組み合わせる時、本発明のチップキャリアとして使用することが可能な、有機積層チップキャリアの一部の断面側面図である。 積層チップキャリアの別の部分の断面側面図である。 本発明において使用可能な有機積層チップキャリアを例示する、組立断面正面図である。 本発明において使用可能な有機積層チップキャリアの別の実施形態を示す図である。 本発明において使用することができる多層積層チップキャリアの別の態様を示す図である。 本発明において使用できる有機チップキャリアの断面側面図である。 本発明の有機積層チップキャリア上で使用可能な回路パターンの平面図である。 図１２の線８−８に沿って得られた側面図である。図１３の実施形態は、本発明において使用することができる有機積層チップキャリアの一部のみを表すものである。
符号の説明
１、１’ マルチチップ電子パッケージ
２ 有機積層チップキャリア
３、３’ 半導体チップ
４ 導電プレーン
５ 誘電材料層
６ 電気接点
７、７’、９ 半田球
８ 導電体
１０ 基礎回路基板
１１ 上部高速部、パッケージ
１２ 下部、半導体チップ
１３ 熱伝導部材
１４ カプセル材料
１５、１７ 熱吸収カバー部材
１６、１８ 補強部材
１９ 上方処理システム
２０、２０’、２０’’ 多層部分、第二の部分
２１ 中央導電プレーン
２３ 誘電材料
２５、２７導電プレーン
２９ 導電スルーホール
３０、３０’、３０’’、３０’’’ チップキャリア
３１、３１’ 第一の多層部分
３３、３５ 外部導電層
４１、４３、５１ 誘電層、導電プレーン
４５ 開口部
５５、６１ 導電材料
５５’ 外部導電層
７１、７１’ メッキスルーホール
７７ 半導体チップ
７９ 半田球
８１ 誘電層
８３ 導電層
８５ メッキスルーホール
９１ 導電スルーホール
９３ ピン
９５ 延長開口部
１０１ 幅広導電体
１０３ メッキスルーホール
１０５ 幅広信号線
１０６ 中間導電プレーン

Claims (20)

  1. マルチチップ電子パッケージであって、
    間隔を空けて内部に配置されてそれぞれの誘電材料層により分離された複数の導電プレーンを含む有機積層チップキャリアにして、その第一の表面上の複数の電気接点と、その第二の表面上の複数の導電体とを含み、前記電気接点の選択されたものが、前記導電体の選択されたものと電気的に結合される、チップキャリアと、
    前記有機積層チップキャリアの前記第一の表面上に間隔を空けて配置され、前記導電体の前記選択されたものと結合されるように前記電気接点の選択されたものと電気的に結合される、複数の半導体チップと、
    を備えたパッケージ。
  2. 前記半導体チップの選択されたものが互いに電気的に結合されるように、前記電気接点の選択されたものが、前記電気接点の他の選択されたものに電気的に接続される、請求項１記載のパッケージ。
  3. 前記複数の半導体チップが、前記有機積層チップキャリアの前記第一の表面上で、ほぼ同一平面を成す方向に配位される、請求項１記載のパッケージ。
  4. 前記複数の半導体チップが、前記有機積層チップキャリアの前記第一の表面に対して、それぞれほぼ垂直に配位される、請求項１記載のパッケージ。
  5. 前記複数の半導体チップが、互いにほぼ平行である、請求項４記載のパッケージ。
  6. 前記有機積層チップキャリアの前記第一の表面上に位置し、前記複数の半導体チップをほぼ取り囲む多量のカプセル材料を更に含む、請求項１記載のパッケージ。
  7. 前記複数の半導体チップを熱的接触状態でほぼ覆って配置される熱吸収カバー部材を更に含む、請求項６記載のパッケージ。
  8. 前記有機積層チップキャリアの前記第一の表面上に配置され、前記複数の半導体チップの周りに間隔を空けて配置される補強部材を更に含む、請求項１記載のパッケージ。
  9. 前記複数の半導体チップを覆って配置され、前記半導体チップによりその動作中に生成される熱を除去する熱吸収部材を更に含む、請求項８記載のパッケージ。
  10. 前記複数の半導体チップを覆って配置される熱吸収カバー部材を更に含み、前記熱吸収部材が、前記熱吸収カバー部材上に配置される、請求項９記載のパッケージ。
  11. 前記有機積層チップキャリアが、その内部の熱伝導部材と、前記有機積層チップキャリアの前記第一の表面上で前記複数の半導体チップを前記電気接点に結合させる複数の半田要素とを含み、前記熱伝導層が、前記電気接点上の前記半田要素により形成される前記電気結合の障害を十分に防止するために、選択された厚さと熱膨張率とを有する、請求項１記載のパッケージ。
  12. 前記熱伝導部材が、銅の第一の層と、鉄合金の第二の層と、銅の第三の層とを備える、請求項１１記載のパッケージ。
  13. 前記有機積層チップキャリアが、少なくとも一つの誘電層と少なくとも一つの導電プレーンを含み、前記導電プレーンが第一の周波数で信号を通すことが可能な信号線を含む第一の多層部分と、前記第一の多層部分に接合され、前記複数の半導体チップを結合させることに適応した第二の多層部分とを含み、前記第二の多層部分が、少なくとも一つの誘電層と少なくとも一つの導電信号プレーンとを含み、前記第二の多層部分の前記導電信号プレーンが、前記第一の周波数よりも高い周波数で信号を通すことが可能な信号線を含み、これにより、前記複数の半導体デバイス間の高速接続を提供する、請求項１記載のパッケージ。
  14. 前記第二の多層部分が、導電プレーンと、前記導電プレーンの両側の第一及び第二の誘電層とを含み、導電信号プレーンの数が２であり、各導電信号プレーンが、信号を通すことが可能で、前記導電プレーンと向かい合う前記第一及び第二の誘電層のそれぞれの一つに配置されている前記信号線を含む、請求項１３記載のパッケージ。
  15. 前記第二の多層部分が、前記第一の誘電層上の前記導電信号プレーンの少なくとも一つの信号線を、前記第二の誘電層上の前記導電信号プレーンの少なくとも一つの前記信号線と相互接続する導電スルーホールを更に含む、請求項１４記載のパッケージ。
  16. 前記有機積層チップキャリアが、その中に内部コンデンサを含む、請求項１記載のパッケージ。
  17. マルチチップ電子パッケージ組立体であって、
    複数の導電部材をその上に含む回路化基板と、
    内部に間隔を空けて配置され、それぞれの誘電材料層により分離された複数の導電プレーンを含む有機積層チップキャリアにして、その第一の表面上の複数の電気接点と、その第二の表面上の複数の導電体とを含み、前記電気接点の選択されたものが前記導電体の選択されたものと電気的に結合される、チップキャリアと、
    前記有機積層チップキャリアの前記第一の表面上に間隔を空けて配置され、前記導電体の前記選択されたものと結合されるように前記電気接点の選択されたものと電気的に結合される、複数の半導体チップと、
    記有機積層チップキャリアの前記第二の表面上の前記導電体の前記選択されたものを、前記回路化基板上の前記導電部材のそれぞれのものに電気的に接続する複数の導電要素と、を含む組立体。
  18. 前記回路化基板が、プリント基板である、請求項１７記載の組立体。
  19. 前記複数の導電要素が、複数の半田部材を含む、請求項１７記載の組立体。
  20. 前記複数の半導体チップを、前記積層チップキャリアの前記第一の表面上の前記複数の電気接点のそれぞれのものと電気的に結合させる第一の複数の半田部材を更に含む、請求項１７記載の組立体。
JP2004021260A 2003-01-30 2004-01-29 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 Ceased JP2004235647A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/354,000 US6828514B2 (en) 2003-01-30 2003-01-30 High speed circuit board and method for fabrication
US10/394,107 US7035113B2 (en) 2003-01-30 2003-03-24 Multi-chip electronic package having laminate carrier and method of making same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011028393A Division JP2011139083A (ja) 2003-01-30 2011-02-14 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体

Publications (1)

Publication Number Publication Date
JP2004235647A true JP2004235647A (ja) 2004-08-19

Family

ID=32658852

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004021260A Ceased JP2004235647A (ja) 2003-01-30 2004-01-29 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
JP2011028393A Pending JP2011139083A (ja) 2003-01-30 2011-02-14 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011028393A Pending JP2011139083A (ja) 2003-01-30 2011-02-14 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体

Country Status (5)

Country Link
US (2) US7035113B2 (ja)
EP (1) EP1443560A3 (ja)
JP (2) JP2004235647A (ja)
CA (1) CA2454971A1 (ja)
TW (2) TWI267180B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134914A1 (ja) * 2005-06-13 2006-12-21 Ibiden Co., Ltd. プリント配線板
JP2010529665A (ja) * 2007-06-07 2010-08-26 コミサリア ア レネルジ アトミク 再構成基板内への垂直コンポーネントの集積化
KR20170122184A (ko) * 2015-03-03 2017-11-03 인텔 코포레이션 다층 스티프너를 포함하는 전자 패키지
KR20180083004A (ko) * 2015-12-10 2018-07-19 테라다인 인코퍼레이티드 포켓 회로 보드

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
KR100778597B1 (ko) 2003-06-03 2007-11-22 가시오게산키 가부시키가이샤 적층 반도체 장치와 그 제조방법
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
US7378598B2 (en) * 2004-02-19 2008-05-27 Hewlett-Packard Development Company, L.P. Printed circuit board substrate and method for constructing same
US7478472B2 (en) * 2004-03-03 2009-01-20 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with signal wire shielding
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
US20050225955A1 (en) * 2004-04-09 2005-10-13 Hewlett-Packard Development Company, L.P. Multi-layer printed circuit boards
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7247003B2 (en) 2004-12-02 2007-07-24 Siemens Power Generation, Inc. Stacked lamellate assembly
US20070109756A1 (en) * 2005-02-10 2007-05-17 Stats Chippac Ltd. Stacked integrated circuits package system
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
JP4908150B2 (ja) * 2006-10-18 2012-04-04 浜松ホトニクス株式会社 撮像装置の保持構造及び撮像装置
US7595454B2 (en) * 2006-11-01 2009-09-29 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US7800916B2 (en) 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US7529095B2 (en) * 2007-09-28 2009-05-05 Visteon Global Technologies, Inc. Integrated electrical shield in a heat sink
US7741153B2 (en) * 2007-10-30 2010-06-22 International Business Machines Corporation Modular chip integration techniques
US7892885B2 (en) * 2007-10-30 2011-02-22 International Business Machines Corporation Techniques for modular chip fabrication
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
KR101628355B1 (ko) * 2008-10-30 2016-06-21 엘지이노텍 주식회사 임베디드 커패시터 및 그 제조방법
US8202765B2 (en) 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
TWI570879B (zh) * 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8421242B2 (en) * 2009-12-31 2013-04-16 Advanced Semiconductor Engineering, Inc. Semiconductor package
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
CN105036067A (zh) * 2015-05-29 2015-11-11 中国科学院电子学研究所 Mems传感器倒装叠层封装结构及其制备方法
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
FR3060846B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
US10854550B2 (en) * 2017-09-28 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
CN109883469A (zh) * 2019-01-22 2019-06-14 北京天创金农科技有限公司 微型多参数传感器制作方法及微型多参数传感器
CN217064419U (zh) * 2022-03-23 2022-07-26 蔚来汽车科技(安徽)有限公司 控制器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817964A (ja) * 1994-04-28 1996-01-19 Fujitsu Ltd 半導体装置及びその製造方法及び基板
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
JPH10308493A (ja) * 1997-05-08 1998-11-17 Fujitsu Ltd 半導体装置及びその製造方法並びに多層プリント基板
JP2000138453A (ja) * 1998-10-29 2000-05-16 Shinko Electric Ind Co Ltd 配線基板
JP2000332423A (ja) * 1999-05-21 2000-11-30 North:Kk 配線基板とその製造方法
JP2001345351A (ja) * 2000-06-02 2001-12-14 Fujitsu Ltd 半導体装置組立体
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2002171062A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 電子部品およびその製造方法
JP2002334806A (ja) * 2001-05-07 2002-11-22 Sony Corp 高周波モジュール装置
US20030000736A1 (en) * 2001-06-29 2003-01-02 Sathe Ajit V. Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612601A (en) * 1983-11-30 1986-09-16 Nec Corporation Heat dissipative integrated circuit chip package
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
JPH01307294A (ja) 1988-06-03 1989-12-12 Fujitsu Ltd 多層プリント基板
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
JPH0425155A (ja) 1990-05-18 1992-01-28 Fujitsu Ltd 多層回路基板とその製造方法
DE4100238A1 (de) * 1991-01-07 1992-07-09 Philips Patentverwaltung Viellagenplatine, insbesondere fuer hochfrequenz
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JPH05235255A (ja) * 1992-02-25 1993-09-10 Hitachi Ltd 積層マルチチップメモリモジュール
US5483421A (en) 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5313366A (en) 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
JP2513443B2 (ja) * 1993-06-11 1996-07-03 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層回路基板組立体
JP2629568B2 (ja) * 1993-07-30 1997-07-09 日本電気株式会社 Ａｔｍセル交換方式
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
DK0808326T3 (da) * 1995-02-07 2001-10-01 Biosearch Italia Spa Basiske oxazolinamidderivater af GE2270 og GE2270-lignende antibiotika
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US5719745A (en) * 1995-07-12 1998-02-17 International Business Machines Corporation Extended surface cooling for chip stack applications
JPH09232376A (ja) 1996-02-26 1997-09-05 Fujitsu Ltd 突起電極を用いた表面実装構造及び中間基板
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5894517A (en) * 1996-06-07 1999-04-13 Cabletron Systems Inc. High-speed backplane bus with low RF radiation
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
US5894173A (en) * 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
JPH10173410A (ja) * 1996-12-12 1998-06-26 Sharp Corp ストリップ線路を用いた伝送回路
US6117759A (en) 1997-01-03 2000-09-12 Motorola Inc. Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package
US5903437A (en) * 1997-01-17 1999-05-11 International Business Machines Corporation High density edge mounting of chips
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6081430A (en) * 1997-05-06 2000-06-27 La Rue; George Sterling High-speed backplane
JP3877095B2 (ja) 1997-09-09 2007-02-07 株式会社三井ハイテック 半導体装置
US5982630A (en) * 1997-11-06 1999-11-09 Intel Corporation Printed circuit board that provides improved thermal dissipation
US6075423A (en) * 1997-11-26 2000-06-13 Intel Corporation Controlling signal trace characteristic impedance via a conductive epoxy layer
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
JP2000022071A (ja) 1998-06-29 2000-01-21 Denso Corp バンプを有する電子部品
JP2000024150A (ja) 1998-07-10 2000-01-25 Mitsubishi Rayon Co Ltd 繊維強化プラスチック製ゴルフクラブシャフト
AU5481599A (en) * 1998-08-12 2000-03-06 Robinson Nugent, Inc. Connector apparatus
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
US6246010B1 (en) * 1998-11-25 2001-06-12 3M Innovative Properties Company High density electronic package
US6181004B1 (en) * 1999-01-22 2001-01-30 Jerry D. Koontz Digital signal processing assembly and test method
JP4078033B2 (ja) * 1999-03-26 2008-04-23 株式会社ルネサステクノロジ 半導体モジュールの実装方法
US6351393B1 (en) * 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6212074B1 (en) * 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
US6370012B1 (en) * 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6724078B1 (en) * 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
US6469381B1 (en) * 2000-09-29 2002-10-22 Intel Corporation Carbon-carbon and/or metal-carbon fiber composite heat spreader
US6696765B2 (en) * 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
US20020125967A1 (en) * 2000-11-03 2002-09-12 Garrett Richard H. Air dielectric backplane interconnection system
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
DE10295940B4 (de) * 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
US6495772B2 (en) * 2001-04-12 2002-12-17 International Business Machines Corporation High performance dense wire for printed circuit board
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
US6431914B1 (en) * 2001-06-04 2002-08-13 Hon Hai Precision Ind. Co., Ltd. Grounding scheme for a high speed backplane connector system
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2003007902A (ja) * 2001-06-21 2003-01-10 Shinko Electric Ind Co Ltd 電子部品の実装基板及び実装構造
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
US6941649B2 (en) * 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
US6753613B2 (en) * 2002-03-13 2004-06-22 Intel Corporation Stacked dice standoffs

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817964A (ja) * 1994-04-28 1996-01-19 Fujitsu Ltd 半導体装置及びその製造方法及び基板
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
JPH10308493A (ja) * 1997-05-08 1998-11-17 Fujitsu Ltd 半導体装置及びその製造方法並びに多層プリント基板
JP2000138453A (ja) * 1998-10-29 2000-05-16 Shinko Electric Ind Co Ltd 配線基板
JP2000332423A (ja) * 1999-05-21 2000-11-30 North:Kk 配線基板とその製造方法
JP2001345351A (ja) * 2000-06-02 2001-12-14 Fujitsu Ltd 半導体装置組立体
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2002171062A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 電子部品およびその製造方法
JP2002334806A (ja) * 2001-05-07 2002-11-22 Sony Corp 高周波モジュール装置
US20030000736A1 (en) * 2001-06-29 2003-01-02 Sathe Ajit V. Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134914A1 (ja) * 2005-06-13 2006-12-21 Ibiden Co., Ltd. プリント配線板
US8164920B2 (en) 2005-06-13 2012-04-24 Ibiden Co., Ltd. Printed wiring board
JP2010529665A (ja) * 2007-06-07 2010-08-26 コミサリア ア レネルジ アトミク 再構成基板内への垂直コンポーネントの集積化
KR20170122184A (ko) * 2015-03-03 2017-11-03 인텔 코포레이션 다층 스티프너를 포함하는 전자 패키지
KR102552894B1 (ko) * 2015-03-03 2023-07-10 인텔 코포레이션 다층 스티프너를 포함하는 전자 패키지
KR20180083004A (ko) * 2015-12-10 2018-07-19 테라다인 인코퍼레이티드 포켓 회로 보드
JP2018538693A (ja) * 2015-12-10 2018-12-27 テラダイン、 インコーポレイテッド ポケット付き回路基板
JP7018015B2 (ja) 2015-12-10 2022-02-09 テラダイン、 インコーポレイテッド 回路基板構造体と装置インターフェースボード
KR102580492B1 (ko) * 2015-12-10 2023-09-20 테라다인 인코퍼레이티드 포켓 회로 보드

Also Published As

Publication number Publication date
US20040150095A1 (en) 2004-08-05
TW200428628A (en) 2004-12-16
TWI302735B (en) 2008-11-01
EP1443560A2 (en) 2004-08-04
CA2454971A1 (en) 2004-07-30
JP2011139083A (ja) 2011-07-14
TWI267180B (en) 2006-11-21
TW200503228A (en) 2005-01-16
US20040150114A1 (en) 2004-08-05
US7035113B2 (en) 2006-04-25
EP1443560A3 (en) 2008-01-02
US6992896B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
JP2004235647A (ja) 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
US7161810B2 (en) Stacked chip electronic package having laminate carrier and method of making same
US7800916B2 (en) Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US7326643B2 (en) Method of making circuitized substrate with internal organic memory device
US6995322B2 (en) High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
JP4404252B2 (ja) 高速性能を有する印刷回路基板とその製造方法
JP3213291B2 (ja) 多層基板及び半導体装置
JPS6249989B2 (ja)
US7045897B2 (en) Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same
US7622384B2 (en) Method of making multi-chip electronic package with reduced line skew
US8829361B2 (en) Wiring board and mounting structure using the same
US7023707B2 (en) Information handling system
JP2010519769A (ja) 高速メモリパッケージ
JPH10256414A (ja) 半導体パッケージ
JP2531467B2 (ja) テ―プキャリアパッケ―ジ
JPS6342437B2 (ja)
JPH02232992A (ja) 電子回路モジュール
KR20060101024A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20100408

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20100726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110420

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20110829

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110930