JP4404252B2 - 高速性能を有する印刷回路基板とその製造方法 - Google Patents

Description

本発明は、多層の印刷回路基板（以下、単に「ＰＣＢ」または「基板」ということがある）とその製造方法に関する。より詳細には、高速タイプの多層印刷回路基板に関する。

印刷回路基板（ＰＣＢ）に実装されて、当該基板の回路によって接続される電子部品（たとえば、半導体チップや半導体チップを含むモジュール）の動作機能上の要求度が高まっているが、上記ＰＣＢも同様に動作機能上の要求を満たすことができなければならない。特に、実装された部品同士をより高い周波数で接続する必要性が高まっている。この接続は、ＰＣＢによって実現されるべきものである。このような接続は、周知のＰＣＢ配線に固有の特性によって生じる信号劣化など、有害な影響を受けやすい。たとえば、信号劣化は、段階的変化に対する信号の応答の「立上り時間」または「立下り時間」によって表される。

信号劣化は、公式（Ｚ₀＊Ｃ）／２で定量化することができる。ここで、Ｚ₀は伝送ライン特性インピーダンスであり、Ｃはビアの総キャパシタンスである。典型的な伝送ラインインピーダンス５０を持つワイヤでは、キャパシタンスが４ピコファラッド（ｐｆ）のめっきスルーホールビアの場合、１００ピコ秒（ｐｓ）の立上り時間（または立下り時間）という劣化になる。これに比べ、以下で説明する本発明の埋め込み式ビアでは、キャパシタンス０．５ｐｆで劣化は１２．５ｐｓとなる。この差は、関連する信号遷移速度が２００ｐｓを超えるような、８００ＭＨｚでのシステム動作では大きな意味を持つ。

通常の高性能ＰＣＢでは、部品（特にチップ）間接続で直流（ＤＣ）抵抗が最大になるという制約があるため、配線密度を一定レベル以上に上げることができなかった。同様に、高速信号では、長いラインでの「表皮効果」損失を最低限に抑えるために、通常のＰＣＢラインよりも幅の広いラインが必要とされる。幅の広いラインだけを備えるＰＣＢを製造することは、最終的な基板で必要とされる厚さが過度になるという理由から現実的ではない。このように厚さが増すことは、設計上の観点からして明らかに受け入れがたいものである。

以下の特許文献において各種のＰＣＢが記述されている。
米国特許第４，９０２，６１０号、Ｃ．Ｓｈｉｐｌｅｙ 米国特許第５，３３６，８５５号、Ｊ．Ｋａｈｌｅｒｔ 他 米国特許第５，４１８，６９０号、Ｒ．Ｃｏｎｎ 他 米国特許第５，７６８，１０９号、Ｊ．Ｇｕｌｉｃｋ 他 米国特許第５，８９１，８６９号、Ｓ．Ｌｏｃｉｕｒｏ 他 米国特許第５，８９４，５１７号、Ｊ．Ｈｕｔｃｈｉｓｏｎ 他 米国特許第６，０２３，２１１号、Ｊ．Ｓｏｍｅｉ 米国特許第６，０７５，４２３号、Ｇ．Ｓａｕｎｄｅｒｓ 米国特許第６，０８１，４３０号、Ｇ．Ｌａ Ｒｕｅ 米国特許第６，１４６，２０２号、Ｓ．Ｒａｍｅｙ 他 米国特許第６，２２２，７４０号、Ｋ．Ｂｏｖｅｎｓｉｅｐｅｎ 他 米国特許第６，２４６，０１０号、Ｒ．Ｚｅｎｎｅｒ 他 米国特許第６，４３１，９１４号、Ｔ．Ｂｉｌｌｍａｎ 米国特許第６，４９５，７７２号、Ｄ．Ａｎｓｔｒｏｍ 他 米国特許第ＵＳ２２０２／０１２５９６７ Ｒ．Ｇａｒｒｅｔｔ 他 ＪＰ４０２５１５５Ａ２ Ｏ．Ｔａｋａｓｈｉ これらの文献の内容をここに参考資料として参酌する。

以下の説明から理解されるように、本発明の主な目的は、基板に実装された電子部品間の高速接続を実現する、改良された多層ＰＣＢを提供することである。ここで使用する「高速」という文言は高周波数を意味する。このような基板とその製造方法は、ＰＣＢ技術に大きな進歩をもたらすものである。

したがって、本発明の主な目的は、基板に実装された電子部品を相互接続するために信号を高速で伝達することができる基板を提供することで、多層ＰＣＢ技術を向上させることである。

本発明のもう一つの目的は、このようなＰＣＢの製造方法を提供することである。

以上の課題を解決するために、請求項１に係る発明の採った手段は、
「第一多層部分と第二多層部分とを有する印刷回路基板であって、前記第一多層部分は、少なくとも１つの誘電体層と、第一周波数で信号を伝達することができる信号ラインを含む少なくとも１つの導電層とを含むものであり、前記第二多層部分は、前記第一多層部分に接着されていて、それに複数の電子部品が電気的に接続されるように構成されており、また、少なくとも１つの誘電体層と少なくとも１つの導電信号層を含むものであり、前記の第二多層部分の導電信号層は、前記第一周波数よりも高い周波数で信号を伝達することができる信号ラインを備え、それにより、少なくとも２つの前記電気部品間の高速接続が可能になるように構成されていることを特徴とする印刷回路基板」
である。

この請求項１記載の印刷回路基板については、請求項２に係る発明のように、
「前記第二多層部分は、１つの導電層とこの導電層に向き合った側に配置された第一及び第二誘電体層とを有し、導電信号層の数が２つであり、これら各導電信号層は信号を伝達することができる前記信号ラインを備えており、前記各導電信号層は前記導電層と向き合って配置された前記第一及び第二誘電体層のそれぞれの上に配置されていること」
ともなされる。

この請求項２記載の印刷回路基板については、請求項３に係る発明のように、 「前記第二多層部分は、導電スルーホールをさらに有しており、該導電スルーホールにより、前記第一誘電体層上の前記導電信号層の前記信号ラインの少なくとも１つが、前記第二誘電体層上の前記導電信号層の前記信号ラインの少なくとも１つと相互接続されるように構成されていること」
ともなされる。

さらに、上記請求項２記載の印刷回路基板については、請求項４に係る発明のように、
「第三誘電体層を有し、該第三誘電体層は、前記第二誘電体層と、信号を伝達することができる前記信号ラインを含む、前記第二誘電体層に配置された前記導電信号層とに配置されており、前記第三誘電体層は、前記電気部品の少なくとも１つを電気的に接続するために、前記信号ラインの少なくとも１つを露出する少なくとも１つの開口部をさらに備えていること」
ともなされ、さらに、請求項５に係る発明のように、
「前記少なくとも１つの開口部に導体材料の層が施されていること」
ともなされる。

また、請求項４記載の印刷回路基板については、請求項６に係る発明のように、 「前記第一誘電体層上の前記導電信号層の前記信号ラインの少なくとも１つを、前記第二誘電体層上の前記導電信号層の前記信号ラインの少なくとも１つと相互接続する導電スルーホールが前記第二多層部分に設けられており、前記第一誘電体層上の前記導電信号層の前記少なくとも１つの信号ラインが、前記第三誘電体層の前記開口部によって露出される前記少なくとも１つの信号ラインであること」
ともなされる。

さらに、上記請求項４記載の印刷回路基板については、請求項７に係る発明にょうに、
「前記第三誘電体層に配置された１つの導電層をさらに備えること」
ともなされる。

この請求項７記載の印刷回路基板については、請求項８に係る発明のように、 「第四誘電体層を有し、該第四誘電体層は、前記第三誘電体層と、前記第三誘電体層に配置された前記導電層とに配置されており、第四誘電体層は、前記第三誘電体層の前記少なくとも１つの開口部を露出する少なくとも１つの開口部をさらに備えること」
ともなされる。

そして、この請求項８記載の印刷回路基板については、請求項９に係る発明のように、
「前記第三誘電体層の前記少なくとも１つの開口部と前記第四誘電体層の前記少なくとも１つの開口部の前記両方に導体材料の層が施されており、前記導体材料の層が相互に電気的に接続されるものであり、前記電気部品のうちの前記少なくとも１つが、前記第四誘電体材料の前記少なくとも１つの開口部の前記導体材料の層に電気的に接続されるものであること」
とされる。

そして、上記請求項１記載の印刷回路基板については、請求項１０に記載の発明のように、
「前記第二多層部分の前記少なくとも１つの誘電体層の誘電率が、前記第一多層部分の前記少なくとも１つの誘電体層のそれよりも低いものであること」
とされるものであり、請求項１１に係る発明のように、
「前記第二多層部分の少なくとも１つの誘電体層の誘電損率が、前記第一多層部分の前記少なくとも１つの誘電体層よりも低いものであること」
にもなされる。

また、上記請求項１記載の印刷回路基板については、請求項１２に係る発明のように、
「前記第二多層部分における前記高速接続の信号速度が１秒当たり約３〜約１０ギガバイトであるものであること」
ともなされるものである。

そして、以上の印刷回路基板は、請求項１３に係る発明のように、
「印刷回路基板の製造方法において、
前記方法は、下記ステップを有する、すなわち、
少なくとも１つの誘電体層と少なくとも１つの導電層とを含む第一多層部分を提供するステップを有し、ここで、前記導電層は、第一周波数で信号を伝達できる信号ラインを備えており、
少なくとも少なくとも１つの誘電体層と少なくとも１つの導電信号層を含み、それに複数の電子部品が電気的に接続される第二多層部分を提供するステップを有し、ここで、前記第二多層部分の前記導電信号層は、前記第一周波数よりも高い周波数で信号を伝達することができる信号ラインを備えており、それにより、少なくとも２つの前記電気部品間の高速接続が可能になるものであり、
前記第一多層部分と前記第二多層部分を接着して前記印刷回路基板を形成するステップを有すること」
を特徴とする印刷回路基板の製造方法によって製造されるものである。

この請求項１３の製造方法は、請求項１４に係る発明のように、
「前記第一多層部分と前記第二多層部分の前記接着に先立って、前記第二多層部分内に導電スルーホールを設けるステップをさらに有すること」
ともなされ、さらに、請求項１５に係る発明のように、
「前記接着は、積層によって実施されるようにしたこと」
ともなされる。

そして、請求項１６に係る発明の取った手段は、
「第一多層部分と第二多層部分とを具備する印刷回路基板を有する情報処理装置であって、前記第一多層部分は、少なくとも１つの誘電体層と少なくとも１つの導電層を含むものであり、前記第二多層部分は、前記第一多層部分に接着され、それに複数の電子部品が電気的に接続されるものであり、前記第一多層部分の前記導電層は、第一周波数で信号を伝達することができる信号ラインを具備し、前記第二多層部分の前記導電信号層は、前記第一周波数よりも高い周波数で信号を伝達することができる信号ラインを具備するものであり、少なくとも２つの前記電気部品間の高速接続が可能になるものであることを特徴とする情報処理装置」
である。

すなわち、本発明の一側面によれば、次のような印刷回路基板が提供されることになる。つまり、第一多層部分と第二多層部分とを有し、前記第一多層部分は、少なくとも１つの誘電体層と、第一周波数で信号を伝達することができる信号ラインを含む少なくとも１つの導電層とを含むものであり、前記第二多層部分は、前記第一多層部分に接着されていて、それに複数の電子部品が電気的に接続されるように構成されており、また、少なくとも１つの誘電体層と少なくとも１つの導電信号層を含むものであり、前記の第二多層部分の導電信号層は、前記第一周波数よりも高い周波数で信号を伝達することができる信号ラインが備え、それにより、少なくとも２つの前記電気部品間の高速接続が可能になるように構成されていることを特徴とする印刷回路基板（ＰＣＢ）が提供される。

本発明のさらに別の側面によれば、次のようなＰＣＢの製造方法が提供される、すなわち、少なくとも１つの誘電体層と少なくとも１つの導電層とを含む第一多層部分を提供するステップを有し、ここで、前記導電層は、第一周波数で信号を伝達できる信号ラインを備えており、
少なくとも１つの誘電体層と少なくとも１つの導電信号層を含み、それに複数の電子部品が電気的に接続される第二多層部分を提供するステップを有し、ここで、前記第二多層部分の前記導電信号層は、前記第一周波数よりも高い周波数で信号を伝達することができる信号ラインを備えており、それにより、少なくとも２つの前記電気部品間の高速接続が可能になるものであり、前記第一多層部分と前記第二多層部分を接着して前記ＰＣＢを形成するステップを有することを特徴とするとＰＣＢの製造方法が提供される。

本発明のさらに別の側面によれば、次のような情報処理装置が提供される、すなわち、第一多層部分と第二多層部分とを具備するＰＣＢ有する情報処理装置であって、前記第一多層部分は、少なくとも１つの誘電体層と少なくとも１つの導電層を含むものであり、前記第二多層部分は、前記第一多層部分に接着され、それに複数の電子部品が電気的に接続されるものであり、前記第一多層部分の前記導電層は、第一周波数で信号を伝達することができる信号ラインを具備し、前記第二多層部分の前記導電信号層は、前記第一周波数よりも高い周波数で信号を伝達することができる信号ラインを具備するものであり、少なくとも２つの前記電気部品間の高速接続が可能になるものであることを特徴とする情報処理装置が提供される。

本発明をより良く理解するために、本発明の別の目的、利益、および機能に加えて、上記の図面と合わせた以下の開示と請求項を参照すべきものである。図面中、同一数字は類似部分を示すものである。

上記のように、ここでは「高速」という言葉を高周波数の信号という意味で使用する。ここで定義し、ここで示す方法を利用して製造される多層ＰＣＢで達成可能なこのような信号周波数の例は、約３．０〜約１０．０ ＧＰＳ（ギガビット／秒）の範囲内の信号周波数である。ただし、この範囲外の周波数（より高い周波数も含む）も達成可能であるため、本発明がこのような例に限定されるわけではない。以下の説明からさらに理解されるように、本発明によって製造されるＰＣＢ製品は、互いに接着される前に形成された２つの別個の多層部分（部分組立品）から成る。少なくとも、これらの別個の部分それぞれに少なくとも１つの誘電体層と１つの導電層が含まれるが、ほとんどの実施形態では、これらの層がそれぞれ複数含まれる。以下に示す例は単なる例にすぎず、示した層の数によって本発明の範囲が限定されるわけではない。

ここで定義する製品は、「情報処理システム」と呼ぶことができる装置での使用に特に適している。ここで使用する「情報処理システム」という言葉は、商取引、化学、制御、またはその他の目的で使用されるあらゆる形式の情報やデータを主に計算、分類、加工、送信、受信、検索、作成、変換、格納、表示、明示、評価、検出、記録、複製、処理、または利用するためのあらゆる手段または手段の集合という意味で理解しなければならない。このような装置には、パーソナルコンピュータや大規模プロセッサ（サーバー、メインフレームなど）が含まれる。

図１および図２は、多層部分２０および２０’の２つの実施形態のそれぞれを示している。これらの多層部分が別の多層部分に接着されて、本発明の好ましい実施形態による印刷回路基板（ＰＣＢ）を形成する。したがってここでは、部分２０および２０’を第二部分と定義し、別の部分を第一（基礎）部分と呼ぶ。本発明の広範な態様では、第二部分が最終的なＰＣＢ製品の外側部分にほぼ沿うように、少なくとも１つの第二部分を第一部分に接着しなければならない。

また、図３〜６に示したように、この第二部分を１つ以上、第一（基礎）部分の向き合った側に接着することができる。最も重要なことは、ここで定義する第二部分は、第二部分に実装された（はんだ付けなどで電気的に接続された）チップモジュールやさらには個々のチップなど、電子部品間の高周波（高速）接続を特に提供するためのものであるということである。重要なことには、第一（基礎）部分にこのような機能が必要とされるとは限らないため、上記の各特許文献にその多くが記載されている最新のＰＣＢでの標準的な方法でこの部分を形成することができる。

したがって、本発明によって、周知のＰＣＢ製造技術を利用して、機能が大幅に向上した構造を製造し、構造に固定された電子部品をこれまで達成されなかった高い速度で接続できるようになる。このような部品の需要が高まっているため、この接続は急激に発展しているＰＣＢ技術において欠かせないものであると考えられる。したがって、ここで定義する本発明はＰＣＢ技術を大幅に向上させるものである。
（実施例１）
図１は、好ましい実施形態において電源層として機能する中央の導電層２１を含む多層部分２０を示している。層２１の周囲を２つの誘電体材料２３の層が取り囲んでいるが、両層は層２１に接着（積層）されているため、１つの連続した構造として図示している。誘電体材料２３の外側の表面には、追加の導電層２５および２７が配置されており、本発明の好ましい実施形態において、これらの導電層は一連の信号ラインを備えている。このため、部分２０を単に「２Ｓ１Ｐ構造」と呼ぶことができる。２Ｓ１Ｐ構造とは、２つの信号層と１つの電源層を備えていることを意味する。好ましい実施形態では、上側の信号層２５を下側の層２７に接続するための導電スルーホールも設けられる。好ましい実施形態では、導電スルーホールは、周知の技術を利用して製造されためっきスルーホール（ＰＴＨ）である。部分２０の形成は、上記の誘電体層の積層と外部信号層の蒸着（めっきなど）を含め、周知のＰＣＢ製造方法によって行われる。したがって、工程に関する詳しい説明は不要である。

上記のように、部分２０は、これが別の多層部分と組み合わされて形成された最終的なＰＣＢにおいて、これに接続された電子部品間の高速（高周波）接続を実現するためのものである。このような高速接続を実現するには、部分２０および２０’の個々の信号ラインの幅が約０．００５〜約０．０１０×２．５４ｃｍ（インチ）、厚さが０．００１０〜約０．００２０×２．５４ｃｍ（インチ）であることが望ましい。対応する各誘電体層の厚さは約０．００８〜約０．０１０×２．５４ｃｍ（インチ）である。層２１、２５、および２７の材料は銅であることが望ましいが、その他の導体材料でもよい。誘電体材料（２３）は誘電損失が低い誘電体であることが望ましく、たとえば、ニューハンプシャー州ウェストフランクリンのＣｏｏｋｓｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ社のｐｏｌｙｃｌａｄ ＬＤ６２１が挙げられる。また、ニューヨーク州ニューバーグのＰａｒｋ Ｎｅｌｃｏ社Ｎｅｌｃｏ ６０００ＳＩ、コネチカット州ロジャーズのＲｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎ社のＲｏｇｅｒｓ ４３００も使用できる。これらの材料は誘電率と誘電損率が低いため、構造の動作機能が最適になる。誘電損失が０．０１以下、好ましくは０．００５未満であるその他の材料も、両方の部分２０および２０’での使用に適している。

上記の厚さと定義した材料によって本発明の範囲が限定されるわけではなく、ここで示す望ましい結果が達成されるのであれば、上記以外の厚さと材料でもかまわない。一例を挙げれば、上記の厚さ、幅、および材料を使用して、約３〜約１０ ＧＰＳの範囲内の信号周波数で信号を伝達できる第二部分２０および２０’を実現することができた。ただし、これによって本発明が限定されるわけでもない。上記の材料や条件その他の１つ以上に比較的わずかな変更を施すだけで、より高い周波数（たとえば、１２ ＧＰＳ）も可能だからである。一実施形態に従って定義される部分２０の全体の厚さは、約０．１４０×２．５４ｃｍ（インチ）となる。

本発明の必要条件ではないが、導電層と誘電体層の上記の幅と厚さは通常、部分２０および２０’が接着される第一（基礎）多層部分よりも広くなる。すなわち、基礎部分に含まれる導電層と誘導体層の厚さと幅は大幅に狭く、通常は、現在使用されている周知のＰＣＢ構造の幅、厚さ、および材料と同じである。したがって、詳しい説明は不要である。

図３は、共通の第一多層部分３１の両面に配置された２つの部分２０を利用した印刷回路基板３０の実施形態を示している。わかりやすいように、第一部分３１を、外側に導電層３３および３５を備える特異的な誘電体層として示している。一実施形態では、層３３および３５は、最終基板３０の動作要件に応じて電源層またはグラウンド層である。好ましい実施形態では、部分３１には、信号、グラウンド、および／または電源の各機能を持つ複数の（たとえば２０個の）導電層と、それに対応する複数の（たとえば１９個の）誘電体層が含まれる。最も単純な形態では、部分３１および、図４〜６の３１’には、第一周波数で信号を伝達する信号層が少なくとも１つ含まれる。上記のように、第一多層部分３１で使用される導電層と誘電体層の双方は通常、従来のＰＣＢで利用されているものと同じである。したがって、一例を挙げれば、幅が約０．００３〜約０．０１０×２．５４ｃｍ（インチ）、対応する厚さが０．０００５×２．５４ｃｍ（インチ）の導電信号ラインを部分３１に含むことができる。各誘電体層の初期厚さは約０．０１０×２．５４ｃｍ（インチ）である。このような多層構造である第一部分３１は、複数の導電誘電体層を接着することで形成される。さらに、第二部分も、上記の別個の多層部分組立品として同様に形成される。次の工程で、誘電体層４１（たとえば、従来のプリプレグ材）が、中間の第一部分３１の向き合った側に追加され、別の誘電体層４３が第一部分２０の一番外側の表面にそれぞれ追加される。標準的な積層処理によって、この構造が積層されて特異的な多層ＰＣＢが形成される。上記のような構造的特性があるため、第二部分２０および２０’の少なくとも複数の信号層によって、従来の第一部分３１および３１’の少なくとも複数の信号ラインよりも高い周波数で信号を伝達することができる。好ましい実施形態では、外側部分の信号ラインすべてが、外側部分が接着される第一部分の信号層よりも優れた機能を持つ。

各部分２０の外側導電層の１つ以上にアクセスするために、外側誘電体層４３内に開口部４５が設けてある。これは、周知のレーザー処理または感光性プリント（ｐｈｏｔｏｐｒｉｎｔｉｎｇ）処理を利用して設けることが望ましい。誘電体材料を取り除いた後、外側導電層５１を図３の構造の向き合った側の誘電体の開口部内に追加する。この時点で、部分２０の信号ラインに結合する部品の接続がＰＣＢ３０において提供され、各部分２０の上側の表面と下側の表面の信号ラインを含むこれらの信号ラインによって、たとえば図３の図平面で見て左側の箇所で同じ部分２０の回路にも接続されている第二電子部品（図示していない）への高速信号伝達が保証される。図３に示したように、このような接続は導体材料５１の開口部を通じても実現される。

図３からわかるように、ＰＣＢ３０の向き合った面のそれぞれの上に複数の電子部品を実装し、高周波信号で互いに接続することができる。本発明のＰＣＢは、このようにＰＣＢの向き合った側の表面上の高速部品を独自に接続することができるため、完成したＰＣＢ部品組立品が従来よりもはるかに高い動作機能を持つことが保証される。

さらに、誘電体材料５５の層をもう一つ追加して導電層５１を覆うこともできる。この場合、開口部４５内の導体材料５１への接続は、同様の開口部と図３の導体材料６１によって実現され、ＰＣＢ３０の一方の側の部品が電気的に接続される。図３の右側に示したように、ＰＣＢ３０の全体の厚さに及ぶめっきスルーホール（以下、単に「ＰＴＨ」ということがある）７１を利用することができる。このようなスルーホールは、従来の技術を利用して形成することができ、たとえば、その表面に、銅等の導体材料の薄いめっき層を施すことができるのである。また、導電ピンなどの追加部品が必要な場合は、このスルーホールを使用してこれらの追加部品を受け入れることもできる。ＰＴＨ７１によって、第一部分３１の内部導電層に１つ以上の部品を接続することもできる。

図３では、電子部品の一例を外形だけで表している。このような電子部品としては、はんだボール７９を使用して導体材料６１に接続される（あるいは、材料６１を利用できない場合は、材料５１に直接接続される）電子モジュールや半導体チップ７７などがある。また、このような部品として、材料６１にはんだ付けなどで接続される突き出た金属鉛も考えられる。このような部品と接続手段は周知であるため、さらに詳しく説明する必要はないのである。
（実施例２）
図２の部分２０’には図１の部分２０の部品と似た部品が含まれるが、ここで示す方法を利用して多層ＰＣＢを形成するための別の実施形態を示している。部分２０’には、２Ｓ１Ｐ部分２０が含まれる。誘電体層８１が部分２０の向き合った表面上に追加され、次に、導電層８３がめっき処理などによって接着される。好ましくは、導電層８３はグラウンド層または電源層であり、図示したようにめっきスルーホール８５によって互いに接続される。部分２０と同様に、この第二部分でもこのようなスルーホールを複数利用してこのような接続を実現できる。わかりやすくするために、図１および図２ではスルーホールを１つしか示していない。誘電体層８１の材料は、部分２０で使用される誘電損失が低い誘電体層と同じであることが望ましい。部分２０’の各層は、部分２０と同様に従来の積層処理によって組み立てられる。

図４では、２つの第二部分２０’が、中間にある共通の多層第一部分３１’に接着されており、好ましい実施形態では上記のように、この多層第一部分３１’には、対応する数の個々の誘電体層と接着されて周知のＰＣＢの要素を形成する複数の内部導電層（図示していない）が含まれる。図２の実施形態は、最終接着処理で必要とされる積層工程が少ないため、より簡単に最終ＰＣＢ（図４の３０’）を製造できる方法を表している。すなわち、図４に示した３つの形成済み多層構造２０’および３１’を積層するだけでよい。さらに、本発明の広範な態様に従って、従来のＰＣＢ３１’に外側部分２０’を１つだけ接着することができることにも注目すべきである。完全な積層に続いて、図３の開口部４５と導体材料５１を設けるために定義されたものと同じ方法で、外側誘電体層５５’がこの構造に追加され、この誘電体層に導電開口部５１’が設けられる。必要であれば、めっきスルーホール８５が、材料５１’に結合されたすべての部品を部分２０’の最上層および／または最下層に接続する。ＰＣＢ３０’の一番外側の表面を接続するために、図３のスルーホール７１と同様の一般的なスルーホール７１’が設けられる。このようなスルーホールには、図３のめっき導体材料と同じめっき導体材料７３’を施すことが望ましい。

さらに重要なことは、スルーホール７１および７１’を使用して、１つ以上の電子部品を第一多層部分３１および３１’の内部配線にそれぞれ電気的に接続できるため、これらの部品と中間にある構造を電気的に直接接続することができることである。このように、本発明は、基板の一方の側の部品を構造全体の第一（基礎）部分の内部導電層に接続するだけでなく、これらの部品間の接続も保証する独自の機能を提供する。このような二重接続は、従来の周知の製品よりも優れた動作機能を備える最終製品を製造できる本発明の重要な態様を表している。

図５および図６は、本発明の別の２つのＰＣＢ実施形態３０”および３０”’をそれぞれ示している。図５のＰＣＢ３０”の構造は図４と似ているが、導電スルーホール９１がＰＣＢ３０”の外側の表面から部分２０’の導電層の１つまで延びている。このため、上記のように追加電子部品を接続できるだけでなく、ピン部品（図５および図６に示したピン９３）の接続も可能である。図６の実施形態では、部分３１’と下側の部分２０’を貫通する細長い開口部９５が設けられている。開口部９５を設ける理由は、ピン９３を挿入する適正な隙間を確保するためである。開口部９５は、使用されないＰＴＨの部分を除去するための従来の方法「バックドリル加工」ではなく、最終積層に先立って、部分３１’と部分２０’に作成（穴あけ）することができる。バックドリル加工では、ＰＴＨの銅層部分が除去される。このため、高速信号を処理する際にＰＴＨの容量効果が低減する。バックドリル加工は、コストがかかる実行しにくい方法である。この構成では、バックドリル加工が不要でありながら、バックドリル加工と同じ効果がもたらされる。

図７および図８は、本発明の別の側面による第二部分２０”の実施形態を示している。図８は、図７の線８−８に沿って切った断面図であり、部分２０”の上側の表面に配置された個別の幅を持つ導体の一実施形態を示している。幅が広い導体の両端に配置されたスルーホールも示している。この配置では、幅の広い導体１０１は、両端のめっきスルーホール１０３と相互接続するための信号ラインの役割を果たす。これに対し、幅の狭い信号ライン１０５は２本一組で、幅の広いライン１０１の対に囲まれている。この実施例では、ライン１０１の幅が約０．００３〜約０．０１２×２．５４ｃｍ（インチ）であり、対応する内側の、幅の狭い各ラインの幅は０．０２〜約０．１０×２．５４ｃｍ（インチ）である。これらのラインは、約０．０３〜約０．１２×２．５４ｃｍ（インチ）の距離で隔てられている。２本一組の幅の狭い信号ライン１０５の向き合った側に幅の広いライン１０１を配置する目的は、トレースインピーダンスを適切に制御し信号を遮蔽して、信号ライン間の接続時のノイズを最低限に抑えることである。図８に示したように、これらのラインは、部分２０”の向き合った側に配置されており、幅の狭いライン１０５は中央のＰＴＨ１０３に接続された中間の導電層１０６（電源層など）の外部に配置されている。この配置によって、最大限の信号遮蔽を実現できる連続した基準面という好都合な特徴がもたらされる。これにより、部分組立品をより簡単に構成できるだけでなく、たとえば、速い信号と遅い信号に対応して、様々な誘電体厚さを持つことができる、Ｚ接続を備える区間もしくは部分も可能になる。

１つの表面上に一緒に配置された半導体チップやその他の電子部品を接続し、必要に応じて、これらの部品をＰＣＢの内部導体および／または反対側の部品に接続するための高速部分を備える多層ＰＣＢについて説明してきた。このように、ここで定義したＰＣＢは反対側の表面上の部品を接続することもできる。ここで示した、このような構造の製造方法はコストに見合う方法であり、ＰＣＢ製造技術の専門家であれば利用可能である。このため、本発明は最終需要者にとって比較的低いコストで製造することができる。

現状における本発明の好ましい実施形態を説明したが、添付請求項において定義した本発明の範囲にそむくことなく様々な変更と修正を実行できることは明白である。

本発明の一側面による多層ＰＣＢの一部分の側断面図である。 本発明の別の側面による多層ＰＣＢの一部分の側断面図である。 本発明の一側面による多層ＰＣＢの側断面図である。 本発明の別の側面による多層ＰＣＢの側断面図である。 本発明のさらに別の側面による多層ＰＣＢの側断面図である。 本発明のまた別の側面による多層ＰＣＢの側断面図である。 本発明の一側面による多層ＰＣＢ上で使用できる回路パターンを示す平面図である。 図７の線８−８に沿って切った側断面図である。

符号の説明

２０、２０’、２０” 多層部分、部分、第二部分
２１ 導電層、層
２３ 誘電体材料
２５ 導電層、信号層、層
２７ 導電層、層
２９ 導電スルーホール
３０、３０’、３０”、３０”’ プリント回路基板、最終基板、ＰＣＢ
３１、３１’ 第一多層部分、第一部分、部分
３３ 導電層、層
３５ 導電層、層
４１ 誘電体層
４３ 誘電体層
４５ 開口部
５１、５１’ 導電層、導体材料、材料
５５ 誘電体材料
５５’ 外側誘電体層
６１ 導体材料、材料
７１、７１’ めっきスルーホール（ＰＴＨ）、ＰＴＨ、スルーホール
７３、７３’ 導体材料
７７ 半導体チップ
７９ はんだボール
８１ 誘電体層
８３ 導電層
８５ めっきスルーホール
９１ 導電スルーホール
９３ ピン
９５ 開口部
１０１ 幅の広い導体、幅の広いライン、ライン
１０３ めっきスルーホール、ＰＴＨ
１０５ 幅の狭い信号ライン、幅の狭いライン
１０６ 導電層

Claims (14)

1. 第一多層部分と第二多層部分とを有する印刷回路基板であって、
   前記第一多層部分は、少なくとも１つの誘電体層と、第一周波数で信号を伝達するための信号ラインを含む少なくとも１つの導電層とを含むものであり、
   前記第二多層部分は、前記第一多層部分に接着されていて、それに複数の電子部品が電気的に接続されるように構成され、また、少なくとも、１つの導電層とこの導電層に向き合った側に配置された第一誘電体層及び第二誘電体層とを有し、２つの導電信号層が前記導電層と向き合って配置された前記第一誘電体層及び第二誘電体層のそれぞれの上に配置されており、これら前記各導電信号層は前記第一周波数よりも高い周波数で信号を伝達するための信号ラインを備え、さらに、前記第二誘電体層上および前記第二誘電体層に配置された前記導電信号層上に配置されている第三誘電体層を有し、当該第三誘電体層は、前記電子部品の少なくとも１つを電気的に接続するために、前記各信号ラインの少なくとも１つを露出する少なくとも１つの開口部を備えており、
   それにより、少なくとも２つの前記電子部品間の高速接続が可能になるように構成されていることを特徴とする印刷回路基板。
2. 前記第二多層部分は、導電スルーホールをさらに有しており、該導電スルーホールにより、前記第一誘電体層上の前記導電信号層の前記信号ラインの少なくとも１つが、前記第二誘電体層上の前記導電信号層の前記信号ラインの少なくとも１つと相互接続されるように構成されていることを特徴とする請求項１記載の印刷回路基板。
3. 前記少なくとも１つの開口部に導体材料の層が施されていることを特徴とする請求項１記載の印刷回路基板。
4. 前記第一誘電体層上の前記導電信号層の前記信号ラインの少なくとも１つを、前記第二誘電体層上の前記導電信号層の前記信号ラインの少なくとも１つと相互接続する導電スルーホールが、前記第三誘電体層の前記開口部と接続されるように、前記第二多層部分に設けられており、前記第一誘電体層上の前記導電信号層の前記少なくとも１つの信号ラインが、前記導電スルーホールを通して、前記第三誘電体層の前記開口部によって露出されていることを特徴とする請求項１記載の印刷回路基板。
5. 前記第三誘電体層に配置された１つの導電層をさらに備えることを特徴とする請求項１記載の印刷回路基板。
6. 第四誘電体層を有し、該第四誘電体層は、前記第三誘電体層と、前記第三誘電体層に配置された前記導電層とに配置されており、第四誘電体層は、前記第三誘電体層の前記少なくとも１つの開口部を露出する少なくとも１つの開口部をさらに備えることを特徴とする請求項５記載の印刷回路基板。
7. 前記第三誘電体層の前記少なくとも１つの開口部と前記第四誘電体層の前記少なくとも１つの開口部の前記両方に導体材料の層が施されており、前記導体材料の層が相互に電気的に接続されるものであり、前記電子部品のうちの前記少なくとも１つが、前記第四誘電体材料の前記少なくとも１つの開口部の前記導体材料の層に電気的に接続されるものであることを特徴とする請求項６記載の印刷回路基板。
8. 前記第二多層部分の前記少なくとも１つの誘電体層の誘電率が、前記第一多層部分の前記少なくとも１つの誘電体層のそれよりも低いものであることを特徴とする請求項１記載の印刷回路基板。
9. 前記第二多層部分の少なくとも１つの誘電体層の誘電損率が、前記第一多層部分の前記少なくとも１つの誘電体層のそれよりも低いものであることを特徴とする請求項１記載の印刷回路基板。
10. 前記第二多層部分における前記高速接続の信号速度が１秒当たり約３〜約１０ギガバイトであるものであることを特徴とする請求項１記載の印刷回路基板。
11. 印刷回路基板の製造方法において、
    当該方法は、下記ステップを有する、すなわち、
    少なくとも１つの誘電体層と少なくとも１つの導電層とを含む第一多層部分を提供するステップを有し、ここで、当該導電層は、第一周波数で信号を伝達するための信号ラインを備えており、
    少なくとも、１つの導電層とこの導電層に向き合った側に配置された第一誘電体層及び第二誘電体層とを有し、２つの導電信号層が当該導電層と向き合って配置された前記第一誘電体層及び第二誘電体層のそれぞれの上に配置され、それに複数の電子部品が電気的に接続される第二多層部分を提供するステップを有し、ここで、前記第二多層部分の前記各導電信号層は、前記第一周波数よりも高い周波数で信号を伝達するための信号ラインを備え、さらに前記第二多層部分は、前記第二誘電体層上および前記第二誘電体層に配置された前記導電信号層上に配置されている第三誘電体層を有し、当該第三誘電体層は、前記電子部品の少なくとも１つを電気的に接続するために、前記各信号ラインの少なくとも１つを露出する少なくとも１つの開口部を備え、それにより、少なくとも２つの前記電子部品間の高速接続を可能としており、
    前記第一多層部分と前記第二多層部分を接着して前記印刷回路基板を形成するステップを有することを特徴とする印刷回路基板の製造方法。
12. 前記第一多層部分と前記第二多層部分の前記接着に先立って、前記第二多層部分内に導電スルーホールを設けるステップをさらに有することを特徴とする請求項１１記載の方法。
13. 前記接着は、積層によって実施されるようにしたことを特徴とする請求項１１記載の方法。
14. 第一多層部分と第二多層部分とを具備する印刷回路基板を有する情報処理装置であって、
    前記第一多層部分は、少なくとも１つの誘電体層と少なくとも１つの導電層を含むものであり、当該導電層は、第一周波数で信号を伝達するための信号ラインを具備し、
    前記第二多層部分は、前記第一多層部分に接着され、それに複数の電子部品が電気的に接続されるものであり、１つの導電層とこの導電層に向き合った側に配置された第一誘電体層及び第二誘電体層とを有し、２つの導電信号層が当該導電層と向き合って配置された前記第一誘電体層及び第二誘電体層のそれぞれの上に配置されており、前記第二多層部分の当該各導電信号層は、前記第一周波数よりも高い周波数で信号を伝達するための信号ラインを具備するものであり、さらに前記第二多層部分は、前記第二誘電体層上および前記第二誘電体層に配置された前記導電信号層上に配置されている第三誘電体層を有し、当該第三誘電体層は、前記電子部品の少なくとも１つを電気的に接続するために、前記各信号ラインの少なくとも１つを露出する少なくとも１つの開口部を備えており、
    少なくとも２つの前記電子部品間の高速接続が可能になるものであることを特徴とする情報処理装置。

Images