CN112533349B - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN112533349B
CN112533349B CN201910880188.6A CN201910880188A CN112533349B CN 112533349 B CN112533349 B CN 112533349B CN 201910880188 A CN201910880188 A CN 201910880188A CN 112533349 B CN112533349 B CN 112533349B
Authority
CN
China
Prior art keywords
layer
circuit
copper
circuit layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910880188.6A
Other languages
English (en)
Other versions
CN112533349A (zh
Inventor
李成佳
郝建一
杨永泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201910880188.6A priority Critical patent/CN112533349B/zh
Publication of CN112533349A publication Critical patent/CN112533349A/zh
Application granted granted Critical
Publication of CN112533349B publication Critical patent/CN112533349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates

Abstract

本申请提供一种电路板，所述电路板包括硬板区，所述硬板区包括依次层叠设置的第一金属层、绝缘导热层、第一覆盖膜、第一线路基板、第二覆盖膜、第一电磁屏蔽层；所述第一线路基板包括一粘胶层及一收容槽，所述硬板区还包括至少一半导体器件，所述半导体器件收容于所述收容槽内，所述半导体器件与所述收容槽之间具有空隙，所述绝缘导热层填充于所述空隙中。本申请还提供一种电路板的制作方法。本申请实施方式提供的电路板及其制作方法，屏蔽效果好且散热性能优良。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
3D电子封装技术具有高采集度及低功耗等特点。组件内埋置型封装作为3D封装的重要实现形式，是将组件埋置在多层板中，通过高密度互连的方式与顶层组装芯片连接，具有高可行性的优点。然而，一般情况下组件内埋在硬板指定位置中没有特殊的处理方式，组件暴露在电路板内埋区域内，如此会造成组件的散热问题，同时在信号传输低损耗的趋势下，组件没有屏蔽层将会存在信号损失的问题。
发明内容
有鉴于此，本申请提供一种屏蔽效果好且散热性能优良的电路板。
还有必要提供一种屏蔽效果好且散热性能优良的电路板的制作方法。
一种电路板，所述电路板包括硬板区，所述硬板区包括依次层叠设置的第一金属层、绝缘导热层、第一覆盖膜、第一线路基板、第二覆盖膜、第一电磁屏蔽层；所述第一线路基板包括一粘胶层及一收容槽，所述硬板区还包括至少一半导体器件，所述半导体器件收容于所述收容槽内，所述半导体器件与所述收容槽之间具有空隙，所述绝缘导热层填充于所述空隙中。
作为一种优选方案，所述收容槽的周缘开设形成有贯穿所述粘胶层、所述第二覆盖膜及所述电磁屏蔽层的至少一开孔。
作为一种优选方案，所述第一金属层填充于所述开孔中以形成导电部。
作为一种优选方案，所述第一线路基板还包括依次层叠设置的第一线路层、第二线路层及第三线路层。
作为一种优选方案，所述第一线路层设有电连接所述半导体器件的连接部。
作为一种优选方案，所述第一线路基板还包括至少一接地端，所述第一金属层通过所述导电部与所述接地端电连接。
本申请还提供一种电路板的制作方法，包括如下步骤：
提供一第一覆铜基板，将所述第一覆铜基板上表面及下表面进行镀铜，并将镀铜后的第一覆铜基板进行蚀刻处理，以形成第一线路层；
将所述第一线路层分为硬板区及软板区，在硬板区的第一线路层上表面压合一第二覆铜基板，将所述第二覆铜基板进行镀铜及蚀刻以形成第二线路层；在所述第一线路层与所述第二线路层之间压合粘胶层；
提供一第三覆铜基板，并将所述第三覆铜基板压合在第二线路层的上表面，对所述第三覆铜基板进行镀铜及蚀刻以形成第三线路层；
在所述第一线路基板的上表面压合一第一覆盖膜，以形成一贯穿所述第一覆盖膜、所述第二线路层、所述第三线路层的收容槽；
将半导体器件内埋于所述收容槽，所述半导体器件与所述收容槽之间形成空隙；
在所述第一覆盖膜的表面铺设绝缘导热层，所述绝缘导热层填充于所述空隙中；
在所述绝缘导热层上端压合一第一金属层。
在软板区的第一线路层的上表面压合一第三覆盖膜，在软板区的第一线路层的下表面压合一第四覆盖膜，所述第三覆盖膜与所述第四覆盖膜之间压合粘胶层；
在所述第三覆盖膜的上表面压合一第二电磁屏蔽层；
在所述第四覆盖膜的下表面压合一第三电磁屏蔽层。
作为一种优选方案，所述第一线路层、所述第二线路层及所述第三线路层依次层叠以形成第一线路基板，所述收容槽的周缘形成贯穿所述绝缘导热层、所述第一覆盖膜、所述第一线路基板、所述第二覆盖膜、所述第一电磁屏蔽层的至少一开孔。
作为一种优选方案，所述第一金属层填充于所述开孔中以形成导电部。
作为一种优选方案，所述第一线路基板还包括一接地端，所述第一金属层通过所述导电部与所述接地端电连接。
本申请实施方式提供的电路板及其制作方法，通过所述开孔、所述第一金属层及所述第一电磁屏蔽层围绕于所述半导体器件形成一个屏蔽结构及所述半导体器件内埋在所述硬性电路板内，使得所述半导体器件四周被绝缘导热材料包覆，由此可以实现屏蔽效果好且散热性能优良的目的。
附图说明
图1为本发明一实施方式的一电路板的剖视图。
图2为本发明一实施方式一第一覆铜基板经过覆铜及蚀刻形成第一线路层的剖视图。
图3为压合一第二覆铜基板、第二覆盖膜、第三覆盖膜、第四覆盖膜的剖视图。
图4为在图3所示第二覆铜基板经过镀铜及蚀刻形成第二线路层的剖视图。
图5为在图4所示第二线路层上表面压合一第三覆铜基板的剖视图。
图6为图5所述第三覆铜基板经过镀铜及蚀刻形成第三线路层的剖视图。
图7为图6基础上提供粘胶层形成第一线路基板、压合第一覆盖膜形成收容槽的剖视图。
图8为图7所示半导体器件内埋于收容槽的剖视图。
图9为图8所示形成绝缘导热层的剖视图。
图10在图9所示硬板区上形成开孔的剖视图。
图11在图10所示开孔中填充导电金属材料的剖视图。
图12为本发明另一实施方式的一电路板的剖视图。
主要元件符号说明
电路板 10
硬板区 20
第一金属层 21
绝缘导热层 22
第一覆盖膜 23
第一线路基板 24
粘胶层 241
收容槽 242
接地端 243
第一线路层 244
连接部 2441
第一覆铜基板 2442
第二线路层 245
第二覆铜基板 2451
第三线路层 246
第三覆铜基板 2461
第二覆盖膜 25
第一电磁屏蔽层 26
半导体器件 27
空隙 271、272
导热部 273
开孔 28
导电部 281
软板区 30
第二电磁屏蔽层 31
第三覆盖膜 32
第二线路基板 33
第四覆盖膜 34
第三电磁屏蔽层 35
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为能进一步阐述本发明达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明提供的软硬结合板及其制作方法的具体实施方式、结构、特征及其功效，作出如下详细说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中设置的元件。当一个元件被认为是“设置在”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中设置的元件。
在本发明中，除非另有明确规定和限定，如有术语“第一”“第二”“第三”等指示方位、位置关系及数量关系为基于附图所示的方位或位置关系和数量关系，仅是为了便于叙述本发明和简化描述，而不是指示或暗示所指的装置或元件具有特定的方位、以特定方位构造和操作，不能理解为限制本发明的具体保护范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参考图1及图2，本申请一实施方式提供一种电路板10，所述电路板10包括硬板区20及设置于所述硬板区20一侧的软板区30。
在一较佳实施方式中，所述硬板区20可包括依次层叠设置的第一金属层21、绝缘导热层22、第一覆盖膜23、第一线路基板24、第二覆盖膜25、第一电磁屏蔽层26。
其中，所述第一线路基板24包括一粘胶层241及一收容槽242，所述硬板区20还包括至少一半导体器件27，所述半导体器件27收容于所述收容槽242内。所述收容槽242的周缘形成有贯穿所述绝缘导热层22、第一覆盖膜23、粘胶层241、第二覆盖膜25及第一电磁屏蔽层26的至少一开孔28。在一实施方式中，所述开孔28可通过激光打孔的方式形成。
所述第一线路基板24还包括第一线路层244、第二线路层245、第三线路层246。所述收容槽242贯穿于所述第一线路层244、第二线路层245。所述第一线路层244、第二线路层245及第三线路层246通过所述第一粘胶层241压合在一起。所述第一线路基板24通过所述第一粘胶层241与所述第一覆盖膜23及第二覆盖膜25相连接。
其中，所述半导体器件27与所述收容槽242之间具有空隙271，所述第一线路层还包括一连接部2441，所述半导体器件27底部与所述连接部2441的上表面接触，所述半导体器件27与所述连接部2441之间具有空隙272。
在一实施方式中，所述第一金属层21可以由银或镍或铜膏或铜等金属材料制成。
在一较佳实施方式中，所述绝缘导热层22可以由绝缘导热材料制成。
在一实施方式中，所述第一绝缘导热层22填充于所述空隙271、空隙272。其中，所述空隙271、空隙272之间由于填充有绝缘导热材料从而使其内部形成导热部273。
在一实施方式中，所述第一金属层21填充于所述开孔28内以形成以导电部281。
在一实施方式中，所述第一线路基板24可进一步包括至少一接地端243。其中，所述开孔28内形成的导电部281可与所述接地端243电性连接，由此，所述第一金属层21可通过所述导电部281与所述接地端243电连接，以实现接地。
在一较佳实施方式中，所述软板区30包括依次层叠设置的第二电磁屏蔽层31、第三覆盖膜32、第二线路基板33、第四覆盖膜34、第三电磁屏蔽层35。所述第二线路基板33包括一粘胶层241和第一线路层244。
请参考图12，在另一较佳实施例中，所述第二线路基板33的第一线路层244包括一第一覆铜基板2442，所述第一覆铜基板2442的基材层可以是透明绝缘材料，例如为透明的聚酰亚胺(PI)，进而，所述软板区30具备透明特征。
请一并参考图2至图11，本申请还提供一种电路板的制作方法，包括如下步骤：
第一步，请参照图2，提供一第一覆铜基板2442，将所述第一覆铜基板2442上下表面通过电镀镀铜，然后将镀铜后的第一覆铜基板进行蚀刻处理，最后形成所述第一线路层244。
第二步，请参照图3，首先将所述第一线路层分为硬板区20以及软板区30。其次再提供一第二覆铜基板2451分别压合在所述硬板区20中第一线路层244的两侧。并且部分第一线路层244裸露。然后，所述硬板区的第一线路层244通过粘胶层压合一第二覆盖膜25。在所述软板区30的第一线路层244的上表面通过粘胶层压合一第三覆盖膜32。在所述软板区30的第一线路层的下表面通过粘胶层压合一第四覆盖膜34。所述软板区30的粘胶层241与所述第一线路层244形成第二线路基板33。
第三步，请参考图4，在第二覆铜基板2451经过镀铜、蚀刻后形成所述第二线路层245。
第四步，请参考图5，提供一第三覆铜基板2461，将所述第三覆铜基板2461压合在所述第二线路层245的上表面。
第五步，请参照图6，将第三覆铜基板2461经过镀铜、蚀刻后形成所述第三线路层246。因此，所述第一线路层244、第二线路层245、所述第三线路层246依次层叠形成第一线路基板24。
第六步，请参考图7，在所述第一线路基板24的上表面压和一第一覆盖膜23，所述第一线路层244裸露部分与所述第一覆盖膜23、所述第二线路层245、所述第三线路层246形成所述收容槽242。
第七步，将所述第二覆盖膜25、第三覆盖膜32、第四覆盖膜34进行表面抛光处理。
第八步，请参考图8，将一半导体器件27焊接于所述第一线路层244上，并内埋于所述收容槽242中。所述半导体器件27与所述收容槽242之间形成所述空隙271，所述半导体器件27与所述连接部2441之间形成所述空隙272。在软板区30的第三覆盖膜32的上表面压合一第二电磁屏蔽层31，在所述第四覆盖膜34的下表面压合一第三电磁屏蔽层35。在硬板区20的第二覆盖膜25的下表面压合一第一电磁屏蔽层26。
第九步，请参考图9，在所述空隙217及空隙272填充绝缘导热材料以形成所述导热部273，并且在所述第一覆盖膜23表面铺设形成所述绝缘导热层22。
第十步，请参考图10，在所述收容槽242的周缘形成贯穿所述绝缘导热层22、第一覆盖膜23、第一线路基板24、第二覆盖膜25、第一电磁屏蔽层26的至少一开孔28。其中，所述开孔28可通过激光打孔的方式形成。
第十一步，请参考图11，在所述开孔28内填充金属导电物质形成导电部281。并在所述绝缘导热层22上端压合一第一金属层21。最终形成所述电路板10。
所述开孔28贯穿所述绝缘导热层22、第一覆盖膜23、第一粘胶层241、第二覆盖膜25及第一电磁屏蔽层26，可以实现电路板的每一层的任意接地设计，由于所述开孔28与所述第一金属层电连接,由此可形成接地设计，并且电路板的每一层都可以设计与开孔电连接,进而实现了任意接地效果，有利于产品空间利用率，更多的地线设计可优化产品性能。
进一步地，由于所述开孔28、所述第一金属层21、所述第一电磁屏蔽层26围绕于所述半导体器件27形成一个屏蔽结构，从而有利于所述半导体器件27的信号屏蔽，并且在高频传输趋势下具备屏蔽功能，节省了屏蔽空间且不减少屏蔽效果。
所述半导体器件27内埋在所述硬板区20内，由于所述绝缘导热层22、收容槽242、第三线路层与所述半导体器件27之间填充有绝缘导热材料，使得所述半导体器件27四周被绝缘导热材料包覆，从而有利于所述半导体器件27的散热。具体地，在所述半导体器件27发热时，散发的热量传递到所述绝缘导热层22，再扩散到所述第一金属层21进而形成散热过程。由于所述第一金属层面积较大，散热效率快，进而实现了所述软硬结合板散热性能好的效果。
通过所述收容槽242与所述半导体器件27之间的空隙以及所述半导体器件27与所述第三线路层246之间的空隙内填充绝缘导热层22，使得所述半导体器件27完全被包覆，排除了空气介质，提升了产品质量。
进一步地，所述半导体器件27被保护在所述硬板区20内，可以提升所述半导体器件跌落等信赖性测试。
本申请提供的电路板及其制作方法，通过所述开孔28、所述第一金属层21、所述第一电磁屏蔽层26围绕于所述半导体器件27形成一个屏蔽结构及所述半导体器件27内埋在所述硬板区20内，由于所述绝缘导热层22、收容槽242、第三线路层与所述半导体器件27之间填充有绝缘导热材料，使得所述半导体器件27四周被绝缘导热材料包覆来达到了屏蔽效果好且散热性能优良的目的。

Claims (4)

1.一种电路板的制作方法，包括步骤：
提供一第一覆铜基板，将所述第一覆铜基板上表面及下表面进行镀铜，并将镀铜后的第一覆铜基板进行蚀刻处理，以形成第一线路层；
将所述第一线路层分为硬板区及软板区，在硬板区的第一线路层上表面压合一第二覆铜基板，将所述第二覆铜基板进行镀铜及蚀刻以形成第二线路层；在所述第一线路层与所述第二线路层之间压合粘胶层；
提供一第三覆铜基板，并将所述第三覆铜基板压合在第二线路层的上表面，对所述第三覆铜基板进行镀铜及蚀刻以形成第三线路层，所述第一线路层、所述第二线路层及第三线路层依次层叠以形成第一线路基板；
在所述第一线路基板的上表面压合一第一覆盖膜，以形成一贯穿所述第一覆盖膜、所述第二线路层、所述第三线路层的收容槽，所述第一线路基板远离所述第一覆盖膜的一侧设置有第二覆盖膜，所述第二覆盖膜远离所述第一线路基板的一侧设置有第一电磁屏蔽层；
将半导体器件内埋于所述收容槽，所述半导体器件与所述收容槽之间形成空隙；
在所述第一覆盖膜的表面铺设绝缘导热层，所述绝缘导热层填充于所述空隙中；
在所述绝缘导热层上压合一第一金属层；
在软板区的第一线路层的上表面压合一第三覆盖膜，在所述第一线路层的下表面压合一第四覆盖膜，所述第三覆盖膜与所述第四覆盖膜之间压合粘胶层；
在所述第三覆盖膜的上表面压合一第二电磁屏蔽层；
在所述第四覆盖膜的下表面压合一第三电磁屏蔽层。
2.如权利要求1所述的电路板的制作方法，其特征在于，所述收容槽的周缘形成贯穿所述绝缘导热层、所述第一覆盖膜、所述第一线路基板、所述第二覆盖膜、所述第一电磁屏蔽层的至少一开孔。
3.如权利要求2所述的电路板的制作方法，其特征在于所述第一金属层填充于所述开孔中以形成导电部。
4.如权利要求3所述的电路板的制作方法，其特征在于，所述第一线路基板还包括一接地端，所述第一金属层通过所述导电部与所述接地端电连接。
CN201910880188.6A 2019-09-18 2019-09-18 电路板及其制作方法 Active CN112533349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910880188.6A CN112533349B (zh) 2019-09-18 2019-09-18 电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910880188.6A CN112533349B (zh) 2019-09-18 2019-09-18 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN112533349A CN112533349A (zh) 2021-03-19
CN112533349B true CN112533349B (zh) 2022-07-19

Family

ID=74974993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910880188.6A Active CN112533349B (zh) 2019-09-18 2019-09-18 电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN112533349B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347820A (zh) * 2017-01-25 2018-07-31 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
WO2004042820A1 (de) * 2002-11-08 2004-05-21 Siemens Aktiengesellschaft Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen
DE10333806A1 (de) * 2003-07-24 2005-02-17 Siemens Ag Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347820A (zh) * 2017-01-25 2018-07-31 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层

Also Published As

Publication number Publication date
CN112533349A (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
EP1443811A2 (en) High speed circuit board and method for fabrication
JP2004335550A (ja) 多層プリント配線板の接続構造
CN109413836B (zh) 电路板及其制备方法
WO2022007278A1 (zh) 埋入式电路板以及埋入式电路板的制作方法
US6992899B2 (en) Power delivery apparatus, systems, and methods
GB1491627A (en) Electrical assemblies
CN108900216B (zh) 一种无线传输模组及制造方法
KR101555403B1 (ko) 배선기판
US6545227B2 (en) Pocket mounted chip having microstrip line
US10219374B2 (en) Printed wiring board
JP3884179B2 (ja) 半導体装置及びその製造方法
US9655242B2 (en) Printed wiring board
KR20190099728A (ko) 인쇄회로기판
CN112533349B (zh) 电路板及其制作方法
JP4875926B2 (ja) 多層配線板及びその製造方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
GB2565453A (en) Flexible printed board
CN114731763A (zh) 内埋电路板及其制造方法
US5763060A (en) Printed wiring board
JP2784523B2 (ja) 電子部品搭載用基板
JP2784525B2 (ja) 電子部品搭載用基板
JPH10209642A (ja) 混成集積回路
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JPH01175296A (ja) 多層印刷配線板装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant