WO2004042820A1 - Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen - Google Patents

Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen Download PDF

Info

Publication number
WO2004042820A1
WO2004042820A1 PCT/DE2002/004149 DE0204149W WO2004042820A1 WO 2004042820 A1 WO2004042820 A1 WO 2004042820A1 DE 0204149 W DE0204149 W DE 0204149W WO 2004042820 A1 WO2004042820 A1 WO 2004042820A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
circuits
components
emi
core element
Prior art date
Application number
PCT/DE2002/004149
Other languages
English (en)
French (fr)
Inventor
Georg Busch
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to PCT/DE2002/004149 priority Critical patent/WO2004042820A1/de
Priority to AU2002368332A priority patent/AU2002368332A1/en
Publication of WO2004042820A1 publication Critical patent/WO2004042820A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Definitions

  • the present invention relates to a shield for electronic components and / or circuits at risk of EMI, in particular for transmitting and / or receiving devices of telecommunications devices such as telephones and the like.
  • EMI electro magnetic interference
  • HF high-frequency
  • HF high-frequency
  • HF high-frequency
  • the housing in the case of cordless telephones, it is known, for example, to provide or design the housing as a whole or the frame or cover of the housing with shielding elements or to cover the HF components and / or HF circuits with cup-shaped or cup-shaped metallic shielding elements.
  • the object on which the invention is based is to provide a shield for EMI-sensitive electronic components and / or circuits, in particular for transmitters and / or receivers of telecommunication devices such as telephones and the like, which are shielded without complex manufacturing and assembly work and without requiring additional space is trainable.
  • the idea on which the invention is based is to arrange ground surfaces in a printed circuit board on which the EMI-sensitive electronic components and / or circuits are located, i.e. to integrate them and to connect these ground surfaces to one another via plated-through holes, so that the components and / or circuits follow are shielded on all sides.
  • a shield integrated into the printed circuit board additional shielding elements can be dispensed with and at the same time no additional space requirement for the shielding elements is lost, so that in particular telecommunication devices can be manufactured more compact overall.
  • the circuit board is designed in a so-called “Component In Side” technology (CIST).
  • CIST Component In Side
  • the circuit board is coated on both sides of a carrier plate, the core element, with electrical rically conductive areas, wherein the circuit board can consist of a plurality of such spaced, stacked carrier plates coated on both sides with electrically conductive areas.
  • the electrically conductive coatings (printed circuit board layers) of the carrier plate serve for contacting the EMI-sensitive electronic components and / or circuits, for example HF components and / or HF circuits, but also for contacting EMI-harmless electronic components and / or Circuits that can also be arranged on the circuit board.
  • Claims 3 and 5 show how a printed circuit board produced using the "component in side” technology can be constructed in an advantageous manner.
  • the EMI-sensitive electronic components and / or circuits are advantageously soldered according to claim 4 or glued with an isotopic electrically conductive adhesive and designed according to claim 14 as a so-called SMD x s (Surface Mounting Device).
  • SMD ⁇ s are standardized components and / or circuits that are extremely compact.
  • the core elements or the carrier plates are preferably multi-layered according to claim 6 and constructed according to claim 7 from glass or aramid fabric mats. While glass fabric mats are less expensive than aramid fabric mats, aramid fabric mats have a better coefficient of expansion.
  • via holes are used by the "component in side” technology for the electrical connection of individual carrier plates coated electrically conductively on both sides, which electrically and mechanically connect the individual layers of the circuit board formed in this way.
  • a filling material (claim 3).
  • This filler material is advantageously a glass or aramid resin fabric.
  • the glass-resin fabric is cheaper than the aramid-resin fabric, the aramid-resin fabric has a better coefficient of expansion.
  • the plated-through holes which can be in the form of shielded plated-through holes and / or external signal through-holes, are arranged at a distance of less than ⁇ / 10, where ⁇ is the wavelength of the Components and / or RF circuits outgoing RF radiation.
  • the vias pierce the ground surfaces and are preferably completely surrounded by the ground surface.
  • the plated-through holes are advantageously filled with a resin.
  • the plated-through holes consist of shielded plated-through holes and external signal plated-through holes, in the latter case an electrical signal being diverted through the plated-through holes
  • the external signal plated-through holes are either connected to the ground planes via blocking capacitors or that through the Openings in the ground plane caused by external signal contacts are less than 1/10 of the wavelength ⁇ of the RF radiation emitted by the RF components and / or RF circuits.
  • the ground surfaces are designed either as solid surfaces or as grid surfaces with a grid spacing of less than 1/10 of the wavelength ⁇ of the HF radiation emitted by the HF components and / or HF circuits.
  • FIGURE 1 The top view of an in "Component In Side” -
  • FIGURE 2 shows a cross section through the circuit board with the shield according to FIGURE 1 along the section line
  • FIG. 1 shows the top view of a printed circuit board 1 which is designed in “component in side” technology and on which electronic components and electronic components and devices that are extremely sensitive to electromagnetic interference (Electro Magnetic Interference; EMI) of all kinds, preferably in SMD technology (surface mounted device) / or circuits 2 are arranged.
  • the electronic components and / or circuits at risk of EMI are preferably electronic RF components and / or RF circuits.
  • components and / or circuits 3, 4 which are non-EMI are also arranged on the printed circuit board 1 and consist, for example, of first electronic NHF components and / or NHF circuits 3 and second electronic components. African NHF components and / or NHF circuits 4 exist.
  • a shield 5 is provided on the circuit board 1, which shows the electronic HF components and / or HF Shields circuits 2 from the NHF components and / or NHF circuits 3, 4.
  • the shield 5 has a multiplicity of plated-through holes 500 ... 512, 520, 521, which are designed, for example, as shielded plated-through holes 500 ... 512 and external signal plated-through holes 520, 521, which extend from a cover surface 6 which is in 1 is shown hatched, extend to a bottom surface 7, which is shown in dashed lines, hatched in FIG. 1, and thereby pierce an intermediate space 8 arranged between the top surface 6 and the bottom surface 7 as shown in FIG.
  • the vias 500 ... 512, 520 penetrating the space 8 are at least partially arranged on the printed circuit board 1 in such a way that a cage 530 with the vias 500 ...
  • the cage 530 is closed at high frequencies with two ground surfaces 531 up and down (cage is made RF-tight), which at least partially touch the plated-through holes 500 ... 512, 520, 521 - i.e. the ground surfaces 531 are in contact with the plated-through holes 500 ... 512, 520, 521 and / or they completely surround the plated-through holes 500 ... 512, 520, 521.
  • the ground surfaces 531 are preferably designed as solid surfaces.
  • ground areas 531 as rastered areas with a raster spacing that is less than one tenth of the wavelength ⁇ of the (emitted) RF radiation emitted by the RF components and / or circuits 2.
  • the shield 5 thus corresponds to the cage 530 with the plated-through holes 500 ... 512, 520, 521 and the ground surfaces 531 closing the cage 530 up and down.
  • This cage 530 accommodates the EMI-sensitive electronic HF components and / or HF circuits 2, while the first NHF component and / or the first NHF circuit 3 on the top surface 6 of the circuit board 1 and the second NHF component and / or the second NHF circuit 4 are arranged on the bottom surface 7 of the circuit board 1.
  • Said components and / or circuits 2, 3, 4 belong, for example, to a transmitting and / or receiving device for telecommunication devices such as telephones and the like.
  • the overall structure of the transmitting and / or receiving device and of the telecommunication device itself has been omitted for reasons of clarity and because such an overall presentation is not essential for understanding the invention.
  • the components and / or circuits 2, 3, 4 are connected to one another via conductor tracks (not shown in FIG. 1).
  • the electrical connection between the components and / or circuits 2, 3, 4 and the conductor tracks is preferably carried out in the case of the components by soldering to connection contacts 9, the so-called pads, which are arranged below the components 2, 3, 4 for this purpose.
  • the cage 530 is therefore essentially RF-tight
  • the vias 500 ... 512, 520 forming the grating of the cage 530 are each arranged at a distance from one another which is less than 1/10 of the wavelength ⁇ of the electromagnetic radiation emitted by the RF components and / or RF circuits 2 is emitted.
  • the essentially RF-tight cage 530 must be used for them Track connections are opened.
  • the external signal through-contacts 520, 521 are provided, via which the HF components and / or HF circuits 2, which are located below the printed circuit board level designed as cover surface 6, with the first NHF component and / or the first NHF circuit 3 and are located above the printed circuit board level designed as the bottom surface 7 with the second NHF component and / or the second NHF circuit 4, are connected to the NHF components and / or NHF circuits 3, 4.
  • the cage 530 has two openings through which the HF radiation emitted by the HF components and / or HF circuits 2 can escape.
  • the term “external signal via 1 ” has been used because the electrical signal carried on the interconnect via the external signal via is an external signal with respect to the original shielding purpose of the via. or RF circuits 2 can escape emitted RF radiation, the following measures are available:
  • the opening caused by the external signal via 521 should be less than 1 / 10 of the wavelength ⁇ of the radiation which is emitted by the HF components and / or the HF circuits 2 or the external signal through-hole 521 is connected to the ground surface 531 via a blocking capacitor 532.
  • This block Capacitor 532 short-circuits the external signal via 521 with the ground surface 531 at high frequencies.
  • either the distance between the shielding through-holes 503, 504 should be less than 1/10 of the wavelength ⁇ of the radiation that is emitted by the RF components and / or RF circuits 2, or a blocking capacitor 532 should be provided again that connects the external signal via 520 to the ground surface 531.
  • the printed circuit board 1 also has two bores 533 which each extend from the top surface 6 and from the bottom surface 7 to the intermediate space 8. The purpose of these holes 533 is to create a connection between the ground surface
  • Figure 2 shows a cross section through the circuit board 1 with the shield 5 of Figure 1 along the section line
  • the printed circuit board 1 is constructed, for example, in six layers with six printed circuit board layers LPL1 ... LPL6 and has two core elements, a first core element 10 and a second core element 11, each of which, for example, is 360 ⁇ m with a tolerance of ⁇ 40 ⁇ m thick and in a predetermined range Distance 80, which is determined by the space 8, are arranged from each other.
  • the distance 80 corresponds to the thickness of the space 8 of, for example, 1200 ⁇ m with a tolerance of ⁇ 200 ⁇ m and is dimensioned such that the components and / or circuits 2 at risk of EMI can be arranged in this space 8.
  • the components and / or circuits 2 at risk of EMI can be accommodated in the 1200 ⁇ m gap 8 between the two core elements 10, 11 with a tolerance of + 200 ⁇ m, these are preferably designed in SMD design.
  • SMD design For the electrical connection of the components and / or circuits 2 at risk of EMI to the other components and / or circuits 3, 4 on the printed circuit board 1 (see FIG. 1), on the side of the first core element 10 which faces the intermediate space 8, A first metallization layer 100 is provided, on which, in addition to the connection contacts 9 for the components and / or circuits 2 at risk of EMI, conductor tracks, conductor track structures and / or circuit wiring are also implemented.
  • the space 8 is with a component which is at risk of EMI and / or circuits 2 enclosing filler 81.
  • This filler 81 is preferably a glass or aramid resin fabric, while the core elements 10, 11 consist of glass or aramid fabric mats.
  • a second metallization layer 101 is provided, on which the ground surface 531, which at least on the core element 10, is located in order to shield the components and / or circuits at risk of EMI is arranged in the area of the shield 5 and, depending on the surface area FA1, FA2, FA3 as shown in FIG. 1, either touches the vias 504, 512 (FA1) or completely encloses the vias mentioned (FA2, FA3).
  • a 50 ⁇ m with a tolerance of ⁇ 10 ⁇ m thick resin layer 12 is applied to this ground surface 531 and has a third metallization layer 120 on the side opposite the ground surface 531.
  • the resin layer 12 is preferably arranged over the entire area on the first core element 10.
  • the second core element 11 has a fourth metallization layer 110 on the side facing the EMI-sensitive components and / or circuits 2 in the intermediate space 8, on which the ground surface 531 is again for shielding the EMI-sensitive components and / or circuits 2.
  • Det which is arranged on the core element 11 at least in the area of the shield and in turn either extends in its area dimension FA1 from the through-hole 504 to the through-hole 512 and thereby touches these through-holes 504, 512 or extends from the through-hole 504 to the through-hole 512 extends and completely encloses these plated-through holes 504, 512 according to the surface area FA2, FA3.
  • a fifth metallization layer 111 is arranged opposite this ground surface 531 on the second core element 11, on which, for example, the conductor tracks, conductor track structures and / or circuit wiring are present.
  • the resin layer 12 is in turn arranged on the second core element 11.
  • the resin layer 12 is in turn preferably applied over the entire surface and also completely fills the vias 504, 512.
  • a sixth metallization layer 121 is applied, which is identical to the top surface 6 as shown in FIG. 1 and on which there are the connection contacts 9 for the NHF component and / or the NHF circuit 3 are located.
  • the six-layer circuit board 1 shown in FIG. 2 thus has a first circuit board layer LPL1 with the third measurement tallization layer 120 or the bottom surface 7, a second circuit board layer LPL2 with the second metallization layer 101 or the ground area 531 arranged on the first core element 10, a third circuit board layer LPL3 with the first metallization layer 100 or the connection contacts 9 for the EMI endangered components and / or circuits 2, a fourth circuit board layer LPL4 with the fourth metallization layer 110 or the ground surface 531 arranged on the second core element 11, a fifth circuit board layer LPL5 with the fifth metallization layer 111 for the conductor tracks, conductor track structures and / or circuit wiring and a sixth circuit board layer LPL6 with the sixth metallization layer 121 or the top surface 6.
  • the circuit board 1 instead of the six-layer circuit board structure, it is also possible for the circuit board 1 to consist of only three circuit board layers. These three circuit board layers in the area of the shield 5 are the second circuit board layer LPL2, the third circuit board layer LPL3 and the fourth circuit board layer LPL4, while the three circuit board layers outside the area of the shielding 5 for the realization of conductor track structures and / or circuit wiring and for the contacting of the EMI-harmless components and / or circuits 3 are, for example, the second circuit board layer LPL2, the fifth circuit board layer LPL5 and the sixth circuit board layer LPL6.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Um eine Abschirmung (5, 530) für EMI-gefährdete elektronische Bauteile und/oder Schaltungen (2), insbesondere für Sende- und/oder Empfangseinrichtungen von Telekommunikationseinrichtungen wie Telefonen und dergleichen, bereitzustellen, welche ohne aufwendige Fertigungs- und Montagearbeiten ohne zusätzlichen Raumbedarf ausbildbar ist, sind in einer Leiterplatte (1), auf der sich die EMI-gefährdeten elektronischen Bauteile und/oder Schaltungen (2) befinden, Masseflächen (531) angeordnet, die über Durchkontaktierungen (500...512, 520, 521) miteinander verbunden sind und somit die Bauteile und/oder Schaltungen (2) nach allen Seiten hin abschirmen. Mit einer derartigen, in die Leiterplatte (1) integrierten Abschirmung (5, 530) können zusätzliche Abschirmelemente entfallen und es geht gleichzeitig kein zusätzlicher Raumbedarf für die Abschirmelemente verloren, so dass insbesondere Telekommunikationseinrichtungen insgesamt kompakter herstellbar sind.

Description

Beschreibung
Abschirmung für EMI-gefährdete elektronische Bauteile und/oder Schaltungen
Die vorliegende Erfindung betrifft eine Abschirmung für EMI- gefährdete elektronische Bauteile und/oder Schaltungen, insbesondere für Sende- und/oder Empfangseinrichtungen von Telekommunikationseinrichtungen wie Telefonen und dergleichen.
Im Stand der Technik ist es bekannt, zur Abschirmung von Electro Magnetic Interference (EMI) -gefährdeten elektronischen Bauteilen und/oder Schaltungen, beispielsweise Hoch- Frequenz (HF) -Bauteile und/oder Hoch-Frequenz (HF) -Schaltun- gen wie sie in Sende- und/oder Empfangseinrichtungen von Telekommunikationseinrichtungen wie schnurlosen Telefonen und dergleichen zum Einsatz kommen, auf die Leiterplatte der EMI- gefährdeten elektronischen Bauteilen und/oder Schaltungen zusätzlich metallische und/oder keramische Abschirmelemente aufzusetzen, welche die EMI-gefährdeten elektronischen Bauteilen und/oder Schaltungen selbst oder aber die gesamte Leiterplatte abschirmen.
Bei schnurlosen Telefonen ist es beispielsweise bekannt, das Gehäuse als Ganzes oder Rahmen bzw. Deckel des Gehäuses mit Abschirmelementen zu versehen bzw. auszubilden oder aber die HF-Bauteile und/oder HF-Schaltungen mit becher- bzw. topfför- igen metallischen Abschirmelementen abzudecken.
Ebenso ist es im Stand der Technik bekannt, HF-Bauteile und/oder HF-Schaltungen mit Widerstandspasten und sogenannten Gore-Folien abzuschirmen, wobei die Gore-Folien üblicherweise zur Abschirmung von Kondensatoren verwendet werden.
Bei den vorbekannten Abschirmungen für hochfrequente elektrische Bauteile und/oder Schaltungen ist die Verwendung zusätzlicher Abschirmelemente, sei es in Form von metallischen Ab- deckungen für die hochfrequenten elektrischen Bauteile und/oder Schaltungen oder die Verwendung von Widerstandspasten und Gore-Folien, nachteilig, da einerseits zusätzliche Fertigungs- und Montageschritte erforderlich sind und ande- rerseits durch eine so ausgebildete Abschirmung der Raumbedarf der hochfrequenten elektrischen Bauteile und/oder Schaltungen vergrößert wird.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, ei- ne Abschirmung für EMI-gefährdete elektronische Bauteile und/oder Schaltungen, insbesondere für Sende- und/oder Empfangseinrichtungen von Telekommunikationseinrichtungen wie Telefonen und dergleichen, bereitzustellen, welche ohne aufwendige Fertigungs- und Montagearbeiten ohne zusätzlichen Raumbedarf ausbildbar ist.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Die der Erfindung zugrundeliegende Idee besteht darin, in eine Leiterplatte, auf der sich die EMI-gefährdeten elektronischen Bauteile und/oder Schaltungen befinden, Masseflächen anzuordnen also zu integrieren und diese Masseflächen über Durchkontaktierungen miteinander zu verbinden, so dass die Bauteile und/oder Schaltungen nach allen Seiten hin abgeschirmt sind. Mit einer derartigen, in die Leiterplatte integrierten Abschirmung können zusätzliche Abschirmelemente entfallen und es geht gleichzeitig kein zusätzlicher Raumbedarf für die Abschirmelemente verloren, so dass insbesondere Telekommunikationseinrichtungen insgesamt kompakter herstellbar sind.
In der vorteilhaften Ausgestaltung der Erfindung gemäß Anspruch 2 ist die Leiterplatte in einer sogenannten "Component In Side"-Technologie (CIST) ausgebildet. Bei der "Component In Side"-Technologie wird die Leiterplatte durch beidseitige Beschichtung einer Trägerplatte, dem Kernelement, mit elekt- risch leitenden Bereichen ausgebildet, wobei die Leiterplatte aus mehreren, solcher beabstandeten, übereinander angeordneten beidseitig mit elektrisch leitenden Bereichen beschichteten Trägerplatten bestehen kann. Die elektrisch leitenden Be- Schichtungen (Leiterplattenlagen) der Trägerplatte dienen dabei zur Kontaktierung der EMI-gefährdeten elektronischen Bauteile und/oder Schaltungen, z.B. HF-Bauteile und/oder HF- Schaltungen, aber auch zur Kontaktierung von EMI-ungefährdeten elektronischen Bauteilen und/oder Schaltungen, die eben- falls auf der Leiterplatte angeordnet sein können.
Wie eine mit der "Component In Side"-Technologie hergestellte Leiterplatte in vorteilhafter Weise aufgebaut sein kann, ist in den Ansprüchen 3 und 5 angegeben.
Die EMI-gefährdeten elektronischen Bauteile und/oder Schaltungen sind vorteilhafterweise gemäß Anspruch 4 gelötet oder mit einem isotopischen elektrisch leitfähigen Kleber geklebt und gemäß Anspruch 14 als sogenannte SMDxs (Surface Mounting Device) ausgebildet. SMDλs sind standardisierte Bauteile und/oder Schaltungen, die äußerst kompakt ausgebildet sind.
Die Kernelemente bzw. die Trägerplatten sind gemäß Anspruch 6 vorzugsweise mehrschichtig und gemäß Anspruch 7 aus Glas- oder Aramidgewebematten aufgebaut. Während Glasgewebematten gegenüber den Aramidgewebematten kostengünstiger sind, weisen die Aramidgewebematten einen besseren Ausdehnungskoeffizienten auf.
Zur elektrischen Verbindung einzelner beidseitig elektrisch leitend beschichteter Trägerplatten werden seitens der "Component In Side"-Technologie Durchkontaktierungen, sogenannte "Via Holes" verwendet, die die so ausgebildeten einzelnen Lagen der Leiterplatte untereinander elektrisch und mechanisch verbinden. Zur Verbesserung der mechanischen Stabilität wird der von den Trägerplatten gebildete Zwischenraum, in dem die EMI-gefährdeten elektronischen Bauteile und/oder Schaltungen angeordnet sind, durch ein Füllmaterial ausgefüllt (Anspruch 3) . Dieses Füllmaterial ist gemäß Anspruch 12 vorteilhafterweise ein Glas- oder Aramid-Harz- Gewebe .
Während das Glas-Harz-Gewebe gegenüber dem Aramid-Harz-Gewebe kostengünstiger ist, weist das Aramid-Harz-Gewebe einen besseren Ausdehnungskoeffizienten auf.
Damit die Abschirmung im wesentlichen HF-dicht ist, sind die Durchkontaktierungen, die beispielsweise als Abschirmungs- durchkontaktierungen und/oder Fremdsignaldurchkontaktierungen ausgebildet sein können, gemäß Anspruch 8 in einem Abstand kleiner als λ/10 angeordnet, wobei λ die Wellenlänge der von den HF-Bauteilen und/oder HF-Schaltungen ausgehenden HF- Strahlung ist.
Um weiterhin zu vermeiden, dass der Abstand zwischen den einzelnen Durchkontaktierungen bei der Anordnung der Durchkon- taktierungen immer exakt eingehalten werden muss, ist es gemäß Anspruch 9 von Vorteil, dass die Durchkontaktierungen die Masseflächen durchstoßen und dabei vorzugsweise vollständig von der Massefläche umgeben werden.
Außerdem sind die Durchkontaktierungen gemäß Anspruch 10 in vorteilhafter Weise mit einem Harz gefüllt.
Bestehen die Durchkontaktierungen gemäß Anspruch 11 aus Ab- schirmungsdurchkontaktierungen und Fre dsignaldurchkontaktie- rungen, wobei bei letzteren ein elektrisches Signal durch die Durchkontaktierung entleitet wird, so ist zum Abschirmungszweck notwendig, dass die Fremdsignaldurchkontaktierungen entweder über Abblockkondensatoren mit den Masseflächen verbunden sind oder dass die durch die Fremdsignaldurchkontak- tierungen hervorgerufenen Öffnungen in den Masseflächen kleiner als 1/10 der Wellenlänge λ der von den HF-Bauteilen und/oder HF-Schaltungen ausgehenden HF-Strahlung sind. Weiterhin ist es gemäß Anspruch 13 von Vorteil, dass die Masseflächen entweder als Vollflächen oder als gerasterte Flächen mit einem Rasterabstand kleiner als 1/10 der Wellenlänge λ der von den HF-Bauteilen und/oder HF-Schaltungen ausgehenden HF-Strahlung ausgebildet sind.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung werden nachfolgend anhand des in den FIGUREN 1 und 2 darge- stellten Ausführungsbeispiels näher erläutert. Dabei zeigen:
FIGUR 1 Die Draufsicht auf eine in "Component In Side"-
Technologie ausgebildete Leiterplatte mit einer Abschirmung für hochfrequente elektrische Bauteile und/oder Schaltungen,
FIGUR 2 einen Querschnitt durch die Leiterplatte mit der Abschirmung nach FIGUR 1 entlang der Schnittlinie
II II Λ mit Blick auf die Querschnittsdarstellung in Pfeilrichtung.
Figur 1 zeigt die Draufsicht auf eine in „Component In Side - Technologie ausgebildete Leiterplatte 1, auf der gegen elektromagnetische Störbeeinflussungen (Electro Magnetic Interfe- rence; EMI) jeglicher Art äußerst empfindliche, vorzugsweise in SMD-Technologie (Surface Mounted Device) elektronische Bauteile und/oder Schaltungen 2 angeordnet sind. Bei den EMI- gefährdeten elektronischen Bauteilen und/oder Schaltungen handelt es sich vorzugsweise um elektronische HF-Bauteile und/oder HF-Schaltungen. Neben den EMI-gefährdeten elektronischen Bauteilen und/oder Schaltungen 2 sind auf der Leiterplatte 1 auch EMI-ungefährdete Bauteile und/oder Schaltungen 3, 4 angeordnet, die beispielsweise aus ersten elektronischen NHF-Bauteilen und/oder NHF-Schaltungen 3 und zweiten elektro- nischen NHF-Bauteilen und/oder NHF-Schaltungen 4 bestehen. Damit sich die EMI-gefährdeten Bauteile und/oder Schaltungen 2 und die EMI-ungefährdeten Bauteile und/oder Schaltungen nicht gegenseitig elektromagnetisch stören, ist auf der Leiterplatte 1 eine Abschirmung 5 vorhanden, die die elektroni- sehen HF-Bauteile und/oder HF-Schaltungen 2 von den NHF-Bauteilen und/oder NHF-Schaltungen 3, 4 abschirmt.
Die Abschirmung 5 weist dazu eine Vielzahl von Durchkontaktierungen 500...512, 520, 521 auf, die beispielsweise als Ab- schirmungsdurchkontaktierungen 500...512 und Fremdsignal- durchkontaktierungen 520, 521 ausgebildet sind, die sich von einer Deckfläche 6, die in Figur 1 schraffiert dargestellt ist, zu einer Bodenfläche 7, die in Figur 1 gestrichelt, schraffiert dargestellt ist, erstrecken und dabei einen zwi- sehen der Deckfläche 6 und der Bodenfläche 7 gemäß der Darstellung in Figur 2 angeordneten Zwischenraum 8 durchstoßen. Die den Zwischenraum 8 durchstoßenden Durchkontaktierungen 500...512, 520 sind zumindest teilweise so auf der Leiterplatte 1 angeordnet, dass im Bereich des Zwischenraums 8 ein Käfig 530 mit den Durchkontaktierungen 500...512, 520, 521 als Gitter gebildet wird. Parallel zu der Deckfläche 6 und der Bodenfläche 7 wird der Käfig 530 mit zwei Masseflächen 531 nach oben und unten hochfrequenzmäßig geschlossen (Käfig wird HF-dicht gemacht) , die die Durchkontaktierungen 500...512, 520, 521 zumindest teilweise berühren - d.h. die Masseflächen 531 haben Kontakt mit den Durchkontaktierungen 500...512, 520, 521 und/oder sie umschließen die Durchkontaktierungen 500...512, 520, 521 vollständig. Die Masseflächen 531 sind vorzugsweise als Vollflächen ausgebildet. Alternativ ist es aber auch möglich, die Masseflächen 531 als gerasterte Flächen mit einem Rasterabstand vorzusehen, der kleiner als ein Zehntel der Wellenlänge λ der von den HF-Bauteilen und/oder Schaltungen 2 ausgehenden (emittierten) HF-Strahlung ist.
Die Abschirmung 5 entspricht somit dem Käfig 530 mit den als Gitter ausgebildeten Durchkontaktierungen 500...512, 520, 521 und den den Käfig 530 nach oben und unten abschließenden Masseflächen 531. In diesem Käfig 530 sind die EMI-gefährdeten elektronischen HF-Bauteile und/oder HF-Schaltungen 2 untergebracht, während das erste NHF-Bauteil und/oder die erste NHF- Schaltung 3 auf der Deckfläche 6 der Leiterplatte 1 und das zweite NHF-Bauteil und/oder die zweite NHF-Schaltung 4 auf der Bodenfläche 7 der Leiterplatte 1 angeordnet sind.
Die genannten Bauteile und/oder Schaltungen 2, 3, 4 gehören beispielsweise zu einer Sende- und/oder Empfangseinrichtung von Telekommunikationsgeräten wie Telefone und dergleichen. Auf die Darstellung des Gesamtaufbaus der Sende- und/oder Empfangseinrichtung sowie des Telekommunikationsgerätes selbst ist aus Übersichtsgründen und weil eine solche Gesamt- darstellung für das Verständnis der Erfindung unwesentlich ist, verzichtet worden. Als Bestandteil der Sende- und/oder Empfangseinrichtung sind die Bauteile und/oder Schaltungen 2, 3, 4 über in der Figur 1 nicht dargestellte Leiterbahnen miteinander verbunden. Die elektrische Verbindung zwischen den Bauteilen und/oder Schaltungen 2, 3, 4 und den Leiterbahnen erfolgt im Fall der Bauteile vorzugsweise durch Verlöten an Anschlusskontakten 9, den sogenannten Pads, die hierzu unterhalb der Bauteile 2, 3, 4 angeordnet sind. Alternativ ist es aber auch möglich, die Bauteile mittels eines isotopischen elektrisch leitfähigen Klebers mit den Leiterbahnen zu verbinden.
Damit die in dem Käfig 530 angeordneten und mit den NHF- Bauteilen und/oder NHF-Schaltungen 3, 4 verbundenen EMI- gefährdeten Bauteile und/oder Schaltungen 2 wirksam gegen jegliche Art elektromagnetischer Störbeeinflussung abgeschirmt sind - der Käfig 530 also im wesentlichen HF-dicht ist, sind die das Gitter des Käfigs 530 bildenden Durchkontaktierungen 500...512, 520 jeweils in einem Abstand vonein- ander angeordnet, der kleiner ist als 1/10 der Wellenlänge λ der elektromagnetischen Strahlung, die von den HF-Bauteilen und/oder HF-Schaltungen 2 emittiert wird. Aufgrund der vorstehend bereits erwähnten Leiterbahnverbindung zwischen den NHF-Bauteilen und/oder NHF-Schaltungen 3, 4 außerhalb des Käfigs 530 und den HF-Bauteilen und/oder HF- Schaltungen 2 im Käfig 530 muss der im wesentlichen HF-dichte Käfig 530 für diese Leiterbahnverbindungen geöffnet werden. So sind hierfür die Fremdsignaldurchkontaktierungen 520, 521 vorgesehen, über die die HF-Bauteile und/oder HF-Schaltungen 2, die sich unterhalb der als Deckfläche 6 ausgebildeten Lei- terplattenebene mit dem ersten NHF-Bauteil und/oder der ersten NHF-Schaltung 3 und oberhalb der als Bodenfläche 7 ausgebildeten Leiterplattenebene mit dem zweiten NHF-Bauteil und/oder der zweiten NHF-Schaltung 4 befinden, mit den NHF- Bauteilen und/oder NHF-Schaltungen 3, 4 verbunden werden. Durch diese Fremdsignaldurchkontaktierungen 520, 521 weist der Käfig 530 zwei Öffnungen auf, über die die von den HF- Bauteilen und/oder HF-Schaltungen 2 emittierte HF-Strahlung entweichen kann. Der Begriff „Fremdsignaldurchkontaktierung1" ist verwendet worden, weil das auf der Leiterbahnverbindung über die Fremdsignaldurchkontaktierung geführte elektrische Signal bezüglich des ursprünglichen Abschirmungszwecks der Durchkontaktierung ein Fremdsignal ist. Um zu verhindern, dass über diese Fremdsignaldurchkontaktierungen 520, 521 die von den HF-Bauteilen und/oder HF-Schaltungen 2 emittierte HF- Strahlung entweichen kann, bieten sich folgende Maßnahmen an:
Im Fall der Fremdsignaldurchkontaktierung 521, die, wenn die Massefläche 531 eine erste Flächenausdehnung FA1, eine zweite Flächenausdehnung FA2 oder eine dritte Flächenausdehnung FA3 hat, jeweils immer vollständig von der Massefläche 531 umgeben wird, sollte entweder die durch die Fremdsignaldurchkontaktierung 521 hervorgerufene Öffnung kleiner als 1/10 der Wellenlänge λ der Strahlung sein, die von den HF-Bauteilen und/oder den HF-Schaltungen 2 emittiert wird oder die Fremd- signaldurchkontaktierung 521 über einen Abblockkondensator 532 mit der Massefläche 531 verbunden sein. Dieser Abblock- kondensator 532 schließt die Fremdsignaldurchkontaktierung 521 bei hohen Frequenzen mit der Massefläche 531 kurz.
Bezüglich der Fremdsignaldurchkontaktierung 520 sollte entwe- der der Abstand zwischen den Abschirmungsdurchkontaktierungen 503, 504 kleiner als 1/10 der Wellenlänge λ der Strahlung sein, die von den HF-Bauteilen und/oder HF-Schaltungen 2 emittiert wird oder wieder ein Abblockkondensator 532 vorgesehen sein, der die Fremdsignaldurchkontaktierung 520 mit der Massefläche 531 verbindet.
Die Leiterplatte 1 weist außerdem zwei Bohrungen 533 auf, die sich von der Deckfläche 6 und von der Bodenfläche 7 jeweils bis zum Zwischenraum 8 erstrecken. Sinn und Zweck dieser Bo - rungen 533 ist es, eine Verbindung zwischen der Massefläche
531 zu darüber bzw. darunter liegenden Leiterplattenebenen zu bekommen.
Figur 2 zeigt einen Querschnitt durch die Leiterplatte 1 mit der Abschirmung 5 nach Figur 1 entlang der Schnittlinie
II...IIΛ mit Blick auf die Querschnittsdarstellung in Pfeilrichtung.
Danach ist die Leiterplatte 1 beispielsweise sechslagig mit sechs Leiterplattenlagen LPL1...LPL6 aufgebaut und weist zwei Kernelemente, ein erstes Kernelement 10 und ein zweites Kernelement 11 auf, die beispielsweise jeweils 360 μm mit einer Toleranz von ± 40 μm dick sind und in einem vorgegebenen Abstand 80, der von dem Zwischenraum 8 bestimmt wird, voneinan- der angeordnet sind. Der Abstand 80 entspricht der Dicke des Zwischenraums 8 von beispielsweise 1200 μm mit einer Toleranz von ± 200 μm und ist so bemessen, dass die EMI-gefährdeten Bauteile und/oder Schaltungen 2 in diesem Zwischenraum 8 angeordnet werden können. Damit die EMI-gefährdeten Bauteile und/oder Schaltungen 2 in dem 1200 μm mit einer Toleranz von + 200 μm dicken Zwischenraum 8 zwischen den beiden Kernelementen 10, 11 untergebracht werden können, sind diese vor- zugsweise in SMD-Bauweise ausgebildet. Zur elektrischen Verbindung der EMI-gefährdeten Bauteile und/oder Schaltungen 2 mit den übrigen Bauteilen und/oder Schaltungen 3, 4 auf der Leiterplatte 1 (vgl. Figur 1) ist auf der Seite des ersten Kernelementes 10, die dem Zwischenraum 8 zugewandt ist, eine erste Metallisierungsschicht 100 vorgesehen, auf der neben den Anschlusskontakten 9 für die EMI-gefährdeten Bauteile und/oder Schaltungen 2 auch Leiterbahnen, Leiterbahnstrukturen und/oder Schaltungsverdrahtungen realisiert sind.
Damit nun das zweite Kernelement 11 nicht unmittelbar auf die EMI-gefährdeten Bauteile und/oder Schaltungen 2 aufliegt, und die aus den beiden Kernelementen 10, 11 aufgebaute Leiterplatte 1 eine gewisse mechanische Stabilität aufweist, ist der Zwischenraum 8 mit einem die EMI-gefährdeten Bauteile und/oder Schaltungen 2 umschließenden Füllmaterial 81 ausgefüllt. Dieses Füllmaterial 81 ist vorzugsweise ein Glas- oder Aramid-Harz-Gewebe, während die Kernelemente 10, 11 aus Glasoder Aramidgewebematten bestehen.
Auf der den EMI-gefährdeten Bauteilen und/oder Schaltungen 2 abgewandten Seite des ersten Kernelementes 10 ist eine zweite Metallisierungsschicht 101 vorgesehen, auf der sich zur Abschirmung der EMI-gefährdeten Bauteile und/oder Schaltungen die Massefläche 531 befindet, die auf dem Kernelement 10 zumindest im Bereich der Abschirmung 5 angeordnet ist und je nach Flächenausdehnung FA1, FA2, FA3 gemäß der Darstellung in Figur 1 entweder die Durchkontaktierungen 504, 512 berührt (FA1) oder die genannten Durchkontaktierungen vollständig um- schließt (FA2, FA3) . Auf dieser Massefläche 531 ist eine 50 μm mit einer Toleranz von ± 10 μm dicke Harzschicht 12 aufgebracht, die auf der der Massefläche 531 gegenüberliegenden Seite eine dritte Metallisierungsschicht 120 aufweist. Auf dieser Metallisierungsschicht 120, die mit der Bodenfläche 7 gemäß der Darstellung in Figur 1 identisch ist, besteht nun die Möglichkeit, dass - wie bereits bei der Beschreibung der Figur 1 ausgeführt - die EMI-ungefährdeten Bauteile und/oder Schaltungen 4 angeordnet sind. Die Harzschicht 12 ist vorzugsweise ganzflächig auf dem ersten Kernelement 10 angeordnet .
Das zweite Kernelement 11 weist auf der den EMI-gefährdeten Bauteilen und/oder Schaltungen 2 in dem Zwischenraum 8 zugewandten Seite eine vierte Metallisierungsschicht 110 vorgesehen, auf der sich zur Abschirmung der EMI-gefährdeten Bauteile und/oder Schaltungen 2 wieder die Massefläche 531 befin- det, wobei diese auf dem Kernelement 11 zumindest im Bereich der Abschirmung angeordnet ist und sich wiederum entweder in ihrer Flächenausdehnung FA1 von der Durchkontaktierung 504 zur Durchkontaktierung 512 erstreckt und dabei diese Durchkontaktierungen 504, 512 berührt oder sich von der Durchkon- taktierung 504 bis zur Durchkontaktierung 512 erstreckt und dabei diese Durchkontaktierungen 504, 512 gemäß der Flächenausdehnung FA2, FA3 vollständig umschließt. Dieser Massefläche 531 auf dem zweiten Kernelement 11 gegenüberliegend ist eine fünfte Metallisierungsschicht 111 angeordnet, auf der beispielsweise die Leiterbahnen, Leiterbahnstrukturen und/oder Schaltungsverdrahtungen vorhanden sind.
In Analogie zu dem ersten Kernelement 10 mit der Massefläche 531, auf dem die Harzschicht 12 aufgebracht ist, so ist auf dem zweiten Kernelement 11 wiederum die Harzschicht 12 angeordnet. Die Harzschicht 12 wird wiederum vorzugsweise ganzflächig aufgebracht und füllt auch die Durchkontaktierungen 504, 512 vollständig aus.
Auf der dem zweiten Kernelement 11 abgewandten Seite der Harzschicht 12 ist eine sechste Metallisierungsschicht 121 aufgebracht, die identisch ist mit der Deckfläche 6 gemäß der Darstellung in Figur 1 und auf der sich die Anschlusskontakte 9 für das NHF-Bauteil und/oder die NHF-Schaltung 3 befinden.
Die in Figur 2 dargestellte sechslagige Leiterplatte 1 weist somit eine erste Leiterplattenlage LPL1 mit der dritten Me- tallisierungsschic t 120 bzw. der Bodenfläche 7, eine zweite Leiterplattenlage LPL2 mit der zweiten Metallisierungsschicht 101 bzw. der auf dem ersten Kernelement 10 angeordneten Massefläche 531, eine dritte Leiterplattenlage LPL3 mit der ers- ten Metallisierungsschicht 100 bzw. den Anschlusskontakten 9 für die EMI-gefährdeten Bauteile und/oder Schaltungen 2, eine vierte Leiterplattenlage LPL4 mit der vierten Metallisierungsschicht 110 bzw. der auf dem zweiten Kernelement 11 angeordneten Massefläche 531, eine fünfte Leiterplattenlage LPL5 mit der fünften Metallisierungsschicht 111 für die Leiterbahnen, Leiterbahnstrukturen und/oder Schaltungsverdrah- tungen und eine sechste Leiterplattenlage LPL6 mit der sechsten Metallisierungsschicht 121 bzw. der Deckfläche 6 auf.
Anstelle des sechslagigen Leiterplattenaufbaus ist es auch möglich, dass die Leiterplatte 1 nur aus drei Leiterplattenlagen besteht. Diese drei Leiterplattenlagen sind im Bereich der Abschirmung 5 die zweite Leiterplattenlage LPL2, die dritte Leiterplattenlage LPL3 und die vierte Leiterplattenla- ge LPL4, während die drei Leiterplattenlagen außerhalb des Bereichs der Abschirmung 5 für die Realisierung von Leiterbahnstrukturen und/oder Schaltungsverdrahtungen sowie für die Kontaktierung der EMI-ungefährdeten Bauteile und/oder Schaltungen 3 beispielsweise die zweite Leiterplattenlage LPL2, die fünfte Leiterplattenlage LPL5 und die sechste Leiterplattenlage LPL6 sind.

Claims

Patentansprüche
1. Abschirmung (5, 530) für EMI-gefährdete elektronische Bauteile und/oder Schaltungen (2), insbesondere für Sende- und/oder Empfangseinrichtungen von Telekommunikationseinrichtungen wie Telefonen und dergleichen, dadurch gekennzeichnet, dass in einer Leiterplatte (1) für EMI-gefährdete elektronische Bauteile und/oder Schaltungen (2) Masseflächen (531) ausge- bildet sind, die über eine Vielzahl von Durchkontaktierungen (500...512, 520, 521) miteinander verbunden sind und auf diese Weise die EMI-gefährdeten elektronischen Bauteile und/oder Schaltungen (2) nach allen Seiten hin abschirmen.
2. Abschirmung nach Anspruch 1, dadurch gekennzeichnet, dass die Leiterplatte (1) in einer "Component In Side"-Technologie ausgebildet ist.
3. Abschirmung nach Anspruch 2, dadurch gekenn- zeichnet, dass die Leiterplatte (1) zwei einen Zwischenraum (8) für die Bauteile und/oder Schaltungen (2) bildende Kernelemente (10, 11) - ein erstes Kernelement (10) und ein zweites Kernelement (11) - aufweist, wobei der Zwischenraum (8) mit einem Füllmaterial (81) ausgefüllt ist, das ers- te Kernelement (10) mindestens zwei Leiterplattenlagen (LPLl, LPL2, LPL3) aufweist, das zweite Kernelement (11) mindestens eine Leiterplattenlage (LPL4, LPL5, LPL6) aufweist und die Masseflächen (531) auf jeweils einer Leiterplattenlage (LPL2, LPL4) der Kernelemente (10, 11) angeordnet sind.
4. Abschirmung nach Anspruch 3, dadurch gekennzeichnet, dass die Bauteile und/oder Schaltungen (2) auf der anderen Leiterplattenlage (LPL3) des ersten Kernelementes (10) verlötet oder mittels eines isotopischen elekt- risch leitfähigen Klebers angeklebt sind.
5. Abschirmung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das erste Kernelement (10) und das zweite Kernelement (11) sechs Leiterplattenlagen - eine erste Leiterplattenlage (LPLl), eine zweite Leiterplattenlage (LPL2), eine dritten Leiterplattenlage (LPL3) , eine vierte Leiterplattenlage (LPL4) , eine fünfte Leiterplattenlage (LPL5) und eine sechste Leiterplattenlage (LPL6) - aufweisen, wobei auf der ersten Leiterplattenlage (LPLl) des ersten Kernelementes (10) und der sechsten Leiterplattenlage (LPL6) des zweiten Kernelementes (11) EMI-ungefährdete elektronische Bauteile und/oder Schaltungen (3, 4), auf der zweiten Leiterplattenlage (LPL2) des ersten Kernelementes (10) und der vierten Leiterplattenlage (LPL4) des zweiten Kernelementes (11) die Masseflächen (531) und auf der dritten Leiterplat- tenlage (LPL3) des ersten Kernelementes (10) die EMI-gefährdeten elektronischen Bauteile und/oder Schaltungen (2) angeordnet sind.
6. Abschirmung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Kernelemente (10, 11) mehrschichtig aufgebaut sind.
7. Abschirmung nach Anspruch 6, dadurch gekennzeichnet, dass die Kernelemente (10, 11) aus Glas- oder Aramidgewebematten aufgebaut sind.
8. Abschirmung nach Anspruch 1, dadurch gekennzeichnet, dass die Durchkontaktierungen (500...512, 520, 521) in einem Abstand kleiner als ein Zehntel der Wel- lenlänge λ der von den Bauteilen und/oder Schaltungen (2) emittierten elektromagnetischen Strahlung voneinander angeordnet sind.
9 . Abschirmung nach Anspruch 1 oder 8 , d a d u r c h g e - k e n n z e i c h n e t , d a s s die Durchkontaktierungen
(500...512, 520, 521) die Masseflächen (531) durchstoßen.
10. Abschirmung nach Anspruch 1, 8, oder 9, dadurch gekennzeichnet, dass die Durchkontaktierungen (500...512, 520, 521) mit Harz gefüllt sind.
11. Abschirmung nach Anspruch 1, 8 oder 9, dadurch gekennzeichnet, dass die Durchkontaktierungen Ab- schirmungsdurchkontaktierungen (500...512) und Fremdsignal- durchkontaktierungen (520, 521) sind, wobei die Fremdsignal- durchkontaktierungen (520, 521) über Abblockkondensatoren (532) mit den Masseflächen (531) verbunden sind oder die durch die Fremdsignaldurchkontaktierungen (520, 521) hervorgerufenen Öffnungen in den Masseflächen (531) kleiner als ein Zehntel der Wellenlänge λ der von den Bauteilen und/oder Schaltungen (2) emittierten elektromagnetischen Strahlung sind.
12 . Abschirmung nach Anspruch 3 , d a d u r c h g e k e n n z e i c h n e t , d a s s das Füllmaterial ( 81 ) ein Glas- oder Aramid-Harz-Gewebe ist .
13. Abschirmung nach Anspruch 1, 3, 5 oder 9, dadurch gekennzeichnet, dass die Masseflächen (531) als Vollflächen oder gerasterte Flächen mit einem Rasterabstand kleiner als ein Zehntel der Wellenlänge λ der von den Bautei- len und/oder Schaltungen (2) emittierten elektromagnetischen Strahlung ausgebildet sind.
14. Abschirmung nach Anspruch 1, dadurch gekennzeichnet, dass die EMI-gef hrdeten elektronischen Bauteile und/oder Schaltungen (2) als "Surface Mounting Devices" ausgebildet sind.
PCT/DE2002/004149 2002-11-08 2002-11-08 Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen WO2004042820A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/DE2002/004149 WO2004042820A1 (de) 2002-11-08 2002-11-08 Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen
AU2002368332A AU2002368332A1 (en) 2002-11-08 2002-11-08 Shielding for electronic components and/or circuits that are sensitive to electromagnetic interference (emi)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2002/004149 WO2004042820A1 (de) 2002-11-08 2002-11-08 Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen

Publications (1)

Publication Number Publication Date
WO2004042820A1 true WO2004042820A1 (de) 2004-05-21

Family

ID=32304092

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/004149 WO2004042820A1 (de) 2002-11-08 2002-11-08 Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen

Country Status (2)

Country Link
AU (1) AU2002368332A1 (de)
WO (1) WO2004042820A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2932355A1 (fr) * 2008-06-06 2009-12-11 Thales Sa Boitier hyperfrequence a isolation amelioree.
CN112533349A (zh) * 2019-09-18 2021-03-19 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256590A (en) * 1989-11-24 1993-10-26 Mitsubishi Denki Kabushiki Kaisha Method of making a shielded semiconductor device
EP0854512A2 (de) * 1997-01-21 1998-07-22 Murata Manufacturing Co., Ltd. Integrierte Anordnung für das Mikrowellenband
US6472723B1 (en) * 1996-03-22 2002-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Substrate contacts and shielding devices in a semiconductor component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256590A (en) * 1989-11-24 1993-10-26 Mitsubishi Denki Kabushiki Kaisha Method of making a shielded semiconductor device
US6472723B1 (en) * 1996-03-22 2002-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Substrate contacts and shielding devices in a semiconductor component
EP0854512A2 (de) * 1997-01-21 1998-07-22 Murata Manufacturing Co., Ltd. Integrierte Anordnung für das Mikrowellenband

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2932355A1 (fr) * 2008-06-06 2009-12-11 Thales Sa Boitier hyperfrequence a isolation amelioree.
CN112533349A (zh) * 2019-09-18 2021-03-19 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
AU2002368332A1 (en) 2004-06-07

Similar Documents

Publication Publication Date Title
DE69735157T2 (de) Kugelmatrixmodul
DE19911731C2 (de) Gedruckte Leiterplatte
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
EP2201585B1 (de) Elektrisches vielschichtbauelement
EP1110277B1 (de) Leiterplattenanordnung mit mehrpoligem steckverbinder
WO2005089033A1 (de) Steuergerät
EP0350775B1 (de) Filteranordnung
WO2010139549A1 (de) Printplattenanordnung
DE10223170A1 (de) EMV-Abschirmung für elektronische Bauelemente und EMV-Gehäuse
EP0756447B1 (de) Schaltungsanordnung für Kraftfahrzeuge
DE4317469A1 (de) Baugruppe für elektronische Geräte
EP1537767B1 (de) Abschirmung für emi-gefährdete elektronische bauelemente und/oder schaltungen von elektronischen geräten
DE102012105488A1 (de) Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute
DE19522455A1 (de) EMV-Abschirmung bei elektronischen Bauelementen
DE19816794A1 (de) Leiterplattenverbund
DE69033198T2 (de) Mikrowellenschaltungselemente enthaltende integrierte Schaltungsanordnung
EP2466998A1 (de) Leiterplatte mit Schirmung
WO2004042820A1 (de) Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen
DE102006061248B3 (de) Leiterplatte mit einem Hochfrequenzbauelement
WO2020074201A1 (de) Leiterplatte
EP1389404B1 (de) Verfahren zur abschirmung einer auf einer leiterplatte realisierten elektrischen schaltung und eine entsprechende kombination einer leiterplatte mit einer abschirmung
DE19904105C1 (de) Abgeschirmte Schaltungsanordnung eines Hörgeräts
DE102016225029A1 (de) Getriebesteuermodul zur Ansteuerung eines Kraftfahrzeuggetriebes und Verfahren zur Herstellung eines Getriebesteuermoduls
EP1719393B1 (de) Leiterplatte
WO2018011133A1 (de) Integrierte elektronische schaltung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU BR CA CN IN JP KR RU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP