WO2020074201A1

WO2020074201A1 - Leiterplatte

Info

Publication number: WO2020074201A1
Application number: PCT/EP2019/074269
Authority: WO
Inventors: Thomas RUMRICH; Markus Heckel; Jürgen SAUERBIER; Johannes Bock; Juergen Hornberger
Original assignee: Vitesco Technologies Germany Gmbh
Priority date: 2018-10-10
Filing date: 2019-09-11
Publication date: 2020-04-16
Also published as: US11224123B2; KR20210068560A; US20210227686A1; DE112019005085A5; DE102018217349A1; JP2022504660A; CN112789954A; KR102497915B1; JP7417598B2

Abstract

Die Erfindung betrifft eine Leiterplatte (1), umfassend zumindest: - ein Trägerelement (1.1) mit einer Anzahl von Leiterplattenlagen (L1 bis Ln), - eine Anzahl von elektronischen Bauteilen (3), - eine Anzahl von thermischen Schnittstellen (T) und - eine Anzahl von elektrischen Schnittstellen (E), wobei die elektronischen Bauteile (3) direkt zumindest auf einer der Oberflächenseiten (S1) auf dem Trägerelement (1.1) angeordnet sind, und die gegenüberliegende Oberflächenseite (S2) des Trägerelements(1.1) potentialfrei ausgeführt ist, und wobei die Leiterplatte (1) mit den elektronischen Bauteilen (3) derart von einem Deckmaterial (2) überzogen ist, dass die elektronischen Bauteile (3) mechanisch stabilisiert sind und die thermischen und/oder elektrischen Schnittstellen (T, E) frei vom Deckmaterial (2) sind.

Description

Beschreibung

Leiterplatte

Die Erfindung betrifft eine Leiterplatte, insbesondere für eine elektronische Komponente, wie zum Beispiel ein Steuergerät in einem Fahrzeug oder für eine Anwendung im Automotivbereich.

Konventionelle elektronische Komponenten, z. B. ein Steuergerät eines Kraftfahrzeugs zur Anordnung in einem Motorraum, wie beispielsweise ein Getriebesteuergerät, werden üblicherweise auf einer Grundplatte angeordnet und mit einem Gehäuse umgeben. Das Gehäuse kann dabei hermetisch dicht ausgeführt sein. Das Gehäuse kann beispielsweise ein Metallgehäuse sein, durch welches Kontaktstifte nach außen geführt werden. Dadurch entsteht eine Verbindung zwischen einem Außenraum und einem Innenraum der elektronischen Komponente. Die Kontaktstifte können beispielsweise mit einer flexiblen Leiterplatte oder einem Stanzgitter elektrisch leitend verbunden und somit zu weiteren Funktionselementen geführt werden.

Der Erfindung liegt die Aufgabe zu Grunde, eine gegenüber dem Stand der Technik verbesserte Leiterplatte für eine elektro nische Komponente anzugeben, um beispielsweise Umwelt- und elektrische Störgrößen zu vermeiden.

Die Aufgabe wird erfindungsgemäß mit den im Anspruch 1 ange gebenen Merkmalen gelöst.

Vorteilhafte Weiterbildungen sind Gegenstand der Unteran sprüche .

Die Leiterplatte umfasst zumindest ein Trägerelement mit einer Anzahl von Leiterplattenlagen, eine Anzahl von elektronischen Bauteilen, eine Anzahl von thermischen Schnittstellen und eine Anzahl von elektrischen Schnittstellen, wobei die elektronischen Bauteile direkt zumindest auf einer der Oberflächenseiten auf dem Trägerelement angeordnet sind, und die gegenüberliegende Oberflächenseite des Trägerelements potentialfrei ausgeführt ist, und wobei die Leiterplatte mit den elektronischen Bauteilen derart von einem Deckmaterial überzogen ist, dass die elekt ronischen Bauteile mechanisch stabilisiert sind und die thermischen und/oder elektrischen Schnittstellen frei vom Deckmaterial sind.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass eine solche gehäusefreie Leiterplatte robust ge genüber elektrostatischen Entladungen und gegenüber ungewollten elektrischen oder elektromagnetischen Störungen ausgebildet ist. Darüber hinaus ist eine solche gehäusefreie Leiterplatte kratzfest ausgebildet. Das Deckmaterial bildet dabei eine Schutz- und Stützschicht für die elektronischen Bauteile und die Leiterplatte. Nicht nur Teil-Baugruppen, sondern weitgehend die gesamte Leiterplatte bis auf die Schnittstellen werden mit dem Deckmaterial überzogen oder abgedeckt. Alternativ können nur einzelne elektronische Bauteile, wie Leistungsbauteile, von dem Deckmaterial umgeben sein, wobei die Schnittstellen frei vom Deckmaterial ausgebildet sind.

Die thermischen Schnittstellen können beispielsweise ober flächenseitig auf der Leiterplatte ausgebildet sein und sind frei von Deckmaterial. Dabei sind die thermischen Schnittstellen insbesondere auf der von einem Leistungsbauteil abgewandten Oberflächenseite der Leiterplatte angeordnet oder ausgebildet. Zusätzlich oder alternativ können diese auf der dem Leis tungsbauteil zugewandten Oberflächenseite angeordnet oder ausgebildet sein. Insbesondere können die thermischen

Schnittstellen unterhalb des Leistungsbauteils auf der ent sprechenden Oberflächenseite der Leiterplatte angeordnet oder ausgebildet sein.

Die elektrischen Schnittstellen sind insbesondere innenliegend ausgebildet und über Aussparungen in der Leiterplatte von außen zugänglich. Dabei können elektrische Schnittstellen oberflä chenseitig und/oder von außen zugänglich ausgebildet sein. Die Leiterplatte ist dabei gehäusefrei und kostengünstig ausgebildet. Somit können aufwendige Gehäuse entfallen.

Darüber hinaus ist die Leiterplatte oberflächenseitig zumindest auf einer der Oberflächenseiten, insbesondere auf der von den elektronischen Bauteilen abgewandten Oberflächenseite, po tentialfrei ausgebildet.

Die elektrischen Schnittstellen sind innen liegend in und/oder auf zumindest einer der Leiterplattenlagen und/oder als par tielle oder vollständige Durchgangsleitung ausgebildet, die sich beispielsweise über eine oder mehrere Leiterplattenlagen er streckt. Hierdurch ist bei einer möglichen mechanischen Be schädigung des Deckmaterials, zum Beispiel eines Duroplasts, ein Kurzschluss oder Kontakt vermieden. Darüber hinaus sind die innen liegenden elektrischen Schnittstellen vor ungewollten Zugriffen von außen geschützt. Insbesondere bei einem Steuergerät können somit oberflächenseitig keine elektrischen Signale abgegriffen werden und/oder zugeführt werden. Hierdurch ist die auf der Leiterplatte implementierte Steuerung vor fremden Datenzugriff, insbesondere vor einer Reprogrammierung und/oder einem Da tendiebstahl, geschützt.

Die thermischen Schnittstellen sind als potentialfreie Flächen, zum Beispiel als veredelte, insbesondere verzinnte, versilberte oder vergoldete, Kupferflächen auf einer der Oberflächenseiten der Leiterplatte ausgebildet. Hierdurch ist in einfacher Art und Weise und somit kostengünstiger Art und Weise eine Entwärmung der elektronischen Bauteile ermöglicht.

Das Deckmaterial ist beispielsweise ein Duroplastmaterial. Das Deckmaterial ist insbesondere auf das Material des Trä gerelements und/oder des Ausdehnungskoeffizienten abgestimmt. Zusätzlich können die elektronischen Bauteile und/oder die Oberflächenseiten der Leiterplatte mit einem Lötstopplack als Schutzschicht überzogen sein. Dabei ist der Lötstopplack un terhalb des Deckmaterials und somit vor diesem auf die Lei terplatte aufgetragen. Das Deckmaterial kann in einer beliebigen Dicke aufgebracht werden. Um eine hinreichende Stützfunktion zu ermöglichen, ist das Deckmaterial mit einer Mindestdicke von 1 mm aufgebracht .

Darüber hinaus kann das Trägerelement mit Durchgangsbohrungen (zum Beispiel sogenannte Backdrill-Bohrungen oder

HDI-Technologie) versehen sein, die mit Kupferflächen versehen sind. Mit anderen Worten: Die innenliegende Oberfläche der jeweiligen Durchgangsbohrung ist als metallisierte Durch gangsbohrung ausgebildet und beispielsweise mit Kupfer versehen, um thermische und/oder elektrische Schnittstellen zu bilden. Die metallisierten Durchgangsbohrungen ermöglichen Durchkontak tierungen innerhalb der Leiterplatte und darüber hinaus einen besseren Zusammenhalt der Leiterplattenlagen der Leiterplatte sowie eine verbesserte Wärmeableitung. Dabei sind die Durch gangsbohrungen auf der zum elektronischen Bauteil gegenüber liegenden Oberflächenseite der Leiterplatte mit Vertiefungen, insbesondere einer tiefenkontrollierte Bohrung, versehen. Dabei weisen die Durchgangsbohrungen einen kleineren Durchmesser als die endseitigen Vertiefungen auf. Die Vertiefungen sind mittels einer tiefenkontrollierten Bohrung derart eingebracht, dass diese zur letzten innenliegenden Leiterschicht der Leiterplatte beabstandet ist. Durch die Bohrungen wird die Metallisierung im Bereich der Vertiefung entfernt. Damit sind in einfacher Art und Weise elektrostatische Senken bereitgestellt, wodurch die Leiterplatte vor Kurzschlüssen auf der Rückseite geschützt ist. Zusätzlich können die Vertiefungen mit einem Harzmaterial gefüllt sein.

Eine weitere Ausführungsform sieht vor, dass thermische

Schnittstellen auf der potentialfreien Oberflächenseite als veredelte, insbesondere versilberte, vergoldete oder verzinnte, Kupferflächen ausgebildet sind.

Darüber hinaus können unterhalb von elektronische Bauteilen mit einer hohen thermischen Leistungsabgabe, wie beispielsweise einem Widerstand, einem Transformator, Leistungswandler, Batterie, zumindest eine Entwärmungsfläche zum Beispiel auf der darunter liegenden Oberflächenseite der Leiterplatte und/oder in mindestens einer inneren Leiterplattenlage angeordnet sein. Insbesondere können boden- oder rückseitig Flächen auf den Oberflächenseiten der Leiterplatte als thermische Senken be reitgestellt werden. Auch können diese elektronischen Bauteile, insbesondere Leistungsbauteile, oberhalb einer Mehrzahl von metallisierten Durchgangsbohrungen oder Vias angeordnet sein. Durch diese inneren Entwärmungsflächen und die Mehrzahl von metallisierten Durchgangsbohrungen als Wärmeableiter ist eine einfache und schnelle Entwärmung des betreffenden elektronischen Bauteils ermöglicht. Endseitig sind die metallisierten

Durchgangsbohrungen oder Vias im Bereich der Oberflächenseiten der Leiterplatte ausgespart und frei von Deckmaterial. Zu sätzlich können diese teilweise mit einem Harzmaterial gefüllt sein .

In einer Ausführungsform ist als elektrische Schnittstelle mindestens ein Testpunkt in einer inneren Leiterplattenlage angeordnet, wobei eine benachbarte innere und/oder eine an grenzende obere Leiterplattenlage im Bereich des Testpunkts ausgespart ist und/oder eine angrenzende Oberflächenseite der Leiterplatte frei von Deckmaterial ist. Bevorzugt ist oder sind eine bzw. mehrere Testpunkt-Öffnung/en an einer Unterseite der Leiterplatte vorgesehen, welche einen Zugriff auf den innen liegenden Testpunkt ermöglicht bzw. ermöglichen. In einer bevorzugten Ausführungsform ist der Testpunkt auf der zu einer Oberflächenseite der Leiterplatte nächstgelegenen Leitungslage der Leiterplatte angeordnet. Im Bereich eines Testpunkts ist diese zu diesem Testpunkt nächst gelegene Oberflächenseite der Leiterplatte frei von Deck- und/oder Schutzschichtmaterial.

In einer weiteren Ausführungsform ist der Testpunkt nach außen hin nicht offen und nicht frei zugänglich und somit verschlossen. Beispielsweise ist eine Testpunkt-Öffnung mit einem Harzmaterial verschlossen. Alternativ ist zwischen innenliegendem Testpunkt und Oberflächenseite der Leiterplatte ein Leiterplattenmaterial angeordnet. Im Testfall wird dann das Harzmaterial bzw. Lei terplattenmaterial entfernt. Hierdurch entfällt das aufwendige Entfernen des Deckmaterials . Zum Testen wird dann die benachbarte oder angrenzende Leiterplattenlage geöffnet oder das Harzma terial entfernt. Beispielsweise erfolgt die Freilegung des Testpunkts mechanisch, beispielsweise durch Bohren oder Lasern.

Beispielsweise ist der Testpunkt über eine solche nach außen hin offene Aussparung für einen Datenzugriff zugänglich. Insbe sondere ist ein solcher Testpunkt auf einer vorletzten Lei terplattenlage, insbesondere einer letzten Leitungsebene oder -läge, angeordnet und der Bereich darüber in Richtung der Oberflächenseite der Leiterplatte frei von Deck- und/oder Schutzschichtmaterial. Lediglich ist der Testpunkt mit einem Leiterplattenmaterial und/oder einem Harzmaterial überlagert.

Der Testpunkt ist über innere Leitungsbahnen mit elektronischen Bauteilen zum Austausch elektrischer Signale verbunden.

Hierdurch ist in einfacher Art und Weise ein Zugriff auf die elektrischen Signale der Steuerung der Leiterplatte ermöglicht, ohne das Deckmaterial und/oder die Schutzschicht entfernt oder abgetragen werden müssen. Beispielsweise wird die Position oder Lage des jeweiligen Testpunktes in X- und Y-Richtung auf der oberen Leiterplattenlage durch diese hindurch ausgespart.

Ferner können Schutzflächen integriert sein, welche als

Blitzableiterflächen und/oder ESD-Schutzflächen ausgebildet sind. Beispielsweise können Schutzflächen oberflächenseitig auf der Leiterplatte angeordnet sein. Auch kann eine der Entwär- mungsflächen als Schutzfläche und/oder elektrische Schnitt stelle ausgebildet sein.

Als elektronische Bauteile ist bzw. sind zumindest ein aktives Bauelement, ein Leistungsbauteil, ein passives Bauelement und/oder ein Mikroprozessor vorgesehen. Zusätzlich können ein Sensor und/oder ein Stecker auf zumindest einer der Oberflä chenseiten angeordnet sein.

Ausführungsbeispiele der Erfindung werden nachfolgend anhand von Zeichnungen näher beschrieben. Dabei zeigen: Fig. 1 schematisch in perspektivischer Darstellung eine Leiterplatte mit einem überzogenen Deckmaterial,

Fig. 2 schematisch in Schnittdarstellung eine Leiterplatte mit einem im Bereich eines Leistungsbauteils über zogenen Deckmaterial, und

Fig. 3 schematisch in Schnittdarstellung eine weitere Aus führungsform für eine Leiterplatte mit einem über zogenen Deckmaterial.

Einander entsprechende Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.

Figur 1 zeigt schematisch in perspektivischer Darstellung eine Leiterplatte 1, die mit einem Deckmaterial 2 überzogen ist.

Figur 2 zeigt eine Schnittdarstellung einer alternativen Leiterplatte 1 mit einem partiell aufgetragenen Deckmaterial 2 im Bereich eines Leistungsbauteils.

Die Leiterplatte 1 ist für eine elektronische oder elekt- ro-mechanische Komponente, zum Beispiel ein Steuergerät in der Luft- oder Raumfahrttechnik oder im Automotivbereich, insbe sondere in einem Fahrzeug, geeignet.

Die Leiterplatte 1 umfasst zumindest ein Trägerelement 1.1 mit einer Anzahl von Leiterplattenlagen LI bis Ln. Des Weiteren umfasst die Leiterplatte 1 eine Anzahl von elektronischen Bauteilen 3, zum Beispiel Leistungsbauteile, einen Mikropro zessor, einen Kondensator, einen Widerstand, einen Speicher, einen Transistor, etc.

Das Trägerelement 1.1 ist insbesondere aus einem Substratma terial, insbesondere einem schwer entflammbaren und flammen hemmenden Verbundwerkstoff, zum Beispiel aus einem Epoxidharz und einem Glasfasergewebe, wie FR-4-Material (Flame Retardant) gebildet. Die jeweilige Leiterplattenlage LI bis Ln umfasst Leiterbahnen, metallisierte Flächen, etc.

Als elektronische Bauteile 3 kann/können zumindest ein aktives Bauelement und/oder ein passives Bauelement vorgesehen sein. Zusätzlich können ein Sensor und/oder ein Stecker 12 (Figur 3 dargestellt) auf zumindest einer der Oberflächenseiten Sl, S2 angeordnet sein. Der Stecker 12 kann alternativ auch seitlich an der Leiterplatte 1 angeordnet sein.

Darüber hinaus sind eine Anzahl von thermischen Schnittstellen T und/oder eine Anzahl von elektrischen Schnittstellen E vor gesehen .

Die elektronischen Bauteile 3 sind beispielsweise direkt zu mindest auf einer der Oberflächenseiten Sl auf dem Trä gerelement 1.1 angeordnet. Im gezeigten Ausführungsbeispiel sind die elektronischen Bauteile 3 auf der oberen Oberflä chenseite Sl angeordnet.

Die gegenüberliegende Oberflächenseite S2 des Trägerele ments 1.1 ist potentialfrei ausgeführt. Hierzu kann die Lei terplatte 1 mit Deckmaterial 2 versehen sein. Alternativ kann die Leiterplatte 1 auf der unteren Oberflächenseite S2 frei von Deckmaterial 2 sein, wie in Figur 2 dargestellt.

Die Leiterplatte 1 mit den elektronischen Bauteilen 3 ist derart von dem Deckmaterial 2 überzogen, dass die elektronischen Bauteile 3 mechanisch stabilisiert sind und die thermischen und/oder elektrischen Schnittstellen T und E frei vom Deck material 2 sind.

Alternativ können die elektronischen Bauteile 3 auch auf beiden Oberflächenseiten Sl und S2 angeordnet sein.

Das Deckmaterial 2 bildet somit eine Schutz- und Stützschicht für die elektronischen Bauteile 3 und partiell für die Leiter platte 1. Das Deckmaterial 2 kann dabei alle elektronischen Bauteile 3 abdecken. Auch können freie Flächen der Leiter platte 1 vom Deckmaterial 2 abgedeckt sein. Der Bereich, in welchem thermische und/oder elektrische Schnittstellen E, T liegen, ist frei von Deckmaterial 2.

Um eine bessere Wärmeableitung zu ermöglichen, sind die thermischen Schnittstellen T, die oberflächenseitig auf der Leiterplatte 1 ausgebildet sind, frei von dem Deckmaterial 2. Die thermischen Schnittstellen T sind als potentialfreie Flächen ausgebildet. Zum Beispiel sind die thermischen Schnittstellen T als veredelte Kupferflächen 4 auf der oder den Oberflächen seiten S1 bzw. S2 der Leiterplatte 1 ausgebildet. Hierdurch ist in einfacher Art und Weise eine Entwärmung der elektronischen Bauteile 3 ermöglicht. Bevorzugt sind die thermischen

Schnittstellen T auf der Oberflächenseite S2 und damit gegenüber von als Leistungsbauteile ausgebildeten elektronischen Bau teilen 3 angeordnet.

Dabei können unterhalb von elektronischen Bauteilen 3 mit einer hohen Leistungs- und damit Wärmeabgabe, wie Leistungsbauteilen, mehrere thermische Schnittstellen T angeordnet sein. Diese können als metallisierte Durchgangsbohrungen 7 mit oder ohne veredelte, zum Beispiel verzinnte, vergoldete oder versilberte, Kupferflächen 4 ausgebildet sein. Durch diese inneren Ent- wärmungsflächen 10 (in Figur 2 gezeigt) und die Mehrzahl von metallisierten Durchgangsbohrungen 7 als Wärmeableiter ist eine einfache und schnelle Entwärmung des betreffenden elektronischen Bauteils 3 ermöglicht. Die metallisierten Durchgangsbohrungen 7 erstrecken sich beispielsweise über die gesamte Leiterplat tendicke, insbesondere von einer Oberflächenseite Sl, auf der das elektronische Bauteil 3 angeordnet ist, zu der gegenüberlie genden Oberflächenseite S2, welche potentialfrei ausgebildet ist. Auf der zum elektrischen Bauteil 3 gegenüberliegenden Oberflächenseite S2 ist die metallisierte Durchgangsbohrung 7 aufgeweitet und beispielsweise mit einer tiefenkontrollierten Aufbohrung 14 versehen. Im Bereich der tiefenkontrollierten Aufbohrung 14 ist die Metallisierung entfernt. Die Durchgangsbohrungen 7 können vor der Moldapplikation (dem Aufbringen des Deckmaterials 2) gefüllt sein, zum Beispiel mit einem Harz gefüllt sein, um den Moldfluss und somit die Verteilung des Deckmaterials 2 bei dessen Aufbringen zu steuern und die Lebensdauer zu erhöhen. Das Harz wird anschließend wieder entfernt, so dass die Leiterplatte 1 auf der Oberflächenseite S2 im Bereich der Durchgangsbohrungen 7 mit tiefenkontrollierten Aufbohrungen 14 Löcher aufweist.

Die elektrischen Schnittstellen E sind insbesondere innen liegend ausgebildet und über Aussparungen 5 in der Leiter platte 1 von außen zugänglich. Auch können die elektrischen Schnittstellen E, welche einen Testpunkt 9 bilden, nach außen verschlossen sein. Diese Aussparungen 5 können mit einem Ma terial, zum Beispiel Harz, gefüllt oder durch ein Leiter plattenmaterial bedeckt sein (wie es in Figur 2, in Schnitt darstellung für einen Testpunkt 9 dargestellt ist) . In einem Testfall können dann die oberhalb der elektrischen Schnittstelle E des Testpunktes 9 liegenden Bereiche geöffnet werden, bei spielsweise gelasert oder gebohrt werden. Im Bereich der be treffenden Oberflächenseite S1 und/oder S2 sind die elektrischen Schnittstellen E frei von Deckmaterial 2 ausgebildet. Somit sind/ist zum Beispiel bei einem Test nur das Leiterplatten material und/oder ein Harzmaterial zu entfernen, um zum Testpunkt 9 zu gelangen. Das aufwendigere Entfernen des Deckmaterials 2, insbesondere eines Lackmaterials, entfällt hierdurch.

Das Deckmaterial 2 ist beispielsweise ein Duroplastmaterial.

Die Leiterplatte 1 ist aufgrund des partiellen oder voll ständigen Überzugs mittels des Deckmaterials 2 gehäusefrei ausgebildet .

Darüber hinaus ist die Leiterplatte 1 oberflächenseitig zu mindest auf einer der Oberflächenseiten S2 potentialfrei ausgebildet . Optional können die elektronischen Bauteile 3 und/oder die Oberflächenseiten Sl, S2 der Leiterplatte 1 beispielsweise mit einem Lötstopplack als Schutzschicht 6 überzogen sein. Dabei ist der Lötstopplack unterhalb des Deckmaterials 2 und somit direkt auf die Leiterplatte 1 und/oder die elektronischen Bauteile 3 aufgetragen. Das Deckmaterial 2 kann in einer beliebigen Dicke aufgebracht werden.

Die elektrischen Schnittstellen E können in einer möglichen Ausführungsformals Durchgangsbohrungen 7 ausgebildet sein. Die Durchgangsbohrungen 7 sind beispielsweise mit einem Metall, insbesondere mit Kupferflächen, insbesondere veredelte, zum Beispiel verzinnte, vergoldete oder versilberte und/oder mit Lötstopplack bedeckte Kupferflächen, versehen. Insbesondere ist die innenliegende Oberfläche der jeweiligen Durchgangsbohrung 7 als metallisierte Durchgangsöffnung ausgebildet und bei spielsweise mit Kupfer versehen. Eine solche elektrische Schnittstelle E ermöglicht auch eine Wärmeableitung und kann gleichzeitig eine thermische Schnittstelle T bilden.

Die Kupferflächen der elektrischen Schnittstellen E können auch als ebene Flächen auf der Oberflächenseite Sl im Bereich der elektronischen Bauteile 3, insbesondere unterhalb dieser, ausgebildet sein.

Zusätzlich können veredelte Kupferflächen 4 auf der unteren Oberflächenseite S2 vorgesehen sein, die als Blitzableiter oder Pulsableitung ausgebildet sind. Beispielsweise sind die ver edelten Kupferflächen 4 mit einer Masse verbunden. Hierdurch wird die Masseverbindung verbessert und damit eine Puls-Ableitung (ESD-/Blitzableiterschutz) .

Die metallisierten Durchgangsbohrungen 7 ermöglichen darüber hinaus Durchkontaktierungen 8 innerhalb der Leiterplatte 1, wie sie in Figur 2 dargestellt sind. Darüber hinaus ist ein besserer Zusammenhalt der Leiterplattenlagen LI bis Ln sowie eine verbesserte Wärmeableitung gegeben. Ferner ist mittels der metallisierten Durchgangsbohrungen 7 mit den unmetallisierten Aufbohrungen 14 in einfacher Art und Weise eine Abschirmung der Signale zur Unterseite der Leiterplatte 1 ermöglicht.

Durch die zusätzlichen flächigen veredelten Kupferflächen 4 auf der Unterseite der Leiterplatte 1 ist ein Blitzableiterschutz bereitgestellt, wodurch die Leiterplatte 1 vor elektrostati schen Entladungen (kurz ESD genannt) geschützt ist.

In einer weiteren Ausführungsform ist als elektrische

Schnittstelle E mindestens ein Testpunkt 9 in oder auf einer inneren Leiterplattenlage L2 angeordnet. Insbesondere ist der Testpunkt 9 auf einer zu der angrenzenden, insbesondere unteren Oberflächenseite S1 nächst gelegenen oder angrenzenden Lei terplattenlage Ln-1 angeordnet. Die angrenzende untere Lei terplattenlage Ln-1 ist im Bereich des Testpunkts 9 ausgespart. Beispielsweise ist der Testpunkt 9 über eine nach außen hin gerichtete Aussparung 5 für einen Datenzugriff zugänglich. Insbesondere ist ein solcher Testpunkt 9 auf einer vorletzten oder letzten inneren Leiterplattenlage Ln-1 angeordnet.

Figur 2 zeigt schematisch in Schnittdarstellung eine Leiter platte 1 mit einem partiell überzogenen Deckmaterial 2.

Figur 2 zeigt Durchgangsbohrungen 7 und/oder Durchkontaktie rungen 8, welche endseitig im Bereich der Oberflächenseite S2 der Leiterplatte 1 jeweils in eine tiefenkontrollierte Aufbohrung 14 (Backdrill-Bohrung) übergehen, die einen größeren Durchmesser mit kurzer Tiefe als die betreffende Durchgangsbohrung 7 aufweist. Die Tiefe ist derart gewählt, dass ein Abstand zur letzten inneren Leiterplattenlage Ln-1, insbesondere eine innere Leiterbahn, gegeben ist.

Auf der Oberflächenseite S2 der Leiterplatte 1 weist diese eine Schutzfläche 15 auf, die als ein Blitzableiter oder eine ESD-Senke ausgebildet ist. Diese Schutzfläche 15 kann an Masse angebunden sein. Die elektrischen Schnittstellen E sind außen liegend als veredelte Kupferflächen 4, innen liegend in und/oder auf zu mindest einer der Leiterplattenlagen LI bis Ln und/oder als partielle oder vollständige Durchgangsleitung, insbesondere metallisierte Durchgangsbohrung 7 ausgebildet. Die metalli sierte Durchgangsbohrung 7 kann sich beispielsweise über eine oder mehrere Leiterplattenlagen LI bis Ln erstrecken.

Einige der äußeren veredelten Kupferflächen 4 können als verzinnte Kupferflächen 45 und weitere als verzinnte und po tentialfreie Kupferflächen 46 ausgebildet sein.

Das Deckmaterial 2 stellt wegen Dicke und Parametern eine Verbesserung gegenüber gehäusten Leiterplatten dar. Darüber hinaus sind die innen liegenden elektrischen Schnittstellen E vor ungewollten Zugriffen von außen geschützt. Insbesondere bei einem Steuergerät können somit oberflächenseitig keine elektrischen Signale abgegriffen werden und/oder zugeführt werden. Hierdurch ist die auf der Leiterplatte 1 implementierte Steuerung vor fremden Datenzugriff geschützt.

Unterhalb der elektronischen Bauteile 3 mit hoher thermischer Leistungsabgabe kann darüber hinaus zumindest eine Entwär- mungsfläche 10 in oder auf mindestens einer inneren Leiter plattenlage LI angeordnet sein.

Der Testpunkt 9 ist über innere Leitungsbahnen 11 mit den elektronischen Bauteilen 3 zum Austausch elektrischer Signale verbunden. Durch die Anordnung des Testpunkts 9 als innen liegender Punkt, dessen Öffnung nach außen beispielsweise mittels eines Harzmaterials oder Leiterplattenmaterials einer letzten Leiterplattenlage Ln-1 verschlossen ist, ist in ein facher Art und Weise beispielsweise durch Auflasern des

Harzmaterials und/oder optional der letzten Leiterplattenla ge Ln-1 anstelle einer Entfernung des Deckmaterials 2 ein Zugriff auf die elektrischen Signale der Steuerung der Leiterplatte 1 ermöglicht. Die Oberflächenseite S2 der Leiterplatte 1 ist dabei im Bereich des Testpunkts 9 frei von Deckmaterial 2. Das aufwendige Entfernen des Deckmaterials 2 kann dadurch entfallen.

Eine weitere Ausführungsform sieht vor, dass thermische

Schnittstellen T auf der potentialfreien Oberflächenseite S2 als veredelte, insbesondere versilberte, vergoldete oder verzinnte, Kupferflächen 4 ausgebildet sind.

Figur 3 zeigt schematisch in Schnittdarstellung eine weitere Ausführungsform für eine Leiterplatte 1 ' mit einem überzogenen Deckmaterial 20. Die Leiterplatte 1' weist mehrere elektro nische Bauteile 30 auf. Zusätzlich weist die Leiterplatte 1' einen Stecker 12 auf, der zumindest teilweise vom Deckmate rial 20 umgeben und gestützt ist. Der Stecker 12 ist direkt auf das Trägerelement 10.1 angeordnet.

Die elektronischen Bauteile 30 sind auf der einen Oberflä chenseite S1 des Trägerelements 10.1 angeordnet. Der Stecker 12 ist insbesondere auf der dazu gegenüberliegenden Oberflä chenseite S2 des Trägerelements 10.1 angeordnet.

Kontakte 12.1, 12.2 des Steckers 12 sind direkt mit dem Trä gerelement 10.1 der Leiterplatte 1' gekoppelt. Beispielsweise sind die dem Trägerelement 10.1 zugewandten Enden der Kon takte 12.1, 12.2 in eine elektrische Schnittstelle E des Trägerelements 10.1 gesteckt und befestigt.

Zusätzlich kann das Deckmaterial 20 mit einer durchgehenden Öffnung 13 versehen sein. Mittels dieser durchgehenden Öff nung 13 kann die Leiterplatte 1 ' an einem nicht näher darge stellten Gehäuse oder eine Wand eines Gerätes, zum Beispiel einer Motor- oder Getriebeeinheit angeordnet sein. Die elektronischen Bauteile 30 der Leiterplatte 1 ' bilden beispielsweise im verschalteten Zustand eine Steuereinheit zum Beispiel für ein elektromechanisches Getriebe oder einen Elektromotor.

Eine solche mittels des Deckmaterials 20 umhüllte Leiter platte 1' vermeidet ein Gehäuse. Die umhüllte Leiterplatte 1' ist einfach auf die Wand oder das Gehäuse des Gerätes bei spielsweise mittels einer Schraube befestigbar. Mit anderen Worten: Die Leiterplatte 1 oder 1 ' ist gehäusefrei direkt mittels der Umhüllung aus dem Deckmaterial 2 bzw. 20 montierbar, beispielsweise auf einem Getriebe oder einem Motor, insbesondere auf deren Gehäuse, befestigbar.

Bezugs zeichenliste

1, 1 ' Leiterplatte

1.1, 0.1 Trägerelement

2, 20 Deckmaterial

3, 30 elektronisches Bauteil

4 veredelte Kupferfläche

5 Aussparung

6 Schutzschicht

7 metallisierte Durchgangsbohrung

8 Durchkontaktierung

9 Testpunkt

10 Entwärmungsfläche

11 Leitungsbahn

12 Stecker

12.1, 12.2 Kontakte

13 durchgehende Öffnung

14 tiefenkontrollierte Aufbohrung

15 Schutzfläche

45 verzinnte Kupferfläche

46 verzinnte und potentialfreie Kupferfläche

E Elektrische Schnittstelle

LI -Ln Leiterplattenlage

Sl, S2 Oberflächenseite der Leiterplatte

T Thermische Schnittstelle

Claims

Patentansprüche

1. Leiterplatte (1), umfassend zumindest:

- ein Trägerelement (1.1) mit einer Anzahl von Leiterplat tenlagen (LI bis Ln) ,

- eine Anzahl von elektronischen Bauteilen (3) ,

- eine Anzahl von thermischen Schnittstellen (T) und

- eine Anzahl von elektrischen Schnittstellen (E) ,

wobei die elektronischen Bauteile (3) direkt zumindest auf einer der Oberflächenseiten (Sl) auf dem Trägerelement (1.1) ange ordnet sind, und

die gegenüberliegende Oberflächenseite (S2) des Trägerele ments (1.1) potentialfrei ausgeführt ist, und

wobei die Leiterplatte (1) mit den elektronischen Bauteilen (3) derart von einem Deckmaterial (2) überzogen ist, dass die elektronischen Bauteile (3) mechanisch stabilisiert sind und die thermischen und/oder elektrischen Schnittstellen (T, E) frei vom Deckmaterial (2) sind.

2. Leiterplatte (1) nach Anspruch 1, wobei das Deckmateri al (2) ein Duroplastmaterial ist.

3. Leiterplatte (1) nach Anspruch 1 oder 2, wobei das

Deckmaterial (2) mindestens eine Dicke von 1 mm aufweist.

4. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, wobei das Trägerelement (1.1) mit Durchgangsbohrungen, ins besondere metallisierten Durchgangsbohrungen (7), und/oder Durchkontaktierungen (8) versehen ist.

5. Leiterplatte (1) nach Anspruch 4, wobei die Durchgangs bohrungen (7) und/oder die Durchkontaktierungen (8) jeweils zumindest an einem Ende im Bereich einer der Oberflächenseiten (S2) der Leiterplatte (1) in eine tiefenkontrollierte Aufbohrung (14) übergehen, die einen größeren Durchmesser als die be treffende Durchgangsbohrung (7) bzw. Durchkontaktierung (8) aufweist .

6. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, wobei die thermischen Schnittstellen (T) auf der potentialfreien Oberflächenseite (S2) als veredelte, insbesondere verzinnte, vergoldete oder versilberte, Kupferflächen (4) ausgebildet sind .

7. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, wobei unterhalb von elektronischen Bauteilen (3) mit einer hohen thermischen Leistungsabgabe zumindest eine Entwärmungsflä- che (10) in mindestens einer inneren Leiterplattenlage (LI bis Ln) angeordnet ist.

8. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, wobei als elektrische Schnittstelle (E) mindestens ein Test punkt (9) in einer inneren Leiterplattenlage (LI bis Ln) an geordnet ist.

9. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, wobei als elektronische Bauteile (3) zumindest ein aktives Bauelement, ein passives Bauelement und/oder ein Mikroprozessor vorgesehen sind bzw. ist.

10. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, wobei zusätzlich ein Sensor und/oder ein Stecker (12) auf zumindest einer der Oberflächenseiten (Sl, S2) angeordnet sind.

11. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, wobei im Oberflächenbereich der Leiterplatte (1) mindestens eine Schutzfläche (15) als Blitzableiter und ESD-Schutz ausgebildet ist .

12. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, wobei mindestens eine der Durchgangsbohrungen (7) an mindestens einem Ende mit einer tiefenkontrollierten Aufbohrung (14) ausgebildet ist.