JP5066830B2 - セラミック多層基板 - Google Patents
セラミック多層基板 Download PDFInfo
- Publication number
- JP5066830B2 JP5066830B2 JP2006131636A JP2006131636A JP5066830B2 JP 5066830 B2 JP5066830 B2 JP 5066830B2 JP 2006131636 A JP2006131636 A JP 2006131636A JP 2006131636 A JP2006131636 A JP 2006131636A JP 5066830 B2 JP5066830 B2 JP 5066830B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductive resin
- recess
- multilayer substrate
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本実施形態のセラミック多層基板10は、例えば図1の(a)に示すように、複数のセラミック層11Aが積層されてなるセラミック積層体11と、セラミック積層体11の内部に所定のパターンで形成された内部導体パターン12と、セラミック積層体11の表面に形成された外部導体パターン13と、を備えている。そして、セラミック多層基板10は、セラミック積層体11の一方の主面(下面)に形成されたキャビティC内に半導体素子20が実装され、セラミック積層体11の他方の主面(上面)に第1、第2の表面実装部品30A、30Bが実装されて、電子部品を構成している。そして、第1、第2の表面実装部品30A、30Bは、熱硬化性樹脂からなる樹脂封止部40によって封止されて保護されている。また、セラミック多層基板10は、樹脂封止部40を介してピックアップすることにより電子部品として容易に面実装できるようになっている。尚、樹脂封止部40に代えてセラミック多層基板10の上面側には金属製ケースが装着し、金属製ケースによって半導体素子20及び第1、第2の表面実装部品30A、30Bを外部の電磁波等から保護しても良い。
本実施形態のセラミック多層基板10Aは、例えば図6に示すように、第1の実施形態における接続用電極12Cの表面に突起部を設けた以外は図3の(b)に示すセラミック多層基板10に準じて構成さている。
本実施形態のセラミック多層基板10Bは、図7に示すように第1の端子電極13Aの導電性樹脂部14が凹部11B内からセラミック積層体11の下面よりも突出して形成されている以外は図3の(b)に示すセラミック多層基板10に準じて構成されている。そして、導電性樹脂部14のセラミック積層体11から突出した部分の全表面にはめっき膜15が形成されている。
本実施形態のセラミック多層基板10Cは、図8に示すようにビアホール導体12Bの下端面が接続用電極として利用されている以外は第1の実施形態のセラミック多層基板10に準じて構成されている。この場合には、ビアホール導体12Bを接続用電極として利用するため、その水平方向の断面が50μm以上の径に形成されていることが好ましい。断面の径が50μm未満になると導電性樹脂部14の金属粉末との接触が少なく、抵抗値が大きくなるため好ましくない。また、導電性樹脂部14の厚みは5μm以上あることが好ましい。換言すれば、セラミック積層体11の下面に引き出されるビアホール導体12Bが50μm以上あれば、接続用電極を設けなくても良いことになる。
本実施形態のセラミック多層基板の製造方法では、例えば図9に示すようにセラミック積層体11の凹部11B内から凸状に突出している複数の第1の端子電極13Aの導電性樹脂部14の表面をそれぞれ平滑にすると共にそれぞれの表面を同一の高さに揃えることができる製造方法である。本実施形態ではセラミック積層体11の凹部11B内に導電性樹脂を充填するまでの工程は、第3の実施形態に準じて行われる。
この変形例では平滑部材201として、例えば図11、図12に示すようにセラミック積層体11の凹部11Bに対応する凹部201Aが片面に形成されたガラス板を用いること以外は、第5の実施形態の場合と同一要領で導電性樹脂部を形成する。この平滑部材201は、各図に示すように、セラミック積層体11の凹部11Bから突出する導電性樹脂114に対応する凹部201Aが形成され、凹部201Aの底面が平滑面として形成されていると共に平滑面が同一深さに形成されている。そして、凹部201Aの平滑面及び内周面には離型処理が施されている。凹部201Aは導電性樹脂114の突出高さよりも浅く、導電性樹脂114の凸部と嵌合するようにやや広く形成されている。
11 セラミック積層体
11A セラミック層
11B 凹部
12 内部導体パターン
12B ビアホール導体
12C 接続用電極
12D 突起部
13 外部導体パターン
13A 第1の端子電極(端子電極)
14 導電性樹脂部
15 めっき膜
111 未焼成の基体
111A1 第1のセラミックグリーンシート
111A2 第2のセラミックグリーンシート
111A3 他のセラミックグリーンシート
111B 開口部
114 導電性樹脂
200、201、202 平滑部材
201A 凹部
202A 凸部
Claims (6)
- 複数のセラミック層が積層されてなるセラミック積層体と、上記セラミック積層体の一方の主面に形成された凹部と、上記凹部の内部に露出する接続用電極と、上記凹部内に充填されて上記接続用電極と導通する導電性樹脂を主体とする端子電極と、を備え、上記凹部の底面の面積が上記凹部の底面で露出する上記接続用電極の表面の面積より小さいことを特徴とするセラミック多層基板。
- 上記導電性樹脂は、その表面が上記一方の主面より上記凹部の内側に位置するように上記凹部内に充填されていることを特徴とする請求項1に記載のセラミック多層基板。
- 上記導電性樹脂は、その表面が上記一方の主面と同一面となるように上記凹部内に充填されていることを特徴とする請求項1に記載のセラミック多層基板。
- 上記導電性樹脂は、その表面が上記一方の主面から突出するように上記凹部内に充填されていることを特徴とする請求項1に記載のセラミック多層基板。
- 上記接続用電極の表面には突起部が形成されていることを特徴とする請求項1〜請求項4のいずれか1項に記載のセラミック多層基板。
- 上記導電性樹脂の上記凹部からの露出面にはめっき膜が形成されていることを特徴とする請求項1〜請求項5のいずれか1項に記載のセラミック多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131636A JP5066830B2 (ja) | 2006-04-10 | 2006-05-10 | セラミック多層基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006108136 | 2006-04-10 | ||
JP2006108136 | 2006-04-10 | ||
JP2006131636A JP5066830B2 (ja) | 2006-04-10 | 2006-05-10 | セラミック多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305740A JP2007305740A (ja) | 2007-11-22 |
JP5066830B2 true JP5066830B2 (ja) | 2012-11-07 |
Family
ID=38839427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006131636A Active JP5066830B2 (ja) | 2006-04-10 | 2006-05-10 | セラミック多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5066830B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5233637B2 (ja) | 2008-04-02 | 2013-07-10 | 日立金属株式会社 | 多層セラミック基板、及び電子部品 |
JP5456989B2 (ja) * | 2008-06-02 | 2014-04-02 | 太陽誘電株式会社 | 電子部品の製造方法 |
JP5535451B2 (ja) * | 2008-06-03 | 2014-07-02 | 日鉄住金エレクトロデバイス株式会社 | セラミック配線基板およびその製造方法 |
JP6336858B2 (ja) * | 2014-08-28 | 2018-06-06 | 京セラ株式会社 | 配線基板、電子装置および積層型電子装置 |
WO2018180178A1 (ja) * | 2017-03-30 | 2018-10-04 | 株式会社村田製作所 | 電子部品 |
DE102018217349A1 (de) * | 2018-10-10 | 2020-04-16 | Conti Temic Microelectronic Gmbh | Leiterplatte |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4546065A (en) * | 1983-08-08 | 1985-10-08 | International Business Machines Corporation | Process for forming a pattern of metallurgy on the top of a ceramic substrate |
JPH07335992A (ja) * | 1994-06-13 | 1995-12-22 | Sony Corp | 配線基板と配線基板の製造方法 |
JP3532049B2 (ja) * | 1996-11-20 | 2004-05-31 | 京セラ株式会社 | 半導体装置と回路基板との接続構造 |
JP3526508B2 (ja) * | 1997-02-25 | 2004-05-17 | 京セラ株式会社 | 半導体素子収納用パッケージ |
JPH11121527A (ja) * | 1997-10-21 | 1999-04-30 | Pfu Ltd | ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置 |
JPH11186698A (ja) * | 1997-12-18 | 1999-07-09 | Matsushita Electric Ind Co Ltd | 回路基板の製造方法および回路基板 |
JP2000232178A (ja) * | 1999-02-09 | 2000-08-22 | Sumitomo Metal Mining Co Ltd | セラミックキャリアとその製造方法 |
JP2003092473A (ja) * | 2001-07-10 | 2003-03-28 | Fujikura Ltd | 多層配線板、多層配線用基材及びその製造方法 |
JP2003218161A (ja) * | 2002-01-25 | 2003-07-31 | Kyocera Corp | 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法 |
JP4161604B2 (ja) * | 2002-04-03 | 2008-10-08 | 松下電器産業株式会社 | プリント配線板とその製造方法 |
JP2004014616A (ja) * | 2002-06-04 | 2004-01-15 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板用外部接続端子 |
-
2006
- 2006-05-10 JP JP2006131636A patent/JP5066830B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007305740A (ja) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4310467B2 (ja) | 複合多層基板及びその製造方法 | |
JP4367414B2 (ja) | 部品内蔵モジュールおよびその製造方法 | |
JP5195903B2 (ja) | 電子部品モジュール及び該電子部品モジュールの製造方法 | |
JP4453702B2 (ja) | 複合型電子部品及びその製造方法 | |
JP4409209B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
US9226400B2 (en) | Multilayer ceramic electronic device and method for manufacturing the same | |
KR20080040057A (ko) | 복합 세라믹 기판 | |
JP5066830B2 (ja) | セラミック多層基板 | |
JP6282589B2 (ja) | モジュールおよびその製造方法 | |
JP4821424B2 (ja) | セラミック多層基板及びその製造方法 | |
JP4277275B2 (ja) | セラミック積層基板および高周波電子部品 | |
JP4432517B2 (ja) | 複合多層基板 | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP4899645B2 (ja) | モジュール部品及びその製造方法 | |
JP2006128229A (ja) | 複合多層基板 | |
JP2006196857A (ja) | ケース付き複合回路基板及びその製造方法 | |
JP5312250B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2011049354A (ja) | 電子装置 | |
JP2005235807A (ja) | 積層型電子部品およびその製造方法 | |
WO2008004423A1 (fr) | Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication | |
JP2007317712A (ja) | 部品内蔵複合配線基板及びその製造方法 | |
JP2005235808A (ja) | 積層型電子部品およびその製造方法 | |
JP4038610B2 (ja) | セラミックス基板の製造方法 | |
WO2013099360A1 (ja) | モジュールおよびこれを備えるモジュール搭載部品 | |
JP2006310498A (ja) | キャビティ付きセラミック多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5066830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |