JP3532049B2 - 半導体装置と回路基板との接続構造 - Google Patents

半導体装置と回路基板との接続構造

Info

Publication number
JP3532049B2
JP3532049B2 JP30963296A JP30963296A JP3532049B2 JP 3532049 B2 JP3532049 B2 JP 3532049B2 JP 30963296 A JP30963296 A JP 30963296A JP 30963296 A JP30963296 A JP 30963296A JP 3532049 B2 JP3532049 B2 JP 3532049B2
Authority
JP
Japan
Prior art keywords
connection
circuit board
semiconductor device
recess
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30963296A
Other languages
English (en)
Other versions
JPH10150254A (ja
Inventor
憲志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30963296A priority Critical patent/JP3532049B2/ja
Publication of JPH10150254A publication Critical patent/JPH10150254A/ja
Application granted granted Critical
Publication of JP3532049B2 publication Critical patent/JP3532049B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体集積回路素子
等の半導体素子を半導体素子収納用パッケージに収容し
て成る半導体装置と、その半導体装置が実装される回路
基板との接続構造に関するものである。 【0002】 【従来の技術】LSI(大規模集積回路素子)等の半導
体素子を半導体素子収納用パッケージに収容して成る半
導体装置においては、その半導体素子収納用パッケージ
が、例えばアルミナセラミックスや絶縁性プラスチック
等の電気絶縁材料から成り、その上面のほぼ中央に半導
体素子を載置して収容するための載置部を有する絶縁基
体と、その載置部周辺から絶縁基体の下面にかけて導出
される配線層と、絶縁基体の下面に形成され、配線層が
電気的に接続される複数個の接続パッドと、接続パッド
にロウ付け取着される半田等からなるほぼ球状の端子
と、前記載置部を封止するための蓋体とから構成されて
おり、絶縁基体の載置部底面にガラスや樹脂等から成る
接着剤を介して半導体素子を接着固定させ、半導体素子
の各電極と配線層とをボンディングワイヤを介して電気
的に接続させるとともに、絶縁基体上面にガラスや樹脂
等から成る封止材を介して蓋体を接合させ、絶縁基体と
蓋体とから成る容器内部に半導体素子を気密に封止する
ことによって、製品としての半導体装置とされていた。 【0003】かかる半導体装置は、絶縁基体下面の接続
パッドにロウ付け取着されている半田等から成るほぼ球
状の端子を、樹脂絶縁材料と銅配線等により形成される
外部電気回路の回路基板上に半導体装置の接続パッドに
対応して形成された接続電極に載置当接させ、しかる
後、ほぼ球状の端子を約150 〜250 ℃の温度で加熱溶融
して端子を接続電極に接続させることによって、回路基
板に接続されて実装される。これにより、半導体素子収
納用パッケージの内部に収容されている半導体素子は、
その各電極が配線層およびほぼ球状の端子を介して外部
電気回路に接続されることとなる。 【0004】従来、このような半導体装置と回路基板と
の接続構造としては図3に示すようなものがあった。図
3(a)および(b)はそれぞれほぼ球状の端子周辺の
構造の例を示す部分断面図である。 【0005】図3(a)に示す例においては、1は半導
体装置の絶縁基体、2は絶縁基体1の下面に形成された
接続パッドであり、接続パッド2は例えば絶縁基体1が
セラミックであればタングステン等の高融点金属のメタ
ライズ層にニッケルおよび金のメッキ層を被着した金属
層により形成される。3は外部電気回路の回路基板、4
は回路基板3の上面に形成された例えば銅箔等の金属層
から成る接続電極である。そして接続パッド2と接続電
極4とを共晶半田からなるほぼ球状の端子5を介して接
続している。また図3(b)に示す例においては、
(a)と同様の構造に対し、ほぼ球状の端子5に代えて
球状の高融点半田6aの上下に低融点半田6bをそれぞ
れ配して成る端子6を用いている。 【0006】 【発明が解決しようとする課題】これら半導体装置と回
路基板との接続構造においては、半導体装置の絶縁基体
が例えばアルミナセラミックス等から成る場合はその熱
膨張係数が4〜6.5 ×10-6/℃程度であるのに対し、回
路基板が一般にガラスエポキシ等の樹脂絶縁材料から成
り、その熱膨張係数が1×10-5〜4×10-5/℃と大き
く、両者の熱膨張係数が大きく相違していた。また、絶
縁基体が絶縁性プラスチックの場合では、熱膨張係数が
回路基板より小さいものや大きいものもあり、やはり両
者の熱膨張係数が大きく相違することがあった。 【0007】そのように半導体装置の絶縁基体と回路基
板の熱膨張係数が大きく相違する場合、半導体素子が作
動時に発熱し停止時には周辺温度に戻ることに伴う温度
サイクルが半導体装置の絶縁基体と回路基板の両方に繰
り返し印加されると、両者間に熱膨張係数の相違に起因
する大きな熱応力が発生し、これが接続パッドおよび接
続電極と端子との間にも作用していた。このとき、従来
の接続構造では図3(a)および(b)のいずれもが、
接続パッド2と端子5または端子6との接続部ならびに
接続電極4と端子5または端子6との接続部が平面であ
ったことから、それら接合面に熱応力が集中してかかり
やすいため、これらの接続部に疲労による剥離や破断を
発生させやすく、その結果、半導体装置と回路基板との
電気的接続を長期間にわたり安定して確保・維持するこ
とができないという問題点を有していた。 【0008】本発明は上記問題点を解決すべく案出され
たものであり、その目的は、半導体装置に形成された接
続パッドならびに回路基板に形成された接続電極とほぼ
球状の端子との接続部における半導体素子の作動に伴う
発熱による疲労破壊の発生を防止することにより、半導
体装置と回路基板とを長期間にわたり安定して電気的に
接続することができる半導体装置と回路基板との接続構
造を提供することにある。 【0009】 【課題を解決するための手段】本発明の半導体装置と回
路基板との接続構造は、上面に半導体素子が載置され、
下面に多数の第1凹部を有する絶縁基体と、前記第1凹
部内に形成され、前記絶縁基体内に配設された導体層を
介して前記半導体素子と電気的に接続されている複数個
の接続パッドと、この接続パッドに接合され、前記絶縁
基体の下面にほぼ球状の突出部を有する端子とを具備す
る半導体装置を、上面に前記接続パッドに対応した多数
の第2凹部を有し、この第2凹部内に接続電極が形成さ
れた回路基板に、前記接続パッドと前記接続電極とを前
記端子を介して接続する半導体装置と回路基板との接続
構造であって、前記接続パッドはその下面に円弧状の第
1窪みを、前記接続電極はその上面に円弧状の第2窪み
を有し、第1窪みおよび第2窪みの曲率半径をR1 およ
びR2 、第1凹部および第2凹部の半径をr1 およびr
2 、第1凹部および第2凹部の深さをd1 およびd2
したとき、下記条件式を満足することを特徴とするもの
である。 【0010】1.0<R1 /r1 ≦9.0 R1 ≧(r1 2 +d1 2 )/2d1 1.0<R2 /r2 ≦9.0 R2 ≧(r2 2 +d2 2 )/2d2 。 【0011】本発明の半導体装置と回路基板との接続構
造によれば、半導体装置の絶縁基体下面に形成された第
1凹部内に下面に円弧状の第1窪みを有する接続パッド
を設けるとともに、第1凹部に対応して回路基板の上面
に形成された第2凹部内に上面に円弧状の第2窪みを有
する接続電極を設け、それら接続パッドと接続電極とを
絶縁基体の下面にほぼ球状の突出部を有する端子を介し
て接続し、かつ第1窪みおよび第2窪みの曲率半径をR
1 およびR2 、第1凹部および第2凹部の半径をr1
よびr2 、第1凹部および第2凹部の深さをd1 および
2 としたとき、1.0 <R1 /r1 ≦9.0 、R1 ≧(r
1 2 +d1 2 )/2d1 、1.0 <R2 /r2 ≦9.0 、R
2 ≧(r2 2 +d2 2 )/2d2 なる条件式を満足する
ように成したことから、半導体装置の内部に収納された
半導体素子の作動時の発熱が絶縁基体と回路基板の両方
に繰り返し印加されて両者の熱膨張係数の相違に起因す
る大きな熱応力が接続パッドならびに接続電極とほぼ球
状の端子とのそれぞれの接合部に加わったとしても、円
弧状の第1窪みを有する接続パッドならびに円弧状の第
2窪みを有する接続電極とほぼ球状の端子との間の接合
面積をそれぞれ十分に確保できるとともに、それらが強
固に組み合わされて接合されているため、接続部に剥離
や疲労破壊が容易に発生することはなく、その結果、半
導体素子を内部に収容した半導体装置を長期間にわたり
所定の回路基板に安定して電気的に接続させることが可
能となる。 【0012】また、円弧状の第1窪みを有する接続パッ
ドならびに円弧状の第2窪みを有する接続電極とほぼ球
状の端子とのそれぞれの接合面において強度の弱い合金
層が半球状に分布することとなるので、この合金層に沿
って進行するクラックにより接続部が破断されるまでの
行程が長くなり、破断されるまでの時間が長くなるた
め、これによっても半導体装置を長期間にわたり所定の
回路基板に安定して電気的に接続させることが可能とな
る。 【0013】 【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。図1は本発明の半導体装置と回路基板
との接続構造の実施の形態の一例を示す断面図であり、
図2はその要部拡大断面図である。本例においては半導
体装置の例として半導体素子を収納した半導体素子収納
用パッケージを示す。これらの図において、7は絶縁基
体、8は蓋体、9は半導体素子であり、絶縁基体7と蓋
体8とで半導体素子9を収容する容器10が構成される。 【0014】絶縁基体7にはその上面のほぼ中央部に半
導体素子9が載置収容される載置部7aが設けられてお
り、載置部7aの底面には半導体素子9がガラスや樹脂
等の接着剤を介して取着される。 【0015】絶縁基体7は、例えば熱膨張係数が小さい
セラミックスあるいは絶縁性プラスチックやそれらの複
合材料等の電気絶縁材料から成り、セラミックスであれ
ば、例えば酸化アルミニウム質焼結体・窒化アルミニウ
ム質焼結体・炭化珪素質焼結体・ムライト質焼結体・ガ
ラスセラミックス焼結体等から成る。絶縁基体7が酸化
アルミニウム質焼結体から成る場合は、酸化アルミニウ
ム・酸化珪素・酸化マグネシウム・酸化カルシウム等の
原料粉末に適当な有機バインダ・可塑剤・溶剤等を添加
混合して泥漿物を作り、その泥漿物からドクターブレー
ド法やカレンダーロール法によってグリーンシート(生
シート)と成し、しかる後、そのグリーンシートに適当
な打ち抜き加工を施すとともにこれを複数枚積層し、約
1600℃の温度で焼成することによって作製される。 【0016】11は配線層としての導体層である。絶縁基
体7がセラミックスの場合には通常メタライズ配線層が
用いられ、半導体素子9が載置収容される載置部7aの
周辺から絶縁基体7の下面にかけて複数個の導体層11が
被着形成されている。 【0017】さらに、7bは絶縁基体7の下面に多数形
成された第1凹部であり、その第1凹部7bの内部に
は、導体層11が電気的に接続される、下面に円弧状の第
1窪み12aを有する複数個の接続パッド12が被着形成さ
れている。 【0018】導体層11は、例えばメタライズ配線層であ
ればタングステン・モリブデン・マンガン等の高融点金
属から成り、タングステン等の高融点金属粉末に適当な
有機バインダ・可塑剤・溶剤等を添加混合して得た金属
ペーストを絶縁基体7となるグリーンシートに予め従来
周知のスクリーン印刷法等により所定パターンに印刷塗
布しておくことによって、焼成後に絶縁基体7の所定位
置に所定パターンに被着形成される。 【0019】また、絶縁基体7がセラミックスの場合で
あれば、接続パッド12も導体層11と同様にタングステン
・モリブデン・マンガン等の高融点金属から成り、タン
グステン等の高融点金属粉末に適当な有機バインダ・可
塑剤・溶剤等を添加混合して得た金属ペーストを絶縁基
体7の第1凹部7bに所定量充填した後、有機バインダ
や溶剤を蒸発させてから焼成することにより下面に円弧
状の第1窪み12aを有するように形成され、上面では導
体層11と電気的に接続される。 【0020】この接続パッド12は、第1凹部7bとなる
穴を開けたグリーンシートを積層した後に、スクリーン
印刷によって金属ペーストを流し込むと、金属ペースト
の表面張力によってその表面形状が円弧状の第1窪み12
aになるので、これを焼成することによって所望の曲率
半径を有する円弧状の第1窪み12aを形成することがで
きる。 【0021】また、上記のようにして形成した第1窪み
12aの高融点金属の表面には、厚み1〜20μmのニッケ
ルメッキならびに厚み0.01〜0.5 μmの金メッキを施す
ことが好ましく、これにより高融点金属の表面の酸化を
有効に防止できると同時に半田等から成るほぼ球状の突
出部を有する端子13との接合を強固に保つことができ
る。 【0022】前記導体層11は半導体素子9の各電極を接
続パッド12に接合される端子13に電気的に接続させる作
用をなし、絶縁基体7の載置部7a周辺に位置する領域
には半導体素子9の各電極がボンディングワイヤ14等を
介して電気的に接続される。 【0023】また、導体層11と電気的に接続されている
接続パッド12は絶縁基体7に端子13を取着する際の下地
金属層としても作用し、接続パッド12の円弧状の第1窪
み12aの表面には、例えば鉛と錫の重量比を6:4とし
た低融点の鉛−錫半田等から成るほぼ球状の突出部を有
する端子13の一部が、接続パッド12の円弧状の第1窪み
12aの表面と組合わさるような形状の接合部となって、
ロウ付け等により接合されている。 【0024】接続パッド12に接合されている端子13は、
また絶縁基体7の下面にほぼ球状の突出部13aを有して
おり、そのほぼ球状の突出部13aは端子13を回路基板15
の接続電極16に接続させる際に、その接続を容易かつ確
実となす作用をする。 【0025】回路基板15には、その上面に絶縁基体7の
第1凹部7bに対応した多数の第2凹部15aを有してお
り、その第2凹部15a内に接続電極16が形成されてい
る。これら接続電極16は、回路基板15の材料が一般にガ
ラスエポキシ等の樹脂絶縁材料や絶縁性プラスチックか
ら成ることから、通常は銅箔あるいはアルミ箔等により
形成されるが、回路基板15がセラミックスから成る場合
は、前記接続パッド12と同様に形成してもよい。なお、
これら接続電極16は、回路基板15の配線層17と接続され
て所定の配線回路を構成している。 【0026】また、これら接続電極16はその上面にそれ
ぞれ円弧状の第2窪み16aを有しており、円弧状の第1
窪み12aを有する接続パッド12と同様に、ほぼ球状の突
出部を有する端子13の一部が接続電極16の円弧状の第2
窪み16aの表面と組合わさるような形状の接合部となっ
て接続され、これにより、半導体装置と回路基板15とが
ほぼ球状の突出部13aを有する端子13を介して接続され
る。 【0027】そして本発明の半導体装置と回路基板との
接続構造においては、接続パッド12の円弧状の第1窪み
12aの曲率半径をR1 、接続電極16の第2窪み16aの曲
率半径をR2 、絶縁基体7の第1凹部7bの半径を
1 、深さをd1 、回路基板15の第2凹部15aの半径を
2 、深さをd2 としたとき、1.0 <R1 /r1 ≦9.0
、R1 ≧(r1 2 +d1 2 )/2d1 、1.0 <R2
2 ≦9.0 、R2 ≧(r2 2+d2 2 )/2d2 なる各
条件式を満足することを特徴としており、これによって
接続パッド12ならびに接続電極15と端子13とがそれぞれ
十分な接合面積でもって強固に組み合わされて接合され
ることとなり、絶縁基体7の載置部7a内に半導体素子
9を収容し、回路基板15に実装した後、半導体素子9の
作動時の発熱が絶縁基体7と回路基板15の両方に繰り返
し印加され、両者の熱膨張係数の相違に起因する大きな
熱応力が接続パッド12ならびに接続電極15と端子13との
接合部に加わったとしても、それぞれの接続部における
剥離や疲労破壊が有効に防止される。 【0028】なお、図2において、第1凹部7bの径は
直径2r1 (半径r1 ×2)で、第2凹部15aの径も直
径2r2 (半径r2 ×2)で示している。また、同図で
はR1 とR2 、r1 とr2 、d1 とd2 がそれぞれほぼ
等しい場合を示しているが、これらは上記条件式を満足
する範囲内で互いに異なっていてもよい。 【0029】上記の条件式に対して、R1 /r1 および
2 /r2 が 1.0以下であると、接続パッド12の第1窪
み12aと端子13との接合面が作る屈曲点Aおよび接続電
極16の第2窪み16aと端子13との接合面が作る屈曲点B
において、それぞれ絶縁基体7の下面と第1窪み12aと
の接線および回路基板15の上面と第2窪み16aとの接線
のなす角度がほぼ90°に近くなって、半導体素子9の発
熱に伴う熱応力がその屈曲点A・Bに集中しやすくな
り、熱応力が繰り返して加わることによって接続パッド
12ならびに接続電極15と端子13との間の剥離や疲労破壊
が発生しやすくなる傾向がある。 【0030】他方、R1 /r1 およびR2 /r2 が 9.0
を超えると、接続パッド12の下面および接続電極16の上
面がそれぞれほぼ平坦な形状となって十分な円弧状でな
くなることから、接続パッド12ならびに接続電極16と端
子13との接合面積が不十分となるとともに、この平坦な
接合面で熱応力をすべて受ける状態となって剥離や疲労
破壊が発生しやすくなる傾向がある。 【0031】また、R1 が(r1 2 +d1 2 )/2d1
より小さく、およびR2 が(r2 2+d2 2 )/2d2
より小さくなると、接続パッド12の円弧状の第1窪み12
aの中央部が第1凹部7bの底面によって、および接続
電極16の円弧状の第2窪み16aの中央部が第2凹部1
5aの底面によって、それぞれ平らにつぶされて平坦な
形状になり、その平坦な面と周囲の第1窪み12aおよび
第2窪み16aの円弧が接する部分にそれぞれ屈曲点がで
きるため、この屈曲点に熱応力が集中して剥離や疲労破
壊が発生しやすくなる傾向がある。 【0032】かくして本発明の半導体装置と回路基板と
の接続構造によれば、絶縁基体7の載置部7a底面に半
導体素子9を接着剤を介して接着固定するとともに半導
体素子9の各電極を導体層11にボンディングワイヤ8を
介して電気的に接続し、しかる後、絶縁基体7の上面に
蓋体8をガラス・樹脂等から成る封止材により接合さ
せ、絶縁基体7と蓋体8とから成る容器10内部に半導体
素子9を気密に封止して成る半導体装置と、その半導体
装置が表面実装される回路基板との接続において、長期
間にわたり安定して電気的に接続させることが可能な接
続構造となる。 【0033】 【実施例】以下に本発明の具体例を示す。まず、半導体
装置の絶縁基体として、アルミナを主原料とするセラミ
ックスグリーンシートに、第1凹部7bならびに導体層
11となる穴開け・金属ペーストのスクリーン印刷・打ち
抜き加工を施し、これを複数枚積層して約1600℃の温度
で焼成し、外寸が35mm角、厚みが1mmの絶縁基体の
下面に、半径r1 が0.27mm、深さd1 が0.2 mmの第
1凹部7bが1mmピッチの格子状に480 個形成された
ものを作製した。 【0034】次いで、第1凹部7b内にタングステンペ
ーストをスクリーン印刷し、焼成した後に厚み2〜3μ
mのニッケルメッキと厚み0.2 〜0.3 μmの金メッキを
施して、種々の曲率半径R1 の円弧状の第1窪み12aを
有する接続パッド12を形成した。そして、これら接続パ
ッド12の表面に半田から成るほぼ球状の端子13を接合
し、接続パッド12とほぼ球状の突出部13aを有する端子
13との接合部の曲率半径R1 を変化させた半導体装置試
料A〜Dを得た。また、比較例の試料として、接続パッ
ド12の表面を絶縁基体7の下面と同一の平坦面としたも
のも作製し、試料Eを得た。 【0035】一方、回路基板として、ガラス繊維とエポ
キシ樹脂を主原料とする絶縁基体としてのガラスエポキ
シ基板に、銅パターンメッキ、絶縁層の塗布および絶縁
層の露光/エッチングを行ない、第2凹部15aならびに
第2窪み16aを形成し、外寸が50mm角、厚みが1.6 m
mの回路基板の上面に、半径r2 が0.27mm、深さd2
が0.2 mmで、種々の曲率半径R2 の円弧状の窪み16a
を有する接続パッド16が1mmピッチの格子状に480 個
形成されたものを作製した。 【0036】そして、これらの接続パッド16の表面に半
田から成るほぼ球状の端子13を接合し、接続パッド16と
ほぼ球状の突出部13aを有する端子13との接合部の曲率
半径R2 を変化させた回路基板試料A’〜D’を得た。
また、比較例の試料として、接続パッド16の表面を絶縁
基体15の上面と同一の平坦面としたものも作製し、試料
E’を得た。 【0037】このようにして得た試料A〜Eと試料A’
〜E’とをそれぞれ約0.5 mmのギャップで実装し、−
40℃と+125 ℃の温度サイクル試験を行なって接続部が
破断に至るまでの温度サイクル数を求め、半導体装置と
回路基板との接続構造の寿命を評価した。 【0038】この結果を表1〜表4に示す。なお、表1
〜表4のR1 対(r1 2 +d1 2 )/2d1 の欄および
2 対(r2 2 +d2 2 )/2d2 の欄においてR<、
R=、R≧とあるのは、それぞれR1 と(r1 2 +d1
2 )/2d1 との大小関係およびR2 と(r2 2 +d2
2 )/2d2 との大小関係を示している。 【0039】まず、表1は、半導体装置試料A〜Eと回
路基板試料C’の組合せで−40℃と+125 ℃の温度サイ
クル試験を行なって接続部が破断に至るまでの温度サイ
クル数を求め、半導体装置と回路基板との接続構造の寿
命を評価した結果である。 【0040】 【表1】 【0041】表1の結果から、1.0 <R1 /r1 ≦9.0
、R1 ≧(r1 2 +d1 2 )/2d1 の各条件式を満
足する半導体装置試料B〜Dと1.0 <R2 /r2 ≦9.0
、R2≧(r2 2 +d2 2 )/2d2 の各条件式を満足
する回路基板試料C’との組合せにおいては、いずれも
破断に至る温度サイクル数が少なくとも1350サイクル以
上であり、上記条件式を満足しない半導体装置試料Aと
回路基板試料C’との組合せでは高々700 サイクルしか
なく、接続パッド表面が平坦な半導体装置試料Eと回路
基板試料C’との組合せではわずかに500 サイクルであ
るのに対して、非常に良好な接合寿命であることが分か
る。 【0042】次に、表2は、半導体装置試料A〜Eと回
路基板試料D’との組合せで−40℃と+125 ℃の温度サ
イクル試験を行なって接続部が破断に至るまでの温度サ
イクル数を求め、半導体装置と回路基板との接続構造の
寿命を評価した結果である。 【0043】 【表2】 【0044】表2の結果から、1.0 <R1 /r1 ≦9.0
、R1 ≧(r1 2 +d1 2 )/2d1 の各条件式を満
足する半導体装置試料B〜Dと1.0 <R2 /r2 ≦9.0
、R2≧(r2 2 +d2 2 )/2d2 の各条件式を満足
する回路基板試料D’との組合せにおいては、いずれも
破断に至る温度サイクル数が少なくとも1200サイクル以
上であり、上記条件式を満足しない半導体装置試料Aと
回路基板試料D’との組合せでは高々620 サイクルしか
なく、接続パッド表面が平坦な半導体装置試料Eと回路
基板試料D’との組合せではわずかに400 サイクルであ
るのに対して、非常に良好な接合寿命であることが分か
る。 【0045】また、表3は、半導体装置試料Cと回路基
板試料A’〜E’との組合せで−40℃と+125 ℃の温度
サイクル試験を行なって接続部が破断に至るまでの温度
サイクル数を求め、半導体装置と回路基板との接続構造
の寿命を評価した結果である。 【0046】 【表3】 【0047】表3の結果から、1.0 <R1 /r1 ≦9.0
、R1 ≧(r1 2 +d1 2 )/2d1 の各条件式を満
足する半導体装置試料Cと1.0 <R2 /r2 ≦9.0 、R
2 ≧(r2 2 +d2 2 )/2d2 の各条件式を満足する
回路基板試料B’〜D’との組合せにおいては、いずれ
も破断に至る温度サイクル数が少なくとも1600サイクル
以上であり、半導体装置試料Cと上記条件式を満足しな
い回路基板試料A’との組合せでは1200サイクルしかな
く、半導体装置試料Cと接続パッド表面が平坦な回路基
板試料E’との組合せでは高々1400サイクルであるのに
対して、良好な接合寿命であることが分かる。 【0048】そして、表4は、半導体装置試料Dと回路
基板試料A’〜E’との組合せで−40℃と+125 ℃の温
度サイクル試験を行なって接続部が破断に至るまでの温
度サイクル数を求め、半導体装置と回路基板との接続構
造の寿命を評価した結果である。 【0049】 【表4】 【0050】表4の結果から、1.0 <R1 /r1 ≦9.0
、R1 ≧(r1 2 +d1 2 )/2d1 の各条件式を満
足する半導体装置試料Dと1.0 <R2 /r2 ≦9.0 、R
2 ≧(r2 2 +d2 2 )/2d2 の各条件式を満足する
回路基板試料B’〜D’との組合せにおいては、いずれ
も破断に至る温度サイクル数が少なくとも1200サイクル
以上であり、半導体装置試料Dと上記条件式を満足しな
い回路基板試料A’との組合せでは900 サイクルしかな
く、半導体装置試料Dと接続パッド表面が平坦な回路基
板試料E’との組合せでは高々950 サイクルであるのに
対して、良好な接合寿命であることが分かる。 【0051】これらの結果により、本発明の半導体装置
と回路基板との接続構造によれば、半導体装置の接続パ
ッドと回路基板の接続電極とを、ほぼ球状の突出部を有
する端子を介して長期間にわたり、温度サイクル負荷に
対しても、安定して電気的に接続させることが可能であ
ることが確かめられた。 【0052】なお、本発明は上記の実施例に何ら限定さ
れるものではなく、半導体装置の絶縁基体として絶縁性
プラスチックを用いたり、あるいは回路基板としてセラ
ミックスを用いてもよく、本発明の要旨を逸脱しない範
囲での種々の変更や改良を加えることは何ら差し支えな
い。 【0053】 【発明の効果】本発明の半導体装置と回路基板との接続
構造によれば、半導体装置の絶縁基体下面に形成された
第1凹部内に下面に円弧状の第1窪みを有する接続パッ
ドを設けるとともに、第1凹部に対応して回路基板の上
面に形成された第2凹部内に上面に円弧状の第2窪みを
有する接続電極を設け、それら接続パッドと接続電極と
を絶縁基体の下面にほぼ球状の突出部を有する端子を介
して接続し、かつ第1窪みおよび第2窪みの曲率半径を
1 およびR2 、第1凹部および第2凹部の半径をr1
およびr2 、第1凹部および第2凹部の深さをd1 およ
びd2 としたとき、1.0 <R1 /r1 ≦9.0 、R1
(r1 2 +d1 2 )/2d1 、1.0 <R2 /r2 ≦9.0
、R2 ≧(r2 2 +d2 2 )/2d2 なる条件式を満
足するように成したことから、半導体装置の内部に収納
された半導体素子の作動時の発熱が絶縁基体と回路基板
の両方に繰り返し印加されて両者の熱膨張係数の相違に
起因する大きな熱応力が接続パッドならびに接続電極と
ほぼ球状の端子とのそれぞれの接合部に加わったとして
も、円弧状の第1窪みを有する接続パッドならびに円弧
状の第2窪みを有する接続電極とほぼ球状の端子との間
の接合面積をそれぞれ十分に確保できるとともに、それ
らが強固に組み合わされて接合されているため、接続部
に剥離や疲労破壊が容易に発生することはない。また、
円弧状の第1窪みを有する接続パッドならびに円弧状の
第2窪みを有する接続電極とほぼ球状の端子とのそれぞ
れの接合面において強度の弱い合金層が半球状に分布す
ることとなるので、この合金層に沿って進行するクラッ
クにより接続部が破断されるまでの行程が長くなり、破
断されるまでの時間が長くなる。その結果、半導体素子
を内部に収容した半導体装置を長期間にわたり所定の回
路基板に安定して電気的に接続させることが可能とな
る。 【0054】よって、本発明の半導体装置と回路基板と
の接続構造によれば、半導体装置に形成された接続パッ
ドならびに回路基板に形成された接続電極とほぼ球状の
端子との接続部における半導体素子の作動に伴う発熱に
よる疲労破壊の発生を防止することにより、半導体装置
と回路基板とを長期間にわたり安定して電気的に接続す
ることができる半導体装置と回路基板との接続構造を提
供することができた。
【図面の簡単な説明】 【図1】本発明の半導体装置と回路基板との接続構造の
実施の形態の一例を示す断面図である。 【図2】図1の要部拡大断面図である。 【図3】(a)および(b)は、それぞれ従来の半導体
装置と回路基板との接続構造の例を示す部分断面図であ
る。 【符号の説明】 7・・・・・絶縁基体 7a・・・・載置部 7b・・・・第1凹部 9・・・・・半導体素子 11・・・・・導体層 12・・・・・接続パッド 12a・・・・第1窪み 13・・・・・端子 13a・・・・ほぼ球状の突出部 15・・・・・回路基板 15a・・・・第2凹部 16・・・・・接続電極 16a・・・・第2窪み

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 上面に半導体素子が載置され、下面に多
    数の第1凹部を有する絶縁基体と、前記第1凹部内に形
    成され、前記絶縁基体内に配設された導体層を介して前
    記半導体素子と電気的に接続されている複数個の接続パ
    ッドと、該接続パッドに接合され、前記絶縁基体の下面
    にほぼ球状の突出部を有する端子とを具備する半導体装
    置を、上面に前記接続パッドに対応した多数の第2凹部
    を有し、該第2凹部内に接続電極が形成された回路基板
    に、前記接続パッドと前記接続電極とを前記端子を介し
    て接続する半導体装置と回路基板との接続構造であっ
    て、前記接続パッドはその下面に円弧状の第1窪みを、
    前記接続電極はその上面に円弧状の第2窪みを有し、第
    1窪みおよび第2窪みの曲率半径をR1 およびR2 、第
    1凹部および第2凹部の半径をr1 およびr2 、第1凹
    部および第2凹部の深さをd1 およびd2 としたとき、
    下記条件式を満足することを特徴とする半導体装置と回
    路基板との接続構造。 1.0<R1 /r1 ≦9.0 R1 ≧(r1 2 +d1 2 )/2d1 1.0<R2 /r2 ≦9.0 R2 ≧(r2 2 +d2 2 )/2d2
JP30963296A 1996-11-20 1996-11-20 半導体装置と回路基板との接続構造 Expired - Fee Related JP3532049B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30963296A JP3532049B2 (ja) 1996-11-20 1996-11-20 半導体装置と回路基板との接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30963296A JP3532049B2 (ja) 1996-11-20 1996-11-20 半導体装置と回路基板との接続構造

Publications (2)

Publication Number Publication Date
JPH10150254A JPH10150254A (ja) 1998-06-02
JP3532049B2 true JP3532049B2 (ja) 2004-05-31

Family

ID=17995380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30963296A Expired - Fee Related JP3532049B2 (ja) 1996-11-20 1996-11-20 半導体装置と回路基板との接続構造

Country Status (1)

Country Link
JP (1) JP3532049B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066830B2 (ja) * 2006-04-10 2012-11-07 株式会社村田製作所 セラミック多層基板
JP5272922B2 (ja) * 2009-06-24 2013-08-28 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH10150254A (ja) 1998-06-02

Similar Documents

Publication Publication Date Title
US5512786A (en) Package for housing semiconductor elements
JP3435034B2 (ja) 回路基板
JP3532049B2 (ja) 半導体装置と回路基板との接続構造
JP3372769B2 (ja) 半導体素子収納用パッケージ
JP2003007892A (ja) 配線基板
JP3784345B2 (ja) 配線基板
JP3935054B2 (ja) 配線基板
JP3850341B2 (ja) 配線基板
JP3872401B2 (ja) 配線基板
JP3847219B2 (ja) 配線基板
JP4044801B2 (ja) 配線基板
JPH1074856A (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JP2004200416A (ja) 配線基板
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP3323010B2 (ja) 半導体素子収納用パッケージ
JP2001237344A (ja) 配線基板
JPH11340347A (ja) 半導体素子収納用パッケージ
JP2001127187A (ja) 配線基板
JPH0685137A (ja) 半導体素子収納用パッケージの製造方法
JP2004179175A (ja) 配線基板
JP2004288736A (ja) 配線基板
JP2004140102A (ja) 配線基板
JP2001127418A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040302

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees