JP2001127187A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2001127187A JP2001127187A JP30295299A JP30295299A JP2001127187A JP 2001127187 A JP2001127187 A JP 2001127187A JP 30295299 A JP30295299 A JP 30295299A JP 30295299 A JP30295299 A JP 30295299A JP 2001127187 A JP2001127187 A JP 2001127187A
- Authority
- JP
- Japan
- Prior art keywords
- region
- wiring
- wiring board
- connection pad
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】配線基板の接続パッドと外部電気回路とを接続
する低融点ロウ材に破断が発生し、半導体素子の外部電
気回路への接続信頼性が低下する。 【解決手段】電気絶縁材料から成り、表面に半導体素子
搭載部１ａを有する絶縁基体１と、該絶縁基体１の下面
に形成された多数の接続パッド６と、前記絶縁基体１の
前記搭載部１ａから前記接続パッド６にかけて導出され
る複数個の配線導体２とから成る配線基板であって、前
記各接続パッド６は、略円形の第１領域６ａと、該第１
領域６ａの外側に一定の幅の間隙部６ｂを隔てて形成さ
れた略環状の第２領域６ｃとから成る。
する低融点ロウ材に破断が発生し、半導体素子の外部電
気回路への接続信頼性が低下する。 【解決手段】電気絶縁材料から成り、表面に半導体素子
搭載部１ａを有する絶縁基体１と、該絶縁基体１の下面
に形成された多数の接続パッド６と、前記絶縁基体１の
前記搭載部１ａから前記接続パッド６にかけて導出され
る複数個の配線導体２とから成る配線基板であって、前
記各接続パッド６は、略円形の第１領域６ａと、該第１
領域６ａの外側に一定の幅の間隙部６ｂを隔てて形成さ
れた略環状の第２領域６ｃとから成る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージ等に用いられる配線基板に関し、詳しくは実装
した半導体素子の各電極を所定の外部電気回路に長期間
にわたり安定して電気的に接続させることができる配線
基板に関するものである。
ッケージ等に用いられる配線基板に関し、詳しくは実装
した半導体素子の各電極を所定の外部電気回路に長期間
にわたり安定して電気的に接続させることができる配線
基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子が搭載される配線基板
は、例えばアルミナセラミックス等の電気絶縁材料から
成り、その表面に半導体素子が搭載される搭載部を有す
る絶縁基体と、絶縁基体の半導体素子搭載部またはその
周辺から下面にかけて導出される、例えばタングステン
やモリブデン等の高融点金属粉末から成る複数個の配線
導体と、絶縁基体の下面に形成され、前記配線導体と電
気的に接続された複数個の接続パッドとから構成されて
おり、絶縁基体の搭載部に半導体素子をガラス、樹脂、
ロウ材等から成る接着剤を介して接着固定させるととも
に半導体素子の各電極と配線導体とをボンディングワイ
ヤ等の電気的接続手段を介して電気的に接続し、しかる
後、必要に応じて前記半導体素子を蓋体や封止樹脂で気
密封止させることによって半導体装置となる。
は、例えばアルミナセラミックス等の電気絶縁材料から
成り、その表面に半導体素子が搭載される搭載部を有す
る絶縁基体と、絶縁基体の半導体素子搭載部またはその
周辺から下面にかけて導出される、例えばタングステン
やモリブデン等の高融点金属粉末から成る複数個の配線
導体と、絶縁基体の下面に形成され、前記配線導体と電
気的に接続された複数個の接続パッドとから構成されて
おり、絶縁基体の搭載部に半導体素子をガラス、樹脂、
ロウ材等から成る接着剤を介して接着固定させるととも
に半導体素子の各電極と配線導体とをボンディングワイ
ヤ等の電気的接続手段を介して電気的に接続し、しかる
後、必要に応じて前記半導体素子を蓋体や封止樹脂で気
密封止させることによって半導体装置となる。
【０００３】かかる半導体装置は、外部電気回路基板上
に、該外部電気回路基板の回路配線と絶縁基体下面の接
続パッドとが、間に錫−鉛半田等の低融点ロウ材を挟ん
で対向するよう載置させ、しかる後、前記低融点ロウ材
を約２００℃〜３００℃の温度で加熱溶融させ、外部電
気回路基板の回路配線と絶縁基体下面の接続パッドとを
接合させることにより外部電気回路基板に実装され、同
時に配線基板に搭載されている半導体素子の各電極が配
線導体および低融点ロウ材を介して外部電気回路基板に
電気的に接続されることとなる。
に、該外部電気回路基板の回路配線と絶縁基体下面の接
続パッドとが、間に錫−鉛半田等の低融点ロウ材を挟ん
で対向するよう載置させ、しかる後、前記低融点ロウ材
を約２００℃〜３００℃の温度で加熱溶融させ、外部電
気回路基板の回路配線と絶縁基体下面の接続パッドとを
接合させることにより外部電気回路基板に実装され、同
時に配線基板に搭載されている半導体素子の各電極が配
線導体および低融点ロウ材を介して外部電気回路基板に
電気的に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子が搭載される配線基板は絶縁基体が酸化
アルミニウム質焼結体等のセラミックス材料で形成され
ており、その熱膨張係数が約４×１０-6／℃〜１０×１
０-6／℃であるのに対し、外部電気回路基板は一般にガ
ラスエポキシ樹脂等の樹脂材で形成されており、その熱
膨張係数が３０×１０-6／℃〜５０×１０-6／℃であ
り、大きく相違することから、外部電気回路基板上に半
導体装置を実装した後、半導体素子の作動時に発する熱
が配線基板の絶縁基体と外部電気回路基板に繰り返し作
用すると、両者間に両者の熱膨張係数の差に起因して大
きな熱応力が繰り返し生じ、この熱応力の繰り返しによ
って接続パッドと外部電気回路基板とを接合する低融点
ロウ材の接続パッドとの界面付近の端部から亀裂が生じ
るとともにこれが前記界面に沿って進行し、最終的には
低融点ロウ材に破断が発生し、半導体素子と外部電気回
路との電気的接続が短期間で破れてしまうという問題が
あった。
来の半導体素子が搭載される配線基板は絶縁基体が酸化
アルミニウム質焼結体等のセラミックス材料で形成され
ており、その熱膨張係数が約４×１０-6／℃〜１０×１
０-6／℃であるのに対し、外部電気回路基板は一般にガ
ラスエポキシ樹脂等の樹脂材で形成されており、その熱
膨張係数が３０×１０-6／℃〜５０×１０-6／℃であ
り、大きく相違することから、外部電気回路基板上に半
導体装置を実装した後、半導体素子の作動時に発する熱
が配線基板の絶縁基体と外部電気回路基板に繰り返し作
用すると、両者間に両者の熱膨張係数の差に起因して大
きな熱応力が繰り返し生じ、この熱応力の繰り返しによ
って接続パッドと外部電気回路基板とを接合する低融点
ロウ材の接続パッドとの界面付近の端部から亀裂が生じ
るとともにこれが前記界面に沿って進行し、最終的には
低融点ロウ材に破断が発生し、半導体素子と外部電気回
路との電気的接続が短期間で破れてしまうという問題が
あった。
【０００５】本発明は、従来の配線基板における上記問
題点に鑑み案出されたもので、その目的は、絶縁基体の
接続パッドと外部電気回路基板の回路配線とを接合する
低融点ロウ材に破断が発生するのを有効に防止し、半導
体素子の各電極を外部電気回路に長期間にわたり確実、
強固に電気的接続することができる長期信頼性に優れた
配線基板を提供することにある。
題点に鑑み案出されたもので、その目的は、絶縁基体の
接続パッドと外部電気回路基板の回路配線とを接合する
低融点ロウ材に破断が発生するのを有効に防止し、半導
体素子の各電極を外部電気回路に長期間にわたり確実、
強固に電気的接続することができる長期信頼性に優れた
配線基板を提供することにある。
【０００６】
【課題を解決するための手段】本発明の配線基板は、電
気絶縁材料から成り、表面に半導体素子搭載部を有する
絶縁基体と、該絶縁基体の下面に形成された多数の接続
パッドと、前記絶縁基体の前記搭載部から前記接続パッ
ドにかけて導出される複数個の配線導体とから成る配線
基板であって、前記各接続パッドは、略円形の第１領域
と、該第１領域の外側に一定の幅の間隙部を隔てて形成
された略環状の第２領域とから成ることを特徴とするも
のである。
気絶縁材料から成り、表面に半導体素子搭載部を有する
絶縁基体と、該絶縁基体の下面に形成された多数の接続
パッドと、前記絶縁基体の前記搭載部から前記接続パッ
ドにかけて導出される複数個の配線導体とから成る配線
基板であって、前記各接続パッドは、略円形の第１領域
と、該第１領域の外側に一定の幅の間隙部を隔てて形成
された略環状の第２領域とから成ることを特徴とするも
のである。
【０００７】また本発明の配線基板は、前記第１領域の
半径が、前記接続パッドの半径の６０％〜８２％である
ことを特徴とするものである。
半径が、前記接続パッドの半径の６０％〜８２％である
ことを特徴とするものである。
【０００８】また本発明の配線基板は、前記間隙部の幅
が、前記接続パッドの半径の５％〜３５％であることを
特徴とするものである。
が、前記接続パッドの半径の５％〜３５％であることを
特徴とするものである。
【０００９】本発明の配線基板によれば、接続パッド
を、略円形の第１領域と、該第１領域の外側に一定の幅
の間隙部を隔てて形成された略環状の第２領域とにより
構成したことから、接続パッドを外部電気回路基板の回
路配線に低融点ロウ材を介して接合した後、低融点ロウ
材に配線基板の絶縁基体と外部電気回路基板の熱膨張係
数の差に起因する熱応力が繰り返し作用した場合、低融
点ロウ材の外周端、即ち接続パッドの第２領域の外周端
との接合界面付近に前記熱応力によって亀裂が生じるが
該亀裂はその進行が第１領域と第２領域の間の間隙部で
阻止され、その結果、低融点ロウ材が破断することはほ
とんどなく、これによって接続パッドと外部電気回路基
板の回路配線とを確実、強固に電気的接続することがで
きるとともに半導体素子の外部電気回路への接続を長期
信頼性に優れたものとなすことが可能となる。
を、略円形の第１領域と、該第１領域の外側に一定の幅
の間隙部を隔てて形成された略環状の第２領域とにより
構成したことから、接続パッドを外部電気回路基板の回
路配線に低融点ロウ材を介して接合した後、低融点ロウ
材に配線基板の絶縁基体と外部電気回路基板の熱膨張係
数の差に起因する熱応力が繰り返し作用した場合、低融
点ロウ材の外周端、即ち接続パッドの第２領域の外周端
との接合界面付近に前記熱応力によって亀裂が生じるが
該亀裂はその進行が第１領域と第２領域の間の間隙部で
阻止され、その結果、低融点ロウ材が破断することはほ
とんどなく、これによって接続パッドと外部電気回路基
板の回路配線とを確実、強固に電気的接続することがで
きるとともに半導体素子の外部電気回路への接続を長期
信頼性に優れたものとなすことが可能となる。
【００１０】
【発明の実施の形態】次に本発明を添付の図面を基にし
て詳細に説明する。図１は、本発明の配線基板を使用し
た半導体素子収納用パッケージの一実施例を示す断面図
であり、１は絶縁基体、２は配線導体である。この絶縁
基体１と配線導体２とで半導体素子３を搭載する配線基
板４が構成される。
て詳細に説明する。図１は、本発明の配線基板を使用し
た半導体素子収納用パッケージの一実施例を示す断面図
であり、１は絶縁基体、２は配線導体である。この絶縁
基体１と配線導体２とで半導体素子３を搭載する配線基
板４が構成される。
【００１１】前記絶縁基体１は、例えば酸化アルミニウ
ム質焼結体、窒化アルミニウム質焼結体、ムライト質焼
結体、炭化珪素質焼結体、ガラスセラミック焼結体等の
電気絶縁材料から成り、その上面に半導体素子３が搭載
収容される凹部１ａを有し、該凹部１ａ底面には半導体
素子３がガラスや樹脂・ロウ材等の接着剤を介して接着
固定される。
ム質焼結体、窒化アルミニウム質焼結体、ムライト質焼
結体、炭化珪素質焼結体、ガラスセラミック焼結体等の
電気絶縁材料から成り、その上面に半導体素子３が搭載
収容される凹部１ａを有し、該凹部１ａ底面には半導体
素子３がガラスや樹脂・ロウ材等の接着剤を介して接着
固定される。
【００１２】前記絶縁基体１は、例えば酸化アルミニウ
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化カルシウム、酸化マグネシウム等の原料粉末に
適当な有機バインダー、溶剤を添加混合して泥漿状のセ
ラミックスラリーとなすとともに該セラミックスラリー
を従来周知のドクターブレード法やカレンダーロール法
等のシート成形技術を採用してシート状のセラミックグ
リーンシート（セラミック生シート）を得、しかる後、
前記セラミックグリーンシートを切断加工や打ち抜き加
工により適当な形状とするとともにこれを複数枚積層
し、最後に前記積層されたセラミックグリーンシートを
還元雰囲気中、約１６００℃の温度で焼成することによ
って製作される。
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化カルシウム、酸化マグネシウム等の原料粉末に
適当な有機バインダー、溶剤を添加混合して泥漿状のセ
ラミックスラリーとなすとともに該セラミックスラリー
を従来周知のドクターブレード法やカレンダーロール法
等のシート成形技術を採用してシート状のセラミックグ
リーンシート（セラミック生シート）を得、しかる後、
前記セラミックグリーンシートを切断加工や打ち抜き加
工により適当な形状とするとともにこれを複数枚積層
し、最後に前記積層されたセラミックグリーンシートを
還元雰囲気中、約１６００℃の温度で焼成することによ
って製作される。
【００１３】また前記絶縁基体１は、その凹部１ａ周辺
から下面にかけて多数の配線導体２が被着形成されてお
り、該配線導体２の凹部１ａ周辺部位には半導体素子３
の各電極がボンディングワイヤ５を介して電気的に接続
され、また絶縁基体１下面に導出された部位には配線導
体２と電気的に接続する複数の接続パッド６が形成され
ている。
から下面にかけて多数の配線導体２が被着形成されてお
り、該配線導体２の凹部１ａ周辺部位には半導体素子３
の各電極がボンディングワイヤ５を介して電気的に接続
され、また絶縁基体１下面に導出された部位には配線導
体２と電気的に接続する複数の接続パッド６が形成され
ている。
【００１４】前記配線導体２および接続パッド６は、半
導体素子３の電極を外部電気回路に接続する作用をな
し、例えばタングステン、モリブデン、マンガン等の高
融点金属粉末から成り、タングステン等の高融点金属粉
末に適当な有機バインダーや溶剤を添加混合して得た金
属ペーストを絶縁基体１となるセラミックグリーンシー
トに予め従来周知のスクリーン印刷法により所定パター
ンに印刷塗布しておくことによって、絶縁基体１の凹部
１ａ周辺から下面にかけて被着形成される。
導体素子３の電極を外部電気回路に接続する作用をな
し、例えばタングステン、モリブデン、マンガン等の高
融点金属粉末から成り、タングステン等の高融点金属粉
末に適当な有機バインダーや溶剤を添加混合して得た金
属ペーストを絶縁基体１となるセラミックグリーンシー
トに予め従来周知のスクリーン印刷法により所定パター
ンに印刷塗布しておくことによって、絶縁基体１の凹部
１ａ周辺から下面にかけて被着形成される。
【００１５】また前記接続パッド６は、配線基板４を外
部電気回路基板に実装する外部端子として作用し、低融
点ロウ材７を介して外部電気回路基板８の回路配線８ａ
に接合され、これにより半導体素子３の電極が外部電気
回路基板８の回路配線８ａと電気的に接続される。
部電気回路基板に実装する外部端子として作用し、低融
点ロウ材７を介して外部電気回路基板８の回路配線８ａ
に接合され、これにより半導体素子３の電極が外部電気
回路基板８の回路配線８ａと電気的に接続される。
【００１６】前記接続パッド６は、図２、および図３に
示すように、略円形の第１領域６ａと、該第１領域の外
側に一定の幅の間隙部６ｂを隔てて形成された略環状の
第２領域６ｃとにより形成されており、該第１領域６ａ
は、配線導体２を外部電気回路基板８の回路配線８ａに
確実に電気的に接続させるための主接続部として作用
し、第２領域は、その接合強度を更に向上させる作用を
なす。
示すように、略円形の第１領域６ａと、該第１領域の外
側に一定の幅の間隙部６ｂを隔てて形成された略環状の
第２領域６ｃとにより形成されており、該第１領域６ａ
は、配線導体２を外部電気回路基板８の回路配線８ａに
確実に電気的に接続させるための主接続部として作用
し、第２領域は、その接合強度を更に向上させる作用を
なす。
【００１７】前記接続パッド６は、略円形の第１領域６
ａと、該第１領域６ａの外側に一定の幅の間隙部６ｂを
隔てて形成された略環状の第２領域６ｃとにより構成し
たことから、接続パッド６を外部電気回路基板８の回路
配線８ａに低融点ロウ材７を介して接合した後、低融点
ロウ材に配線基板４の絶縁基体１と外部電気回路基板８
の熱膨張係数の差に起因する熱応力が繰り返し作用した
場合、低融点ロウ材７の外周端、即ち接続パッド６の第
２領域６ｃの外周端との接合界面付近に前記熱応力によ
って亀裂が生じるが該亀裂はその進行が第１領域６ａと
第２領域６ｃ間の間隙部６ｂで有効に阻止され、その結
果、低融点ロウ材７が破断することはほとんどなく、こ
れによって接続パッド６と外部電気回路基板８の回路配
線８ａとを確実、強固に電気的接続することができると
ともに半導体素子３の外部電気回路への接続を長期信頼
性に優れたものとなすことが可能となる。
ａと、該第１領域６ａの外側に一定の幅の間隙部６ｂを
隔てて形成された略環状の第２領域６ｃとにより構成し
たことから、接続パッド６を外部電気回路基板８の回路
配線８ａに低融点ロウ材７を介して接合した後、低融点
ロウ材に配線基板４の絶縁基体１と外部電気回路基板８
の熱膨張係数の差に起因する熱応力が繰り返し作用した
場合、低融点ロウ材７の外周端、即ち接続パッド６の第
２領域６ｃの外周端との接合界面付近に前記熱応力によ
って亀裂が生じるが該亀裂はその進行が第１領域６ａと
第２領域６ｃ間の間隙部６ｂで有効に阻止され、その結
果、低融点ロウ材７が破断することはほとんどなく、こ
れによって接続パッド６と外部電気回路基板８の回路配
線８ａとを確実、強固に電気的接続することができると
ともに半導体素子３の外部電気回路への接続を長期信頼
性に優れたものとなすことが可能となる。
【００１８】なお、前記第１領域６ａはその半径が接続
パッド６全体の半径の６０％未満となると、第２領域６
ｃ及び間隙部６ｂの幅が広くなって亀裂が大きく進行し
たり、低融点ロウ材７との接合面積が狭いものとなった
りして接続パッド６に対する低融点ロウ材７の長期にわ
たる接合信頼性が低くなる傾向にあり、また８２％を超
えると接続パッド６の第２領域６ｃ及び間隙部６ｃの幅
がそれぞれ極めて狭いものとなって、亀裂の進行を有効
に防止することができなくなる危険性がある。
パッド６全体の半径の６０％未満となると、第２領域６
ｃ及び間隙部６ｂの幅が広くなって亀裂が大きく進行し
たり、低融点ロウ材７との接合面積が狭いものとなった
りして接続パッド６に対する低融点ロウ材７の長期にわ
たる接合信頼性が低くなる傾向にあり、また８２％を超
えると接続パッド６の第２領域６ｃ及び間隙部６ｃの幅
がそれぞれ極めて狭いものとなって、亀裂の進行を有効
に防止することができなくなる危険性がある。
【００１９】従って、前記第１領域６ａは、その半径を
接続パッド６全体の半径の６０％〜８２％の範囲として
おくことが好ましい。
接続パッド６全体の半径の６０％〜８２％の範囲として
おくことが好ましい。
【００２０】また、前記間隙部６ｂは、その幅が接続パ
ッド６全体の半径の５％未満と狭くなると亀裂の進行を
有効に防止するのが困難となる傾向にあり、また３５％
を超える広いものとなると、低融点ロウ材７と接続パッ
ド６の第１領域６ａおよび第２領域６ｃとの接合面積が
小さくなり、低融点ロウ材７の接続パッド６に対する接
合強度が低いものとなる危険性がある。従って、前記間
隙部６ｂは、その幅を接続パッド６全体の半径の５％〜
３５％の範囲としておくことが好ましい。
ッド６全体の半径の５％未満と狭くなると亀裂の進行を
有効に防止するのが困難となる傾向にあり、また３５％
を超える広いものとなると、低融点ロウ材７と接続パッ
ド６の第１領域６ａおよび第２領域６ｃとの接合面積が
小さくなり、低融点ロウ材７の接続パッド６に対する接
合強度が低いものとなる危険性がある。従って、前記間
隙部６ｂは、その幅を接続パッド６全体の半径の５％〜
３５％の範囲としておくことが好ましい。
【００２１】更に、前記接続パッド６は、第１領域６ａ
を円形、間隙部６ｂおよび第２領域６ｃを環状とし、そ
れぞれ同心円状としておくと、熱応力が特定の部位に集
中することなく全体に分散し、その結果熱応力の集中に
よる亀裂の発生が有効に防止され、接合の信頼性をより
一層優れたものとなすことができる。従って、前記接続
パッド６は、第１領域６ａを円形、間隙部６ｂおよび第
２領域６ｃを環状とし、それぞれ同心円状として形成し
ておくことが好ましい。
を円形、間隙部６ｂおよび第２領域６ｃを環状とし、そ
れぞれ同心円状としておくと、熱応力が特定の部位に集
中することなく全体に分散し、その結果熱応力の集中に
よる亀裂の発生が有効に防止され、接合の信頼性をより
一層優れたものとなすことができる。従って、前記接続
パッド６は、第１領域６ａを円形、間隙部６ｂおよび第
２領域６ｃを環状とし、それぞれ同心円状として形成し
ておくことが好ましい。
【００２２】また更に前記間隙部６ｂを挟んで対向する
第１領域６ａおよび第２領域６ｃの側壁６ｄは、少なく
ともその表面側の角部に図２に示すような絶縁基体１下
面に対して角度θ１、６０°≦θ１≦８５°の傾斜をも
たせておくと、低融点ロウ材７中を進行する亀裂の進行
方向を絶縁基体の方向に容易に変えさせて亀裂の進行を
有効に防止することができる。従って、前記間隙部６ｂ
を挟んで対向する第１領域６ａおよび第２領域６ｃの側
壁６ｄは、少なくともその表面側の角部に、絶縁基体下
面に対して６０°〜８５°の範囲で傾斜させておくこと
が好ましい。
第１領域６ａおよび第２領域６ｃの側壁６ｄは、少なく
ともその表面側の角部に図２に示すような絶縁基体１下
面に対して角度θ１、６０°≦θ１≦８５°の傾斜をも
たせておくと、低融点ロウ材７中を進行する亀裂の進行
方向を絶縁基体の方向に容易に変えさせて亀裂の進行を
有効に防止することができる。従って、前記間隙部６ｂ
を挟んで対向する第１領域６ａおよび第２領域６ｃの側
壁６ｄは、少なくともその表面側の角部に、絶縁基体下
面に対して６０°〜８５°の範囲で傾斜させておくこと
が好ましい。
【００２３】更にまた前記配線導体２および接続パッド
６は、その露出する領域に、ニッケル、銅、金等の低融
点ロウ材７に対する濡れ性およびボンディング性に優れ
た金属からなるめっき層を、例えばニッケルまたは銅を
約１μｍ〜１０μｍ、金を０．０５μｍ〜５μｍの厚さ
で順次、被着させておくと、配線導体２および接続パッ
ド６の酸化腐蝕を効果的に防ぐことができるとともに、
接続パッド６に対し低融点ロウ材７やボンディングワイ
ヤ５を強固に接合、接続させることができる。
６は、その露出する領域に、ニッケル、銅、金等の低融
点ロウ材７に対する濡れ性およびボンディング性に優れ
た金属からなるめっき層を、例えばニッケルまたは銅を
約１μｍ〜１０μｍ、金を０．０５μｍ〜５μｍの厚さ
で順次、被着させておくと、配線導体２および接続パッ
ド６の酸化腐蝕を効果的に防ぐことができるとともに、
接続パッド６に対し低融点ロウ材７やボンディングワイ
ヤ５を強固に接合、接続させることができる。
【００２４】従って、前記配線導体２および接続パッド
６はその表面にニッケル、銅、金等のめっき層を約１μ
ｍ〜１５μｍ程度の厚さで被着させておくことが好まし
い。
６はその表面にニッケル、銅、金等のめっき層を約１μ
ｍ〜１５μｍ程度の厚さで被着させておくことが好まし
い。
【００２５】かくして本発明の配線基板によれば、絶縁
基体１の凹部１ａ底面に半導体素子３をガラスや樹脂、
ロウ材等の接着剤を介して接着固定するとともにこの半
導体素子３の各電極を配線導体２にボンディングワイヤ
５を介して電気的に接続し、しかる後、絶縁基体１の上
面に金属やセラミックスから成る蓋体９をガラスや樹
脂、ロウ材等の封止材を介して接合させ、絶縁基体１と
蓋体９とから成る容器内部に半導体素子３を気密に収容
することによって製品としての半導体装置が完成する。
基体１の凹部１ａ底面に半導体素子３をガラスや樹脂、
ロウ材等の接着剤を介して接着固定するとともにこの半
導体素子３の各電極を配線導体２にボンディングワイヤ
５を介して電気的に接続し、しかる後、絶縁基体１の上
面に金属やセラミックスから成る蓋体９をガラスや樹
脂、ロウ材等の封止材を介して接合させ、絶縁基体１と
蓋体９とから成る容器内部に半導体素子３を気密に収容
することによって製品としての半導体装置が完成する。
【００２６】なお、本発明の配線基板は上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば種々の変更は可能である。
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば種々の変更は可能である。
【００２７】
【発明の効果】本発明の配線基板によれば、接続パッド
を、略円形の第１領域と、該第１領域の外側に一定の幅
の間隙部を隔てて形成された略環状の第２領域とにより
構成したことから、接続パッドを外部電気回路基板の回
路配線に低融点ロウ材を介して接合した後、低融点ロウ
材に配線基板の絶縁基体と外部電気回路基板の熱膨張係
数の差に起因する熱応力が繰り返し作用した場合、低融
点ロウ材の外周端、即ち接続パッドの第２領域の外周端
との接合界面付近に前記熱応力によって亀裂が生じるが
該亀裂はその進行が第１領域と第２領域の間の間隙部で
阻止され、その結果、低融点ロウ材が破断することはほ
とんどなく、これによって接続パッドと外部電気回路基
板の回路配線とを確実、強固に電気的接続することがで
きるとともに半導体素子の外部電気回路への接続を長期
信頼性に優れたものとなすことが可能となる。
を、略円形の第１領域と、該第１領域の外側に一定の幅
の間隙部を隔てて形成された略環状の第２領域とにより
構成したことから、接続パッドを外部電気回路基板の回
路配線に低融点ロウ材を介して接合した後、低融点ロウ
材に配線基板の絶縁基体と外部電気回路基板の熱膨張係
数の差に起因する熱応力が繰り返し作用した場合、低融
点ロウ材の外周端、即ち接続パッドの第２領域の外周端
との接合界面付近に前記熱応力によって亀裂が生じるが
該亀裂はその進行が第１領域と第２領域の間の間隙部で
阻止され、その結果、低融点ロウ材が破断することはほ
とんどなく、これによって接続パッドと外部電気回路基
板の回路配線とを確実、強固に電気的接続することがで
きるとともに半導体素子の外部電気回路への接続を長期
信頼性に優れたものとなすことが可能となる。
【図１】本発明の配線基板の一実施例を示す断面図であ
る。
る。
【図２】図１に示す配線基板の要部拡大断面図である。
【図３】図１に示す配線基板の要部拡大平面図である。
１・・・・絶縁基体 １ａ・・・凹部 ２・・・・配線導体 ３・・・・半導体素子 ４・・・・配線基板 ５・・・・ボンディングワイヤ ６・・・・接続パッド ６ａ・・・第１領域 ６ｂ・・・間隙部 ６ｃ・・・第２領域 ７・・・・低融点ロウ材 ８・・・・外部電気回路基板 ８ａ・・・回路配線 ９・・・・蓋体
Claims (3)
- 【請求項１】電気絶縁材料から成り、表面に半導体素子
搭載部を有する絶縁基体と、該絶縁基体の下面に形成さ
れた多数の接続パッドと、前記絶縁基体の前記搭載部か
ら前記接続パッドにかけて導出される複数個の配線導体
とから成る配線基板であって、前記各接続パッドは、略
円形の第１領域と、該第１領域の外側に一定の幅の間隙
部を隔てて形成された略環状の第２領域とから成ること
を特徴とする配線基板。 - 【請求項２】前記第１領域の半径が、前記接続パッドの
半径の６０％〜８２％であることを特徴とする請求項１
に記載の配線基板。 - 【請求項３】前記間隙部の幅が、前記接続パッドの半径
の５％〜３５％であることを特徴とする請求項１に記載
の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30295299A JP2001127187A (ja) | 1999-10-25 | 1999-10-25 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30295299A JP2001127187A (ja) | 1999-10-25 | 1999-10-25 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127187A true JP2001127187A (ja) | 2001-05-11 |
Family
ID=17915134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30295299A Pending JP2001127187A (ja) | 1999-10-25 | 1999-10-25 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127187A (ja) |
-
1999
- 1999-10-25 JP JP30295299A patent/JP2001127187A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3435034B2 (ja) | 回路基板 | |
| JPH09232462A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3838940B2 (ja) | 配線基板 | |
| JP2003179175A (ja) | 配線基板 | |
| JP3850341B2 (ja) | 配線基板 | |
| JP2001127187A (ja) | 配線基板 | |
| JP2003158220A (ja) | 配線基板 | |
| JP3784345B2 (ja) | 配線基板 | |
| JP2001237344A (ja) | 配線基板 | |
| JP3532049B2 (ja) | 半導体装置と回路基板との接続構造 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3872401B2 (ja) | 配線基板 | |
| JP2001237529A (ja) | 配線基板 | |
| JP2005101376A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2001127418A (ja) | 配線基板 | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003243553A (ja) | 配線基板 | |
| JP3441170B2 (ja) | 配線基板 | |
| JP2001237340A (ja) | 配線基板 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001237343A (ja) | 配線基板 | |
| JP2001144406A (ja) | 配線基板 | |
| JPH1050768A (ja) | 半導体素子収納用パッケージ | |
| JP2001185652A (ja) | 配線基板 | |
| JP2003218489A (ja) | 配線基板 |