JP2001237344A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2001237344A
JP2001237344A JP2000046433A JP2000046433A JP2001237344A JP 2001237344 A JP2001237344 A JP 2001237344A JP 2000046433 A JP2000046433 A JP 2000046433A JP 2000046433 A JP2000046433 A JP 2000046433A JP 2001237344 A JP2001237344 A JP 2001237344A
Authority
JP
Japan
Prior art keywords
connection pad
external electric
wiring
electric circuit
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000046433A
Other languages
English (en)
Inventor
Hiroshi Matsudera
拓 松寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000046433A priority Critical patent/JP2001237344A/ja
Publication of JP2001237344A publication Critical patent/JP2001237344A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】配線基板の接続パッドと外部電気回路とを接続
する低融点ロウ材に破断が発生し、半導体素子の外部電
気回路への接続信頼性が低下する。 【解決手段】電気絶縁材料から成り、表面に半導体素子
搭載部１ａを有する絶縁基体１と、該絶縁基体１の下面
に形成され、外部電気回路基板８の回路配線８ａに低融
点ロウ材７を介して接続される多数の円形状の接続パッ
ド６と、前記絶縁基体１の前記搭載部１ａから前記接続
パッド６にかけて導出される複数個の配線導体２とから
成る配線基板であって、前記接続パッド６はその外周縁
近傍に１−（０．３２／ｄ）≦ｒ／Ｒ≦１−（０．０７
２／ｄ）｛ただし、ｒ：円環状の間隙部の内周半径（ｍ
ｍ）、Ｒ：接続パッドの半径（ｍｍ）、ｄ：接続パッド
表面と外部電気回路基板の回路配線表面との距離（ｍ
ｍ）｝を満足する円環状の間隙部６ｂが形成されてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージ等に用いられる配線基板に関し、詳しくは実装
した半導体素子の各電極を所定の外部電気回路に長期間
にわたり安定して電気的に接続させることができる配線
基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子が搭載される配線基板
は、例えば、酸化アルミニウム質焼結体等の電気絶縁材
料から成り、その表面に半導体素子が搭載される搭載部
を有する絶縁基体と、絶縁基体の半導体素子搭載部また
はその周辺から下面にかけて導出される、例えば、タン
グステンやモリブデン等の高融点金属粉末から成る複数
個の配線導体と、絶縁基体の下面に形成され、前記配線
導体と電気的に接続された複数個の接続パッドとから構
成されており、絶縁基体の搭載部に半導体素子をガラ
ス、樹脂、ロウ材等から成る接着剤を介して接着固定さ
せるとともに半導体素子の各電極と配線導体とをボンデ
ィングワイヤ等の電気的接続手段を介して電気的に接続
し、しかる後、必要に応じて前記半導体素子を蓋体や封
止樹脂で気密封止させることによって半導体装置とな
る。
【０００３】かかる半導体装置は、外部電気回路基板上
に、該外部電気回路基板の回路配線と絶縁基体下面の接
続パッドとが、間に錫−鉛半田等の低融点ロウ材を挟ん
で対向するよう載置させ、しかる後、前記低融点ロウ材
を約２００℃〜３００℃の温度で加熱溶融させ、外部電
気回路基板の回路配線と絶縁基体下面の接続パッドとを
接合させることにより外部電気回路基板に実装され、同
時に配線基板に搭載されている半導体素子の各電極が配
線導体および低融点ロウ材を介して外部電気回路基板に
電気的に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子が搭載される配線基板は絶縁基体が酸化
アルミニウム質焼結体等のセラミックス材料で形成され
ており、その熱膨張係数が約４×１０-6／℃〜１０×１
０-6／℃であるのに対し、外部電気回路基板は一般にガ
ラスエポキシ樹脂等の樹脂材で形成されており、その熱
膨張係数が３０×１０-6／℃〜５０×１０-6／℃であ
り、大きく相違することから、外部電気回路基板上に半
導体装置を実装した後、半導体素子の作動時に発する熱
が配線基板の絶縁基体と外部電気回路基板に繰り返し作
用すると、両者間に両者の熱膨張係数の差に起因して大
きな熱応力が、接続パッドと外部電気回路基板とを接合
する低融点ロウ材の接続パッドとの界面付近の端部に集
中して生じ、この界面付近の端部から亀裂が生じるとと
もにこれが前記界面に沿って進行し、最終的には低融点
ロウ材に破断が発生し、半導体素子と外部電気回路との
電気的接続が短期間で破れてしまうという問題があっ
た。
【０００５】また、上記のような、低融点ロウ材の接続
パッドとの界面付近端部への熱応力の集中は、半導体装
置の実装時の高さを低くする等の目的で低融点ロウ材の
高さが低く抑えられ絶縁基体の接続パッドと外部電気回
路基板の回路配線表面との距離が小さくなるほど、低融
点ロウ材の接続パッドとの界面付近の端部の変位角量が
大きくなるため、より一層顕著なものとなり、亀裂が生
じやすく、破断しやすくなるという問題もあった。
【０００６】本発明は、従来の配線基板における上記問
題点に鑑み案出されたもので、その目的は、絶縁基体の
接続パッドと外部電気回路基板の回路配線とを接合する
低融点ロウ材に破断が発生するのを有効に防止し、半導
体素子の各電極を外部電気回路に長期間にわたり確実、
強固に電気的接続することができる長期信頼性に優れた
配線基板を提供することにある。
【０００７】
【課題を解決するための手段】本発明の配線基板は、電
気絶縁材料から成り、表面に半導体素子搭載部を有する
絶縁基体と、該絶縁基体の下面に形成され、外部電気回
路基板の回路配線に低融点ロウ材を介して接続される多
数の円形状の接続パッドと、前記絶縁基体の前記搭載部
から前記接続パッドにかけて導出される複数個の配線導
体とから成る配線基板であって、前記接続パッドはその
外周縁近傍に下記式を満足する円環状の間隙部を有する
ことを特徴とするものである。 １−（０．３２／ｄ）≦ｒ／Ｒ≦１−（０．０７２／
ｄ） ただし、 ｒ：円環状の間隙部の内周半径（ｍｍ） Ｒ：接続パッドの半径（ｍｍ） ｄ：接続パッド表面と外部電気回路基板の回路配線表面
との距離（ｍｍ） また本発明の配線基板は、前記間隙部の内周の半径が接
続パッドの半径の６０％〜８２％であることを特徴とす
るものである。
【０００８】また本発明の配線基板は、前記間隙部の幅
が、前記接続パッドの半径の５％〜３５％であることを
特徴とするものである。
【０００９】本発明の配線基板によれば、接続パッドの
外周縁近傍に、所定条件の間隙部を形成していることか
ら、各接続パッドを外部電気回路基板の回路配線に低融
点ロウ材を介して接合した後、低融点ロウ材に配線基板
の絶縁基体と外部電気回路基板の熱膨張係数の差に起因
する熱応力が繰り返し作用した場合、低融点ロウ材の外
周端、即ち、各接続パッドの外周縁との接合界面付近に
前記熱応力によって亀裂が生じるが、該亀裂はその進行
方向が前記間隙部で変更されて阻止され、その結果、低
融点ロウ材が短期間で破断することはほとんどなく、こ
れによって各接続パッドと外部電気回路基板の回路配線
とを確実、強固に電気的接続することができるとともに
半導体素子の外部電気回路への接続を長期信頼性に優れ
たものとなすことが可能となる。
【００１０】また本発明の配線基板によれば、前記間隙
部の内周半径と接続パッドの半径との比を、接続パッド
表面と外部電気回路基板の回路配線表面との距離に対応
する最適な大きさ、即ち、１−（０．３２／ｄ）≦ｒ／
Ｒ≦１−（０．０７２／ｄ）（ｒ：円環状の間隙部の内
周半径（ｍｍ）、Ｒ：接続パッドの半径（ｍｍ）、ｄ：
接続パッド表面と外部電気回路基板の回路配線表面との
距離（ｍｍ））となるような範囲に特定したことから、
接続パッド表面と外部電気回路基板の回路配線表面との
間の距離が小さくなり、低融点ロウ材の接続パッドとの
界面付近の端部への熱応力の集中が顕著なものとなった
としても、この熱応力に対応させて接続パッドと低融点
ロウ材を常に強固に接合させることができ、低融点ロウ
材に亀裂が発生することを極めて有効に防止することが
可能となるとともに半導体素子の外部電気回路への接続
を長期信頼性により一層優れたものとなすことが可能と
なる。
【００１１】
【発明の実施の形態】次に本発明を添付の図面を基にし
て詳細に説明する。図１は、本発明の配線基板を使用し
た半導体素子収納用パッケージの一実施例を示す断面図
であり、１は絶縁基体、２は配線導体である。この絶縁
基体１と配線導体２とで半導体素子３を搭載する配線基
板４が構成される。
【００１２】前記絶縁基体１は、例えば、酸化アルミニ
ウム質焼結体、窒化アルミニウム質焼結体、ムライト質
焼結体、炭化珪素質焼結体、ガラスセラミック焼結体等
の電気絶縁材料から成り、その上面に半導体素子３が搭
載収容される凹部１ａを有し、凹部１ａ底面には半導体
素子３がガラスや樹脂、ロウ材等の接着剤を介して接着
固定される。
【００１３】前記絶縁基体１は、例えば、酸化アルミニ
ウム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化カルシウム、酸化マグネシウム等の原料粉末に
適当な有機バインダー、溶剤を添加混合して泥漿状のセ
ラミックスラリーとなすとともに該セラミックスラリー
を従来周知のドクターブレード法やカレンダーロール法
等のシート成形技術を採用してシート状のセラミックグ
リーンシート（セラミック生シート）を得、しかる後、
前記セラミックグリーンシートを切断加工や打ち抜き加
工により適当な形状とするとともにこれを複数枚積層
し、最後に前記積層されたセラミックグリーンシートを
還元雰囲気中、約１６００℃の温度で焼成することによ
って製作される。
【００１４】また前記絶縁基体１は、その凹部１ａ周辺
から下面にかけて多数の配線導体２が被着形成されてお
り、該配線導体２の凹部１ａ周辺部位には半導体素子３
の各電極がボンディングワイヤ５を介して電気的に接続
され、また絶縁基体１下面に導出された部位には配線導
体２と電気的に接続する複数の円形状の接続パッド６が
形成されている。
【００１５】前記配線導体２および接続パッド６は、半
導体素子３の電極を外部電気回路に接続する作用をな
し、例えば、タングステン、モリブデン、マンガン等の
高融点金属粉末から成り、タングステン等の高融点金属
粉末に適当な有機バインダーや溶剤を添加混合して得た
金属ペーストを絶縁基体１となるセラミックグリーンシ
ートに予め従来周知のスクリーン印刷法により所定パタ
ーンに印刷塗布しておくことによって、絶縁基体１の凹
部１ａ周辺から下面にかけて被着形成される。
【００１６】また前記接続パッド６は、配線基板４を外
部電気回路基板に実装する外部端子として作用し、低融
点ロウ材７を介して外部電気回路基板８の回路配線８ａ
に接合され、これにより半導体素子３の電極が外部電気
回路基板８の回路配線８ａと電気的に接続される。
【００１７】前記接続パッド６は、図２および図３に示
すように、その外周縁近傍に円環状の間隙部６ｂが形成
されており、該接続パッド６の間隙部６ｂよりも内側の
領域６ａは配線導体２を外部電気回路基板８の回路配線
８ａに確実に電気的接続させるための主接続部として作
用し、間隙部６ｂよりも外側の領域６ｃがその接合強度
を更に向上させる作用をなす。
【００１８】前記接続パッド６は、その外周縁近傍に円
環状の間隙部６ｂが形成されていることから、各接続パ
ッド６を外部電気回路基板８の回路配線８ａに低融点ロ
ウ材７を介して接合した後、低融点ロウ材７に配線基板
４の絶縁基体１と外部電気回路基板８の熱膨張係数の差
に起因する熱応力が繰り返し作用した場合、低融点ロウ
材７の外周端、即ち、各接続パッド６の外周縁との接合
界面付近に前記熱応力によって亀裂が生じるが、該亀裂
はその進行方向が前記間隙部６ｂにより変更されて阻止
され、その結果、低融点ロウ材７が短期間で破断するこ
とはほとんどなく、これによって各接続パッド６と外部
電気回路基板８の回路配線８ａとを確実、強固に電気的
接続することができるとともに半導体素子３の外部電気
回路への接続を長期信頼性に優れたものとなすことが可
能となる。
【００１９】また前記間隙部６ｂが形成された接続パッ
ド６は、間隙部６ｂの内周半径と接続パッドの半径との
比が、接続パッド表面と外部電気回路基板の回路配線表
面との距離に対応する最適な大きさ、即ち、１−（０．
３２／ｄ）≦ｒ／Ｒ≦１−（０．０７２／ｄ）（ｒ：円
環状の間隙部の内周半径（ｍｍ）、Ｒ：接続パッドの半
径（ｍｍ）、ｄ：接続パッド表面と外部電気回路基板の
回路配線表面との距離（ｍｍ））に特定されており、こ
れによって絶縁基体１の接続パッド６表面と外部電気回
路基板８の回路配線８ａとの距離が０．４ｍｍ以下と非
常に近く、低融点ロウ材７の接続パッド６との界面付近
の変位角が大きなものとなり熱応力が著しく集中したと
しても、接続パッド６の間隙部６ｂよりも外側の領域６
ｃの面積を広いものとすることによって接続パッド６に
対する低融点ロウ材７の接合強度を極めて強いものとな
し、接続パッド６と低融点ロウ材７を常に強固に接合さ
せることが可能となるとともに間隙部６ｂで低融点ロウ
材７に発生した亀裂の進行を有効に防止して半導体素子
３の外部電気回路への接続を長期信頼性に極めて優れた
ものとなすことができる。
【００２０】なお、前記間隙部６ｂの内周半径と接続パ
ッドの半径との比が、｛１−（０．３２／ｄ）｝＞ｒ／
Ｒ（ｒ：円環状の間隙部の内周半径（ｍｍ）、Ｒ：接続
パッドの半径（ｍｍ）、ｄ：（℃））となると間隙部６
bの内周半径が必要以上に小さくなって間隙部６bよりも
内側の領域６ａの面積が小さくなり、配線導体２と接続
パッド６の間隙部６ｂよりも内側の領域６ａとの間の電
気的接続の信頼性が大きく低下してしまい、またｒ／Ｒ
＞｛１−（０．０７２／ｄ）｝（ｒ：円環状の間隙部の
内周半径（ｍｍ）、Ｒ：接続パッドの半径（ｍｍ）、
ｄ：（ｍｍ））となると、絶縁基体１の接続パッド６表
面と外部電気回路基板８の回路配線８ａ表面との距離に
対して間隙部６ｂの内周半径が大きくなりすぎて間隙部
６ｂよりも外側の領域６ｃ及び間隙部６ｂの幅が不足
し、接続パッド６と回路配線８ａの間の距離に対応させ
て接続パッド６と低融点ロウ材７の接合強度を十分に強
固なものとすることができず、低融点ロウ材７に短期間
で破断が生じてしまう。従って、前記間隙部６ｂの内周
半径と接続パッドの半径との比は｛１−（０．３２／
ｄ）｝≦ｒ／Ｒ≦｛１−（０．００７２／ｄ）｝（ｒ：
円環状の間隙部の内周半径（ｍｍ）、Ｒ：接続パッドの
半径（ｍｍ）、ｄ：接続パッド表面と外部電気回路基板
の回路配線表面との距離（ｍｍ））の範囲に特定され
る。
【００２１】なお、前記間隙部６ｂは、その幅が接続パ
ッド６の半径に対して５％未満の狭いものになると亀裂
の進行方向を変更させるのが困難となって低融点ロウ材
７に破断を発生させてしまう危険性があり、また３５％
を超える広いものになると、低融点ロウ材７と接続パッ
ド６の接合面積が小さくなり、低融点ロウ材７の接続パ
ッド６に対する接合強度が低いものとなる危険性があ
る。従って、前記間隙部６ｂは、その幅を接続パッド６
の半径に対して５％〜３５％の範囲としておくことが好
ましい。
【００２２】また、前記接続パッド６は、間隙部６ｂの
内周の半径、即ち、接続パッド６の間隙部６ｂよりも内
側の領域６ａの半径が接続パッド６全体の半径の６０％
未満となると、間隙部６ｂ及び間隙部６ｂよりも外側の
領域６ｃの幅が広くなって亀裂が大きく進行したり、低
融点ロウ材７との接合面積が狭いものとなったりして接
続パッド６に対する低融点ロウ材７の長期にわたる接合
信頼性が低くなる傾向にあり、また８２％を超えると接
続パッド６の間隙部６ｂよりも外側の領域６ｃ及び間隙
部６ｂの幅がそれぞれ極めて狭いものとなって、亀裂の
進行を有効に阻止することができなくなる危険性があ
る。従って、前記接続パッド６は、間隙部６ｂの内周の
半径、即ち、接続パッド６の間隙部よりも内側の領域６
ａの半径が接続パッド６全体の半径に対し６０％〜８２
％の範囲としておくことが好ましい。
【００２３】前記接続パッド６は、また間隙部６ｂより
も内側の領域６ａを円形、間隙部６ｂよりも外側の領域
６ｃおよび間隙部６ｂを円環状とし、それぞれ同心円状
としておくと、熱応力が特定の部位に集中することなく
全体に分散し、その結果、熱応力の集中による亀裂の発
生が有効に阻止され、接合の信頼性をより一層優れたも
のとすることができる。従って、前記接続パッド６は、
間隙部６ｂよりも内側の領域６ａを円形、外側の領域６
ｃを円環状とし、それぞれ同心円状として形成しておく
ことが好ましい。
【００２４】また更に前記間隙部６ｂを挟んで対向する
間隙部６ｂよりも内側の領域６ａおよび外側の領域６ｃ
の側壁６ｄは、少なくともその表面側の角部に図２に示
すような絶縁基体１下面に対して角度θ１、６０°≦θ
1≦８５°の傾斜もたせておくと、低融点ロウ材７中を
進行する亀裂の進行方向を絶縁基体１の方向に容易に変
えさせて亀裂の進行を有効に阻止することができる。従
って、前記間隙部６ｂを挟んで対向する間隙部６ｂより
も内側の領域６ａおよび外側の領域６ｃの側壁６ｄは、
少なくともその表面側の角部に、絶縁基体１下面に対し
て６０°〜８５°の範囲で傾斜させておくことが好まし
い。
【００２５】更にまた、前記配線導体２および接続パッ
ド６は、その露出する領域に、ニッケル、銅、金等の低
融点ロウ材７に対する濡れ性およびボンディング性に優
れた金属からなるめっき層を、例えばニッケルまたは銅
を約１μｍ〜１０μｍ、金を０．０５μｍ〜５μｍの厚
さで順次、被着させておくと、配線導体２および接続パ
ッド６の酸化腐蝕を効果的に防ぐことができるととも
に、接続パッド６に対し低融点ロウ材７やボンディング
ワイヤ５を強固に接合、接続させることができる。従っ
て、前記配線導体２および接続パッド６はその表面にニ
ッケル、銅、金等のめっき層を約１μｍ〜１５μｍ程度
の厚さで被着させておくことが好ましい。
【００２６】かくして本発明の配線基板によれば、絶縁
基体１の凹部１ａ底面に半導体素子３をガラスや樹脂、
ロウ材等の接着剤を介して接着固定するとともにこの半
導体素子３の各電極を配線導体２にボンディングワイヤ
５を介して電気的に接続し、しかる後、絶縁基体１の上
面に金属やセラミックスから成る蓋体９をガラスや樹
脂、ロウ材等の封止材を介して接合させ、絶縁基体１と
蓋体９とから成る容器内部に半導体素子３を気密に収容
することによって製品としての半導体装置が完成する。
【００２７】なお、本発明の配線基板は上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば種々の変更は可能である。
【００２８】
【発明の効果】本発明の配線基板によれば、接続パッド
の外周縁近傍に、所定条件の間隙部を形成していること
から、各接続パッドを外部電気回路基板の回路配線に低
融点ロウ材を介して接合した後、低融点ロウ材に配線基
板の絶縁基体と外部電気回路基板の熱膨張係数の差に起
因する熱応力が繰り返し作用した場合、低融点ロウ材の
外周端、即ち、各接続パッドの外周縁との接合界面付近
に前記熱応力によって亀裂が生じるが、該亀裂はその進
行方向が前記間隙部で変更されて阻止され、その結果、
低融点ロウ材が短期間で破断することはほとんどなく、
これによって各接続パッドと外部電気回路基板の回路配
線とを確実、強固に電気的接続することができるととも
に半導体素子の外部電気回路への接続を長期信頼性に優
れたものとなすことが可能となる。
【００２９】また本発明の配線基板によれば、前記間隙
部の内周半径と接続パッドの半径との比を、接続パッド
表面と外部電気回路基板の回路配線表面との距離に対応
する最適な大きさ、即ち、１−（０．３２／ｄ）≦ｒ／
Ｒ≦１−（０．０７２／ｄ）（ｒ：円環状の間隙部の内
周半径（ｍｍ）、Ｒ：接続パッドの半径（ｍｍ）、ｄ：
接続パッド表面と外部電気回路基板の回路配線表面との
距離（ｍｍ））となるような範囲に特定したことから、
接続パッド表面と外部電気回路基板の回路配線表面との
間の距離が小さくなり、低融点ロウ材の接続パッドとの
界面付近の端部への熱応力の集中が顕著なものとなった
としても、この熱応力に対応させて接続パッドと低融点
ロウ材を常に強固に接合させることができ、低融点ロウ
材に亀裂が発生することを極めて有効に防止することが
可能となるとともに半導体素子の外部電気回路への接続
を長期信頼性により一層優れたものとなすことが可能と
なる。
【図面の簡単な説明】
【図１】本発明の配線基板の一実施例を示す断面図であ
る。
【図２】図１に示す配線基板の要部拡大断面図である。
【図３】図１に示す配線基板の要部拡大平面図である。
【符号の説明】
１・・・・絶縁基体 １ａ・・・凹部 ２・・・・配線導体 ３・・・・半導体素子 ４・・・・配線基板 ５・・・・ボンディングワイヤ ６・・・・接続パッド ６ａ・・・間隙部より内側の領域 ６ｂ・・・間隙部 ６ｃ・・・間隙部より外側の領域 ６ｄ・・・側壁 ７・・・・低融点ロウ材 ８・・・・外部電気回路基板 ８ａ・・・回路配線 ９・・・・蓋体

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】電気絶縁材料から成り、表面に半導体素子
    搭載部を有する絶縁基体と、該絶縁基体の下面に形成さ
    れ、外部電気回路基板の回路配線に低融点ロウ材を介し
    て接続される多数の円形状の接続パッドと、前記絶縁基
    体の前記搭載部から前記接続パッドにかけて導出される
    複数個の配線導体とから成る配線基板であって、前記接
    続パッドはその外周縁近傍に下記式を満足する円環状の
    間隙部が形成されていることを特徴とする配線基板。 １−（０．３２／ｄ）≦ｒ／Ｒ≦１−（０．０７２／
    ｄ） ただし、 ｒ：円環状の間隙部の内周半径（ｍｍ） Ｒ：接続パッドの半径（ｍｍ） ｄ：接続パッド表面と外部電気回路基板の回路配線表面
    との距離（ｍｍ）
  2. 【請求項２】前記間隙部は、その内周の半径が接続パッ
    ドの半径の６０％〜８２％であることを特徴とする請求
    項１に記載の配線基板。
  3. 【請求項３】前記間隙部の幅が、前記接続パッドの半径
    の５％〜３５％であることを特徴とする請求項１に記載
    の配線基板。
JP2000046433A 2000-02-23 2000-02-23 配線基板 Pending JP2001237344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000046433A JP2001237344A (ja) 2000-02-23 2000-02-23 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000046433A JP2001237344A (ja) 2000-02-23 2000-02-23 配線基板

Publications (1)

Publication Number Publication Date
JP2001237344A true JP2001237344A (ja) 2001-08-31

Family

ID=18568842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000046433A Pending JP2001237344A (ja) 2000-02-23 2000-02-23 配線基板

Country Status (1)

Country Link
JP (1) JP2001237344A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086498A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
KR101114647B1 (ko) 2009-01-21 2012-03-05 후지쯔 가부시끼가이샤 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086498A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US7777328B2 (en) 2006-01-27 2010-08-17 Ibiden Co., Ltd. Substrate and multilayer circuit board
KR101114647B1 (ko) 2009-01-21 2012-03-05 후지쯔 가부시끼가이샤 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법

Similar Documents

Publication Publication Date Title
JP3435034B2 (ja) 回路基板
JP2001237344A (ja) 配線基板
JP3838940B2 (ja) 配線基板
JP2001237529A (ja) 配線基板
JP2003179175A (ja) 配線基板
JP2001237343A (ja) 配線基板
JP3850341B2 (ja) 配線基板
JP3784345B2 (ja) 配線基板
JP4189312B2 (ja) 配線基板
JP2001185652A (ja) 配線基板
JP2001237340A (ja) 配線基板
JP2001237345A (ja) 配線基板
JP2003158220A (ja) 配線基板
JP3532049B2 (ja) 半導体装置と回路基板との接続構造
JP2001144406A (ja) 配線基板
JP2001127187A (ja) 配線基板
JP3935054B2 (ja) 配線基板
JP2001127418A (ja) 配線基板
JP3872401B2 (ja) 配線基板
JP2005101376A (ja) 電子部品収納用パッケージおよび電子装置
JP2004140111A (ja) 配線基板
JP2003218489A (ja) 配線基板
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP2004200416A (ja) 配線基板
JP2003243553A (ja) 配線基板