JP3435034B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP3435034B2 JP3435034B2 JP26240497A JP26240497A JP3435034B2 JP 3435034 B2 JP3435034 B2 JP 3435034B2 JP 26240497 A JP26240497 A JP 26240497A JP 26240497 A JP26240497 A JP 26240497A JP 3435034 B2 JP3435034 B2 JP 3435034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- solder
- terminal
- semiconductor element
- terminal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
- H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージの基板等に使用される回路基板に関し、特に外
部電気回路基板へのほぼ球状の端子による接続信頼性の
高い端子パッドを有する回路基板に関するものである。
ッケージの基板等に使用される回路基板に関し、特に外
部電気回路基板へのほぼ球状の端子による接続信頼性の
高い端子パッドを有する回路基板に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路素子）等
の半導体素子を収容するための半導体素子収納用パッケ
ージにはその基板としてアルミナセラミックス等の電気
絶縁材料から成る回路基板が使用されており、そのよう
な回路基板は、その上面のほぼ中央に半導体素子を載置
して収容するための載置部を有する絶縁基体と、その載
置部周辺から絶縁基体の下面にかけて導出されるタング
ステン・モリブデン等の高融点金属粉末から成る複数個
のメタライズ配線層と、絶縁基体の下面に形成され、メ
タライズ配線層が電気的に接続される複数個の端子パッ
ドと、端子パッドにロウ付け取着される半田等からなる
ほぼ球状の端子とから構成されており、このような回路
基板と前記載置部を封止するための蓋体とにより半導体
素子収納用パッケージが構成される。そして、回路基板
上の載置部底面にガラスや樹脂等から成る接着剤を介し
て半導体素子を接着固定させ、半導体素子の各電極とメ
タライズ配線層とをボンディングワイヤを介して電気的
に接続させるとともに、回路基板の絶縁基体上面にガラ
スや樹脂等から成る封止材を介して蓋体を接合させ、絶
縁基体と蓋体とから成る容器内部に半導体素子を気密に
封止することによって製品としての半導体装置とされて
いた。
の半導体素子を収容するための半導体素子収納用パッケ
ージにはその基板としてアルミナセラミックス等の電気
絶縁材料から成る回路基板が使用されており、そのよう
な回路基板は、その上面のほぼ中央に半導体素子を載置
して収容するための載置部を有する絶縁基体と、その載
置部周辺から絶縁基体の下面にかけて導出されるタング
ステン・モリブデン等の高融点金属粉末から成る複数個
のメタライズ配線層と、絶縁基体の下面に形成され、メ
タライズ配線層が電気的に接続される複数個の端子パッ
ドと、端子パッドにロウ付け取着される半田等からなる
ほぼ球状の端子とから構成されており、このような回路
基板と前記載置部を封止するための蓋体とにより半導体
素子収納用パッケージが構成される。そして、回路基板
上の載置部底面にガラスや樹脂等から成る接着剤を介し
て半導体素子を接着固定させ、半導体素子の各電極とメ
タライズ配線層とをボンディングワイヤを介して電気的
に接続させるとともに、回路基板の絶縁基体上面にガラ
スや樹脂等から成る封止材を介して蓋体を接合させ、絶
縁基体と蓋体とから成る容器内部に半導体素子を気密に
封止することによって製品としての半導体装置とされて
いた。
【０００３】かかる半導体装置は、絶縁基体下面の端子
パッドにロウ付け取着されている半田等から成るほぼ球
状の端子を、樹脂絶縁材料と銅配線等により形成される
外部電気回路基板の配線導体上に載置当接させ、しかる
後、ほぼ球状の端子を約150〜250 ℃の温度で加熱溶融
し、端子を配線導体に接合させることによって外部電気
回路基板上に実装される。これと同時に、半導体素子収
納用パッケージの内部に収容されている半導体素子はそ
の各電極がメタライズ配線層およびほぼ球状の端子を介
して外部電気回路に接続されることとなる。
パッドにロウ付け取着されている半田等から成るほぼ球
状の端子を、樹脂絶縁材料と銅配線等により形成される
外部電気回路基板の配線導体上に載置当接させ、しかる
後、ほぼ球状の端子を約150〜250 ℃の温度で加熱溶融
し、端子を配線導体に接合させることによって外部電気
回路基板上に実装される。これと同時に、半導体素子収
納用パッケージの内部に収容されている半導体素子はそ
の各電極がメタライズ配線層およびほぼ球状の端子を介
して外部電気回路に接続されることとなる。
【０００４】また、かかる半導体装置を構成する回路基
板の絶縁基体下面の端子パッドの形状は、半田等から成
る端子をほぼ球状の突起部として取着するために、例え
ば特開平５−183067号公報に開示されているように円形
状または四角形以上の多角形状・多角形の一部を円弧状
にした形状等とされており、このような形状とすること
により、取着される半田の表面張力によってほぼ球状の
突起部として端子が形成される。
板の絶縁基体下面の端子パッドの形状は、半田等から成
る端子をほぼ球状の突起部として取着するために、例え
ば特開平５−183067号公報に開示されているように円形
状または四角形以上の多角形状・多角形の一部を円弧状
にした形状等とされており、このような形状とすること
により、取着される半田の表面張力によってほぼ球状の
突起部として端子が形成される。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の回路基板をほぼ球状の端子を介して外部電気
回路基板に接続する場合、アルミナセラミックス等から
成る絶縁基体の熱膨張係数が４〜７×10-6／℃程度であ
るのに対し、外部電気回路基板が一般にガラスエポキシ
等の樹脂絶縁材料から成り、その熱膨張係数が１×10-5
〜４×10-5／℃と大きく、両者の熱膨張係数が大きく相
違していた。そのため、半導体素子が作動時に発熱し停
止時には周辺温度に戻ることに伴う温度サイクルが回路
基板の絶縁基体と外部電気回路基板の両方に繰り返し印
加されると、両者間に熱膨張係数の相違に起因する大き
な熱応力が発生し、これが端子パッドとほぼ球状の端子
との間にも作用してこれらの接合部に疲労を生じさせて
ついには剥離や破壊を発生させてしまい、その結果、回
路基板に搭載される半導体素子の各電極を長期間にわた
り所定の外部電気回路基板に電気的に接続させることが
できないという問題点を有していた。
うな従来の回路基板をほぼ球状の端子を介して外部電気
回路基板に接続する場合、アルミナセラミックス等から
成る絶縁基体の熱膨張係数が４〜７×10-6／℃程度であ
るのに対し、外部電気回路基板が一般にガラスエポキシ
等の樹脂絶縁材料から成り、その熱膨張係数が１×10-5
〜４×10-5／℃と大きく、両者の熱膨張係数が大きく相
違していた。そのため、半導体素子が作動時に発熱し停
止時には周辺温度に戻ることに伴う温度サイクルが回路
基板の絶縁基体と外部電気回路基板の両方に繰り返し印
加されると、両者間に熱膨張係数の相違に起因する大き
な熱応力が発生し、これが端子パッドとほぼ球状の端子
との間にも作用してこれらの接合部に疲労を生じさせて
ついには剥離や破壊を発生させてしまい、その結果、回
路基板に搭載される半導体素子の各電極を長期間にわた
り所定の外部電気回路基板に電気的に接続させることが
できないという問題点を有していた。
【０００６】そこで、このような端子パッドとほぼ球状
の端子との接合部に発生する剥離や破壊について詳細に
解析したところ、回路基板の絶縁基体は強度が高いため
熱応力が作用しても基体に反りが生じることはないのに
対し、外部電気回路基板は強度が低く弾性を有するため
熱膨張に応じて反りを生じることから、回路基板に沿っ
た方向のみならず回路基板に垂直な方向の熱応力もほぼ
球状の端子に作用することとなり、その結果、ほぼ球状
の端子と回路基板の端子パッドとの接合部の中でも特に
回路基板の絶縁基体の外周側すなわち絶縁基体の中心側
から見て反対側に位置する部位に集中的に作用すること
を知見した。そして、その部位のほぼ球状の端子が端子
パッドに対して直角以下の角度でもって接していること
から熱応力による歪みが集中しやすくなっているため、
その部位にクラックや剥離・破壊が発生することを知見
した。
の端子との接合部に発生する剥離や破壊について詳細に
解析したところ、回路基板の絶縁基体は強度が高いため
熱応力が作用しても基体に反りが生じることはないのに
対し、外部電気回路基板は強度が低く弾性を有するため
熱膨張に応じて反りを生じることから、回路基板に沿っ
た方向のみならず回路基板に垂直な方向の熱応力もほぼ
球状の端子に作用することとなり、その結果、ほぼ球状
の端子と回路基板の端子パッドとの接合部の中でも特に
回路基板の絶縁基体の外周側すなわち絶縁基体の中心側
から見て反対側に位置する部位に集中的に作用すること
を知見した。そして、その部位のほぼ球状の端子が端子
パッドに対して直角以下の角度でもって接していること
から熱応力による歪みが集中しやすくなっているため、
その部位にクラックや剥離・破壊が発生することを知見
した。
【０００７】本発明は上記問題点ならびに知見に鑑みて
案出されたものであり、その目的は、半導体素子収納用
パッケージやＣＳＰ（Chip Size Package ）・インター
ポーザ（中継基板）等に使用される回路基板に形成され
た端子パッドとほぼ球状の端子との接合部における半導
体素子の作動に伴う発熱による疲労破壊の発生を、端子
パッドの形状を改良して熱膨張差による応力を分散させ
て防止することにより、搭載される半導体素子の各電極
を長期間にわたり所定の外部電気回路基板に安定して電
気的に接続することができる回路基板を提供することに
ある。
案出されたものであり、その目的は、半導体素子収納用
パッケージやＣＳＰ（Chip Size Package ）・インター
ポーザ（中継基板）等に使用される回路基板に形成され
た端子パッドとほぼ球状の端子との接合部における半導
体素子の作動に伴う発熱による疲労破壊の発生を、端子
パッドの形状を改良して熱膨張差による応力を分散させ
て防止することにより、搭載される半導体素子の各電極
を長期間にわたり所定の外部電気回路基板に安定して電
気的に接続することができる回路基板を提供することに
ある。
【０００８】
【課題を解決するための手段】本発明の回路基板は、上
面または下面に半導体素子搭載部を有するとともにこの
半導体素子搭載部から導出する配線パターンが配設され
て成る絶縁基体と、この絶縁基体の下面に形成され、前
記配線パターンに接続されるとともに半田端子が接合さ
れる略円形の複数個の端子パッドとを具備して成る回路
基板であって、前記端子パッドは、前記絶縁基体の中心
側から外周側に向けて径方向に突出し、前記半田端子の
一部を引き出して前記半田端子と前記端子パッドとを鈍
角でもって接合する半田引出部が形成されていることを
特徴とするものである。
面または下面に半導体素子搭載部を有するとともにこの
半導体素子搭載部から導出する配線パターンが配設され
て成る絶縁基体と、この絶縁基体の下面に形成され、前
記配線パターンに接続されるとともに半田端子が接合さ
れる略円形の複数個の端子パッドとを具備して成る回路
基板であって、前記端子パッドは、前記絶縁基体の中心
側から外周側に向けて径方向に突出し、前記半田端子の
一部を引き出して前記半田端子と前記端子パッドとを鈍
角でもって接合する半田引出部が形成されていることを
特徴とするものである。
【０００９】また本発明の回路基板は、上記構成におい
て、前記半田引出部は、長さが前記端子パッドの直径の
１／４（４分の１）以上２倍以下であり、かつ前記端子
パッドと接する幅が前記端子パッドの直径の１／10（10
分の１）以上１／３（３分の１）以下であることを特徴
とするものである。
て、前記半田引出部は、長さが前記端子パッドの直径の
１／４（４分の１）以上２倍以下であり、かつ前記端子
パッドと接する幅が前記端子パッドの直径の１／10（10
分の１）以上１／３（３分の１）以下であることを特徴
とするものである。
【００１０】本発明の回路基板によれば、絶縁基体の下
面に形成され、半導体素子搭載部から導出する配線パタ
ーンに接続されるとともに半田端子が接合される略円形
の複数個の端子パッドに対し、絶縁基体の中心側から外
周側に向けて径方向に突出し、半田端子の一部を引き出
して半田端子と端子パッドとを鈍角でもって接合する半
田引出部が形成されていることから、その半田引出部に
よってその部位の半田端子が略円形状の端子パッドから
引き出されてほぼ球状の半田端子にメニスカステールを
形成することとなり、半田端子が端子パッドに対して直
角を超える角度すなわち鈍角でもって接することとなっ
て、熱応力による歪みを分散させることができ、端子パ
ッドと半田端子との接合部の絶縁基体の外周側における
熱応力の集中によるクラックや剥離・破壊の発生を無く
すことができる。その結果、搭載される半導体素子の各
電極を半田端子を介して長期間にわたり所定の外部電気
回路基板に安定して電気的に接続することができる回路
基板となる。
面に形成され、半導体素子搭載部から導出する配線パタ
ーンに接続されるとともに半田端子が接合される略円形
の複数個の端子パッドに対し、絶縁基体の中心側から外
周側に向けて径方向に突出し、半田端子の一部を引き出
して半田端子と端子パッドとを鈍角でもって接合する半
田引出部が形成されていることから、その半田引出部に
よってその部位の半田端子が略円形状の端子パッドから
引き出されてほぼ球状の半田端子にメニスカステールを
形成することとなり、半田端子が端子パッドに対して直
角を超える角度すなわち鈍角でもって接することとなっ
て、熱応力による歪みを分散させることができ、端子パ
ッドと半田端子との接合部の絶縁基体の外周側における
熱応力の集中によるクラックや剥離・破壊の発生を無く
すことができる。その結果、搭載される半導体素子の各
電極を半田端子を介して長期間にわたり所定の外部電気
回路基板に安定して電気的に接続することができる回路
基板となる。
【００１１】
【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。図１（ａ）および（ｂ）は本発明の回
路基板の実施の形態の一例を示す平面図およびその部分
拡大平面図であり、図２は本発明の回路基板の実施の形
態の他の例を示す同様の平面図およびその部分拡大平面
図である。図１（ａ）および図２（ａ）はそれぞれ回路
基板を下面側から見た平面図である。これらの図におい
て１は絶縁基体であり、２は複数個の端子パッドであ
る。
詳細に説明する。図１（ａ）および（ｂ）は本発明の回
路基板の実施の形態の一例を示す平面図およびその部分
拡大平面図であり、図２は本発明の回路基板の実施の形
態の他の例を示す同様の平面図およびその部分拡大平面
図である。図１（ａ）および図２（ａ）はそれぞれ回路
基板を下面側から見た平面図である。これらの図におい
て１は絶縁基体であり、２は複数個の端子パッドであ
る。
【００１２】絶縁基体１は熱膨張係数が小さいセラミッ
クス等の電気絶縁材料、例えば酸化アルミニウム質焼結
体・窒化アルミニウム質焼結体・炭化珪素質焼結体・ム
ライト質焼結体・ガラスセラミックス焼結体等から成
り、例えば酸化アルミニウム質焼結体から成る場合は、
酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化
カルシウム等の原料粉末に適当な有機バインダ・可塑剤
・溶剤等を添加混合して泥漿物を作り、その泥漿物から
ドクターブレード法やカレンダーロール法によってグリ
ーンシート（生シート）と成し、しかる後、そのグリー
ンシートに適当な打ち抜き加工を施すとともにこれを複
数枚積層し、約1600℃の温度で焼成することによって作
製される。
クス等の電気絶縁材料、例えば酸化アルミニウム質焼結
体・窒化アルミニウム質焼結体・炭化珪素質焼結体・ム
ライト質焼結体・ガラスセラミックス焼結体等から成
り、例えば酸化アルミニウム質焼結体から成る場合は、
酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化
カルシウム等の原料粉末に適当な有機バインダ・可塑剤
・溶剤等を添加混合して泥漿物を作り、その泥漿物から
ドクターブレード法やカレンダーロール法によってグリ
ーンシート（生シート）と成し、しかる後、そのグリー
ンシートに適当な打ち抜き加工を施すとともにこれを複
数枚積層し、約1600℃の温度で焼成することによって作
製される。
【００１３】また、絶縁基体１の上面または下面には半
導体素子が搭載される半導体素子搭載部（図示せず）が
設けられており、その半導体素子搭載部には半導体素子
がガラスや樹脂等の接着剤を介して、あるいは半田端子
等により取着される。
導体素子が搭載される半導体素子搭載部（図示せず）が
設けられており、その半導体素子搭載部には半導体素子
がガラスや樹脂等の接着剤を介して、あるいは半田端子
等により取着される。
【００１４】さらに、絶縁基体１には半導体素子搭載部
から導出する配線パターン（図示せず）が複数配設され
ており、この配線パターンの半導体素子搭載部近傍の部
位には搭載された半導体素子の電極がボンディングワイ
ヤあるいは半田端子等を介してそれぞれ接続され、他方
の端部は絶縁基体１の下面に導出されて、下面に形成さ
れた複数個の端子パッドにそれぞれ接続される。
から導出する配線パターン（図示せず）が複数配設され
ており、この配線パターンの半導体素子搭載部近傍の部
位には搭載された半導体素子の電極がボンディングワイ
ヤあるいは半田端子等を介してそれぞれ接続され、他方
の端部は絶縁基体１の下面に導出されて、下面に形成さ
れた複数個の端子パッドにそれぞれ接続される。
【００１５】このような配線パターンは例えばメタライ
ズ配線層により形成される。メタライズ配線層はタング
ステン・モリブデン・マンガン等の高融点金属から成
り、タングステン等の高融点金属粉末に適当な有機バイ
ンダ・可塑剤・溶剤等を添加混合して得た金属ペースト
を絶縁基体１となるグリーンシートに予め従来周知のス
クリーン印刷法等により所定パターンに印刷塗布してお
くことによって、焼成後に絶縁基体１の所定位置に所定
パターンに被着形成される。
ズ配線層により形成される。メタライズ配線層はタング
ステン・モリブデン・マンガン等の高融点金属から成
り、タングステン等の高融点金属粉末に適当な有機バイ
ンダ・可塑剤・溶剤等を添加混合して得た金属ペースト
を絶縁基体１となるグリーンシートに予め従来周知のス
クリーン印刷法等により所定パターンに印刷塗布してお
くことによって、焼成後に絶縁基体１の所定位置に所定
パターンに被着形成される。
【００１６】また、端子パッド２も配線パターンと同様
にタングステン・モリブデン・マンガン等の高融点金属
により形成され、タングステン等の高融点金属粉末に適
当な有機バインダ・可塑剤・溶剤等を添加混合して得た
金属ペーストを、導出された配線パターンに対応させて
絶縁基体１の下面に所定パターンに印刷塗布した後、有
機バインダや溶剤を蒸発させてから焼成することによ
り、絶縁基体１の下面に略円形の形状に形成されるとと
もに配線パターンと電気的に接続される。
にタングステン・モリブデン・マンガン等の高融点金属
により形成され、タングステン等の高融点金属粉末に適
当な有機バインダ・可塑剤・溶剤等を添加混合して得た
金属ペーストを、導出された配線パターンに対応させて
絶縁基体１の下面に所定パターンに印刷塗布した後、有
機バインダや溶剤を蒸発させてから焼成することによ
り、絶縁基体１の下面に略円形の形状に形成されるとと
もに配線パターンと電気的に接続される。
【００１７】この端子パッド２は、その形状を略円形と
することにより、これに接合される半田端子をほぼ球状
の突起部とするのに好適となるが、この形状は四角形以
上の多角形状や多角形の一部を円弧状にした形状等とし
てもよい。
することにより、これに接合される半田端子をほぼ球状
の突起部とするのに好適となるが、この形状は四角形以
上の多角形状や多角形の一部を円弧状にした形状等とし
てもよい。
【００１８】そして、３・４はそれぞれ端子パッド２に
形成された半田引出部であり、この半田引出部３・４は
端子パッド２に対して絶縁基体１の中心側から外周側に
向けて略円形の端子パッド２の径方向に突出するよう
に、端子パッド２と同様にタングステン・モリブデン・
マンガン等の高融点金属により形成されている。
形成された半田引出部であり、この半田引出部３・４は
端子パッド２に対して絶縁基体１の中心側から外周側に
向けて略円形の端子パッド２の径方向に突出するよう
に、端子パッド２と同様にタングステン・モリブデン・
マンガン等の高融点金属により形成されている。
【００１９】ここで、図１（ａ）に示す半田引出部３
は、図１（ｂ）にその部分拡大平面図で示すようにほぼ
一定の幅で形成された例を示し、図２（ａ）に示す半田
引出部４は、図２（ｂ）示すその部分拡大平面図で示す
ようにその幅が端子パッド２と接する箇所で狭く先端で
広くして形成された例を示している。このように半田引
出部３・４の形状は、後述するようにこの半田引出部３
・４により半田端子の一部を引き出すことができるもの
であれば、種々の形状とすることができる。
は、図１（ｂ）にその部分拡大平面図で示すようにほぼ
一定の幅で形成された例を示し、図２（ａ）に示す半田
引出部４は、図２（ｂ）示すその部分拡大平面図で示す
ようにその幅が端子パッド２と接する箇所で狭く先端で
広くして形成された例を示している。このように半田引
出部３・４の形状は、後述するようにこの半田引出部３
・４により半田端子の一部を引き出すことができるもの
であれば、種々の形状とすることができる。
【００２０】各端子パッド２における半田引出部３・４
の突出方向は、絶縁基体１の中心側から外周側に向いて
いればそれぞれ熱応力の方向を考慮して適宜設定すれば
よく、例えば図１（ａ）および図２（ａ）に示したよう
に略正方形の絶縁基体１に対して端子パッド２を略正方
形をなすように環状に配列した場合には、正方形を概ね
４等分した各領域（各象限）においてそれぞれの正方形
の角の方向に向けて形成すると、半田端子と端子パッド
２との接合部において熱応力の集中する部位に半田引出
部３・４が位置することとなって好適となる。
の突出方向は、絶縁基体１の中心側から外周側に向いて
いればそれぞれ熱応力の方向を考慮して適宜設定すれば
よく、例えば図１（ａ）および図２（ａ）に示したよう
に略正方形の絶縁基体１に対して端子パッド２を略正方
形をなすように環状に配列した場合には、正方形を概ね
４等分した各領域（各象限）においてそれぞれの正方形
の角の方向に向けて形成すると、半田端子と端子パッド
２との接合部において熱応力の集中する部位に半田引出
部３・４が位置することとなって好適となる。
【００２１】また、半田引出部３・４の突出方向は絶縁
基板１の中心から外周に向けて放射状としてもよい。ま
た、熱応力の影響の大きい端子パッド２に選択的に形成
しておいてもよく、熱応力の影響の小さい部位、例えば
正方形状の絶縁基板１であればその下面を４等分する中
心線上に位置する端子パッド２等に対しては、端子パッ
ド２同士の間隔等も考慮して半田引出部３・４の形成を
省略してもよい。このように、半田引出部３・４の突出
方向は端子パッド２の配列間隔や絶縁基板１および外部
電気回路基板の仕様に応じて適宜設定すればよい。
基板１の中心から外周に向けて放射状としてもよい。ま
た、熱応力の影響の大きい端子パッド２に選択的に形成
しておいてもよく、熱応力の影響の小さい部位、例えば
正方形状の絶縁基板１であればその下面を４等分する中
心線上に位置する端子パッド２等に対しては、端子パッ
ド２同士の間隔等も考慮して半田引出部３・４の形成を
省略してもよい。このように、半田引出部３・４の突出
方向は端子パッド２の配列間隔や絶縁基板１および外部
電気回路基板の仕様に応じて適宜設定すればよい。
【００２２】この半田引出部３・４の端子パッド２と接
する箇所の幅は、略円形の端子パッド２の直径の１／10
未満であると端子パッド２に接合される半田端子の一部
を半田引出部３・４に引き出すことが困難となる傾向が
ある。他方、この幅が端子パッド２の直径の１／３を超
えると半田引出部３への半田の流れ込み量が多くなって
端子パッド２に接合される半田端子の中心位置の位置ず
れが大きくなる傾向があり、外部電気回路基板側の接続
パッドに対して半田端子の位置がずれて正確な接続がで
きなくなる傾向がある。従って、半田引出部３・４の端
子パッド２と接する幅は端子パッド２の直径の１／10以
上１／３以下であることが好ましい。
する箇所の幅は、略円形の端子パッド２の直径の１／10
未満であると端子パッド２に接合される半田端子の一部
を半田引出部３・４に引き出すことが困難となる傾向が
ある。他方、この幅が端子パッド２の直径の１／３を超
えると半田引出部３への半田の流れ込み量が多くなって
端子パッド２に接合される半田端子の中心位置の位置ず
れが大きくなる傾向があり、外部電気回路基板側の接続
パッドに対して半田端子の位置がずれて正確な接続がで
きなくなる傾向がある。従って、半田引出部３・４の端
子パッド２と接する幅は端子パッド２の直径の１／10以
上１／３以下であることが好ましい。
【００２３】また、半田引出部３・４の長さは、略円形
の端子パッド２の直径の１／４未満であると端子パッド
２に接合される半田端子の半田引出部３・４への半田の
流れ込み量が十分でなくなって、半田端子に良好なメニ
スカステールを形成し半田端子が端子パッド２に対して
鈍角でもって接することが困難となる傾向がある。他
方、半田引出部３・４の長さが端子パッド２の直径の２
倍を超えると半田引出部３・４の先端まで半田を引き出
すことが困難となり、また高密度に配設された隣接する
端子パッド２とショートしやすくなって端子パッド２を
高密度に配設することが困難となる傾向がある。従っ
て、半田引出部３の長さは略円形の端子パッド２の直径
の１／４以上２倍以下とすることが好ましい。
の端子パッド２の直径の１／４未満であると端子パッド
２に接合される半田端子の半田引出部３・４への半田の
流れ込み量が十分でなくなって、半田端子に良好なメニ
スカステールを形成し半田端子が端子パッド２に対して
鈍角でもって接することが困難となる傾向がある。他
方、半田引出部３・４の長さが端子パッド２の直径の２
倍を超えると半田引出部３・４の先端まで半田を引き出
すことが困難となり、また高密度に配設された隣接する
端子パッド２とショートしやすくなって端子パッド２を
高密度に配設することが困難となる傾向がある。従っ
て、半田引出部３の長さは略円形の端子パッド２の直径
の１／４以上２倍以下とすることが好ましい。
【００２４】なお、前述のようにして形成した略円径の
端子パッド２および半田引出部３・４の高融点金属の表
面には、厚み１〜20μｍのニッケルメッキならびに厚み
0.01〜0.5 μｍの金メッキを施すことが好ましく、これ
により高融点金属の表面の酸化を有効に防止できると同
時に半田端子との接合を強固に保つことができる。
端子パッド２および半田引出部３・４の高融点金属の表
面には、厚み１〜20μｍのニッケルメッキならびに厚み
0.01〜0.5 μｍの金メッキを施すことが好ましく、これ
により高融点金属の表面の酸化を有効に防止できると同
時に半田端子との接合を強固に保つことができる。
【００２５】そして、端子パッド２の表面には半田端
子、例えば鉛と錫の重量比を４：６とした低融点の鉛−
錫半田等から成るほぼ球状の半田端子がロウ付け等によ
り接合され、その半田端子の一部が半田引出部３・４に
より引き出されて良好なメニスカステールを形成する。
これによって端子パッド２とほぼ球状の半田端子とが、
半田引出部３・４の位置する側の部位、すなわち絶縁基
体１の外周側の部位において鈍角でもって強固に接合さ
れることとなり、絶縁基体１の半導体素子搭載部に半導
体素子を搭載してこの回路基板を外部電気回路基板に実
装した後、半導体素子の作動時の発熱が絶縁基体１と外
部電気回路基板の両方に繰り返し印加され、両者の熱膨
張係数の相違に起因する大きな熱応力が略円形の端子パ
ッド２と半田端子との接合部に加わったとしても、その
熱応力は半田引出部３・４によって形成された半田端子
のメニスカステールにより効果的に分散されるので、端
子パッド２と半田端子との間のクラックや剥離・破壊の
発生が有効に防止される。
子、例えば鉛と錫の重量比を４：６とした低融点の鉛−
錫半田等から成るほぼ球状の半田端子がロウ付け等によ
り接合され、その半田端子の一部が半田引出部３・４に
より引き出されて良好なメニスカステールを形成する。
これによって端子パッド２とほぼ球状の半田端子とが、
半田引出部３・４の位置する側の部位、すなわち絶縁基
体１の外周側の部位において鈍角でもって強固に接合さ
れることとなり、絶縁基体１の半導体素子搭載部に半導
体素子を搭載してこの回路基板を外部電気回路基板に実
装した後、半導体素子の作動時の発熱が絶縁基体１と外
部電気回路基板の両方に繰り返し印加され、両者の熱膨
張係数の相違に起因する大きな熱応力が略円形の端子パ
ッド２と半田端子との接合部に加わったとしても、その
熱応力は半田引出部３・４によって形成された半田端子
のメニスカステールにより効果的に分散されるので、端
子パッド２と半田端子との間のクラックや剥離・破壊の
発生が有効に防止される。
【００２６】次に、本発明の回路基板に半導体素子を搭
載して外部電気回路基板に実装した例を図３に断面図で
示す。また、図３の回路基板と外部電気回路基板との接
続部の拡大断面図を図４に示す。図３および図４におい
て、５は本発明の回路基板、12は回路基板５に搭載され
た半導体素子、15は回路基板が実装された外部電気回路
基板である。なお、この回路基板５に図示しない蓋体を
取着することにより、この回路基板５を使用した半導体
素子収納用パッケージとなり、その内部に半導体素子12
を気密に封止することにより半導体装置となる。
載して外部電気回路基板に実装した例を図３に断面図で
示す。また、図３の回路基板と外部電気回路基板との接
続部の拡大断面図を図４に示す。図３および図４におい
て、５は本発明の回路基板、12は回路基板５に搭載され
た半導体素子、15は回路基板が実装された外部電気回路
基板である。なお、この回路基板５に図示しない蓋体を
取着することにより、この回路基板５を使用した半導体
素子収納用パッケージとなり、その内部に半導体素子12
を気密に封止することにより半導体装置となる。
【００２７】この例における回路基板５は、上面に半導
体素子12の電極に対応した電極パッド７が形成された半
導体素子搭載部を有するとともにこの電極パッド７に接
続され半導体素子搭載部から導出する配線パターン８が
配設されて成る絶縁基体６と、この絶縁基体６の下面に
形成され、配線パターン８に接続されるとともに半田端
子14が接合される略円形の複数個の端子パッド９とを具
備して成り、端子パッド９には絶縁基体６の中心側から
外周側に向けて径方向に突出する半田引出部10が形成さ
れている。なお、11は絶縁基体６の下面に端子パッド９
および半田引出部10を露出させて下面のほぼ全面を覆っ
て被着された、端子パッド９をより強固に絶縁基体６へ
接着するための絶縁層である。また、半導体素子搭載部
は絶縁基体６の下面に形成されていてもよい。
体素子12の電極に対応した電極パッド７が形成された半
導体素子搭載部を有するとともにこの電極パッド７に接
続され半導体素子搭載部から導出する配線パターン８が
配設されて成る絶縁基体６と、この絶縁基体６の下面に
形成され、配線パターン８に接続されるとともに半田端
子14が接合される略円形の複数個の端子パッド９とを具
備して成り、端子パッド９には絶縁基体６の中心側から
外周側に向けて径方向に突出する半田引出部10が形成さ
れている。なお、11は絶縁基体６の下面に端子パッド９
および半田引出部10を露出させて下面のほぼ全面を覆っ
て被着された、端子パッド９をより強固に絶縁基体６へ
接着するための絶縁層である。また、半導体素子搭載部
は絶縁基体６の下面に形成されていてもよい。
【００２８】このような回路基板５の半導体素子搭載部
に半導体素子12が半田等から成る接続端子13を介して搭
載され、半導体素子12の電極と回路基板５の電極パッド
７とが電気的に接続される。
に半導体素子12が半田等から成る接続端子13を介して搭
載され、半導体素子12の電極と回路基板５の電極パッド
７とが電気的に接続される。
【００２９】そして、半導体素子12を搭載した回路基板
５が半田端子14を介して外部電気回路基板15に実装さ
れ、回路基板５の端子パッド９と外部電気回路基板15の
接続パッド16とが半田端子14により電気的に接続され
る。これにより、半導体素子12の各電極と外部電気回路
基板15の配線とが電気的に接続されることとなる。
５が半田端子14を介して外部電気回路基板15に実装さ
れ、回路基板５の端子パッド９と外部電気回路基板15の
接続パッド16とが半田端子14により電気的に接続され
る。これにより、半導体素子12の各電極と外部電気回路
基板15の配線とが電気的に接続されることとなる。
【００３０】ここで、回路基板５の端子パッド９には絶
縁基体６の中心側から外周側に向けて径方向に突出する
半田引出部10が形成されていることから、前述のように
この半田引出部10に半田端子14の一部が引き出されてメ
ニスカステール14ａが形成されて半田端子14と端子パッ
ド９とが鈍角でもって接合されることとなり、半田端子
14と端子パッド９との接合部に半導体素子12の作動によ
り繰り返し発生する熱応力がこのメニスカステール14ａ
によって効果的に分散されることとなるので、端子パッ
ド２と半田端子との間にクラックや剥離・破壊が発生す
ることがなくなり、搭載される半導体素子12の各電極を
長期間にわたり外部電気回路基板15に安定して電気的に
接続することができる。
縁基体６の中心側から外周側に向けて径方向に突出する
半田引出部10が形成されていることから、前述のように
この半田引出部10に半田端子14の一部が引き出されてメ
ニスカステール14ａが形成されて半田端子14と端子パッ
ド９とが鈍角でもって接合されることとなり、半田端子
14と端子パッド９との接合部に半導体素子12の作動によ
り繰り返し発生する熱応力がこのメニスカステール14ａ
によって効果的に分散されることとなるので、端子パッ
ド２と半田端子との間にクラックや剥離・破壊が発生す
ることがなくなり、搭載される半導体素子12の各電極を
長期間にわたり外部電気回路基板15に安定して電気的に
接続することができる。
【００３１】なお、図４において17は外部電気回路基板
15の上面に接続パッド16を露出させてその上面のほぼ全
面を覆って被着された、半田が所定領域以外に流れ出す
のを防ぐための絶縁層である。
15の上面に接続パッド16を露出させてその上面のほぼ全
面を覆って被着された、半田が所定領域以外に流れ出す
のを防ぐための絶縁層である。
【００３２】かくして本発明の回路基板５によれば、絶
縁基体６の半導体素子搭載部に半導体素子12を接続端子
13を介して搭載するとともに半導体素子12の各電極を接
続端子13を介して回路基板５の配線パターン８と電気的
に接続し、しかる後、絶縁基体５の上面に必要に応じて
蓋体をガラス・樹脂等から成る封止材により接合させて
絶縁基体６と蓋体とから成る容器内部に半導体素子12を
気密に封止することによって、あるいは封止材を塗布す
ることにより半導体素子12を気密に封止することによっ
て製品としての半導体装置となり、外部電気回路基板15
に半田端子14を介して実装するとともに端子パッド９と
接続パッド16とを電気的に接続することにより、半導体
素子12の各電極を長期間にわたり外部電気回路基板15に
安定して電気的に接続される。
縁基体６の半導体素子搭載部に半導体素子12を接続端子
13を介して搭載するとともに半導体素子12の各電極を接
続端子13を介して回路基板５の配線パターン８と電気的
に接続し、しかる後、絶縁基体５の上面に必要に応じて
蓋体をガラス・樹脂等から成る封止材により接合させて
絶縁基体６と蓋体とから成る容器内部に半導体素子12を
気密に封止することによって、あるいは封止材を塗布す
ることにより半導体素子12を気密に封止することによっ
て製品としての半導体装置となり、外部電気回路基板15
に半田端子14を介して実装するとともに端子パッド９と
接続パッド16とを電気的に接続することにより、半導体
素子12の各電極を長期間にわたり外部電気回路基板15に
安定して電気的に接続される。
【００３３】
【実施例】以下に本発明の具体例を示す。アルミナを主
原料とするセラミックスグリーンシートに、配線パター
ンとなる穴開け・金属ペーストのスクリーン印刷・打ち
抜き加工を施すとともに下面となるグリーンシートにメ
タライズペーストを用いて端子パッドおよび半田引出部
となるパターンを印刷し、これらを積層して約1600℃の
温度で焼成し、外寸が11ｍｍ角で厚みが0.4 ｍｍの絶縁
基体の下面に、幅0.08ｍｍ、長さ0.2 ｍｍの半田引出部
が形成された直径が0.3 ｍｍの端子パッドが0.5 ｍｍの
ピッチで図１（ａ）および図２（ａ）に示すような方形
環状に208 個形成された本発明の回路基板を作製した。
原料とするセラミックスグリーンシートに、配線パター
ンとなる穴開け・金属ペーストのスクリーン印刷・打ち
抜き加工を施すとともに下面となるグリーンシートにメ
タライズペーストを用いて端子パッドおよび半田引出部
となるパターンを印刷し、これらを積層して約1600℃の
温度で焼成し、外寸が11ｍｍ角で厚みが0.4 ｍｍの絶縁
基体の下面に、幅0.08ｍｍ、長さ0.2 ｍｍの半田引出部
が形成された直径が0.3 ｍｍの端子パッドが0.5 ｍｍの
ピッチで図１（ａ）および図２（ａ）に示すような方形
環状に208 個形成された本発明の回路基板を作製した。
【００３４】ここで、半田引出部は、図１（ａ）および
図２（ａ）に示したように正方形の絶縁基体の下面を４
等分して、絶縁基体の中心に対して各象限毎に45°の方
向に突出させて形成した。
図２（ａ）に示したように正方形の絶縁基体の下面を４
等分して、絶縁基体の中心に対して各象限毎に45°の方
向に突出させて形成した。
【００３５】また、同様にして半田引出部を形成しない
直径0.3 ｍｍの端子パッドを形成した、比較例としての
従来の回路基板も作製した。
直径0.3 ｍｍの端子パッドを形成した、比較例としての
従来の回路基板も作製した。
【００３６】これら本発明の回路基板および比較例の回
路基板を、厚さ 1.6ｍｍのＦＲ４基板から成る外部電気
回路基板の上面に銅により回路基板の端子パッドに対応
させて形成された直径0.3 ｍｍの接続パッド上に、直径
0.3 ｍｍの球状の半田端子（鉛：錫＝４：６）を介して
載置し、リフロー炉（大気中、220 ±10℃、200 ℃以上
で約１分）を通して、端子パッドと半田端子とを接合す
るとともに半田端子を介して回路基板を外部電気回路基
板に実装した。
路基板を、厚さ 1.6ｍｍのＦＲ４基板から成る外部電気
回路基板の上面に銅により回路基板の端子パッドに対応
させて形成された直径0.3 ｍｍの接続パッド上に、直径
0.3 ｍｍの球状の半田端子（鉛：錫＝４：６）を介して
載置し、リフロー炉（大気中、220 ±10℃、200 ℃以上
で約１分）を通して、端子パッドと半田端子とを接合す
るとともに半田端子を介して回路基板を外部電気回路基
板に実装した。
【００３７】そして、本発明および比較例の回路基板の
それぞれ20サンプルについて−40℃〜＋125 ℃の温度サ
イクル試験を行なって100 サイクル毎に端子パッドと半
田端子との接合部が破断したものの数を調べ、回路基板
と外部電気回路基板との接合寿命を評価した。
それぞれ20サンプルについて−40℃〜＋125 ℃の温度サ
イクル試験を行なって100 サイクル毎に端子パッドと半
田端子との接合部が破断したものの数を調べ、回路基板
と外部電気回路基板との接合寿命を評価した。
【００３８】この結果は以下のようなものであった。
温度サイクル数 ：300 400 500 600 700 800
比較例の回路基板：0/20 ← 6/20 12/20 19/20 20/20
本発明の回路基板：0/20 ← ← ← ← ←
このように、比較例の回路基板によれば800 サイクルで
全数に破断が見られたのに対し、本発明の回路基板によ
れば800 サイクルでは破断は見られなかった。
全数に破断が見られたのに対し、本発明の回路基板によ
れば800 サイクルでは破断は見られなかった。
【００３９】また、始めての破断が確認されたのは1000
サイクルにおいてであり、本発明の回路基板は従来の回
路基板に対して約２倍以上の優れた接合寿命を有してい
ることが分かった。
サイクルにおいてであり、本発明の回路基板は従来の回
路基板に対して約２倍以上の優れた接合寿命を有してい
ることが分かった。
【００４０】これにより、本発明の回路基板によれば端
子パッドと半田端子とが非常に良好な接合寿命を有して
おり、本発明の回路基板によれば搭載する半導体素子の
各電極を長期間にわたり所定の外部電気回路基板に安定
して電気的に接続させることが可能であることが確かめ
られた。
子パッドと半田端子とが非常に良好な接合寿命を有して
おり、本発明の回路基板によれば搭載する半導体素子の
各電極を長期間にわたり所定の外部電気回路基板に安定
して電気的に接続させることが可能であることが確かめ
られた。
【００４１】なお、本発明は以上の例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲で種々の変更
や改良を加えることは何ら差し支えない。例えば、上述
の実施の形態の例では半田端子の半田として鉛−錫半田
を用いたが、この半田を錫：銀＝残量：0.5 〜10重量％
のものや錫：ビスマス＝残量：0.5 〜10重量％のもの・
錫：銀：ビスマス＝残量：0.5 〜10：0.5 〜10重量％の
もの等としてもよいことは言うまでもない。
ではなく、本発明の要旨を逸脱しない範囲で種々の変更
や改良を加えることは何ら差し支えない。例えば、上述
の実施の形態の例では半田端子の半田として鉛−錫半田
を用いたが、この半田を錫：銀＝残量：0.5 〜10重量％
のものや錫：ビスマス＝残量：0.5 〜10重量％のもの・
錫：銀：ビスマス＝残量：0.5 〜10：0.5 〜10重量％の
もの等としてもよいことは言うまでもない。
【００４２】
【発明の効果】本発明の回路基板によれば、絶縁基体の
下面に形成され、半導体素子搭載部から導出する配線パ
ターンが接続されるとともに半田端子が接合される略円
形の端子パッドに、絶縁基体の中心側から外周側に向け
て径方向に突出し、半田端子の一部を引き出して半田端
子と端子パッドとを鈍角でもって接合する半田引出部を
形成したことから、その半田引出部によってほぼ球状の
半田端子にメニスカステールを形成することとなり、半
田端子が端子パッドに対して鈍角でもって接することと
なって、絶縁基体の外周側における熱応力による歪みを
分散させることができ、端子パッドと半田端子との接合
部の熱応力の集中によるクラックや剥離・破壊の発生を
無くすことができるので、搭載される半導体素子の各電
極を半田端子を介して長期間にわたり所定の外部電気回
路基板に安定して電気的に接続することができる回路基
板を提供することができた。
下面に形成され、半導体素子搭載部から導出する配線パ
ターンが接続されるとともに半田端子が接合される略円
形の端子パッドに、絶縁基体の中心側から外周側に向け
て径方向に突出し、半田端子の一部を引き出して半田端
子と端子パッドとを鈍角でもって接合する半田引出部を
形成したことから、その半田引出部によってほぼ球状の
半田端子にメニスカステールを形成することとなり、半
田端子が端子パッドに対して鈍角でもって接することと
なって、絶縁基体の外周側における熱応力による歪みを
分散させることができ、端子パッドと半田端子との接合
部の熱応力の集中によるクラックや剥離・破壊の発生を
無くすことができるので、搭載される半導体素子の各電
極を半田端子を介して長期間にわたり所定の外部電気回
路基板に安定して電気的に接続することができる回路基
板を提供することができた。
【図１】（ａ）および（ｂ）は本発明の回路基板の実施
の形態の一例を示す平面図および部分拡大平面図であ
る。
の形態の一例を示す平面図および部分拡大平面図であ
る。
【図２】（ａ）および（ｂ）は本発明の回路基板の実施
の形態の他の例を示す平面図および部分拡大平面図であ
る。
の形態の他の例を示す平面図および部分拡大平面図であ
る。
【図３】本発明の回路基板の実装状態の例を示す断面図
である。
である。
【図４】図３の回路基板と外部電気回路基板との接続部
の拡大断面図である。
の拡大断面図である。
１、６・・・・・絶縁基体
２、９・・・・・端子パッド
３、４、10・・・半田引出部
５・・・・・・・回路基板
８・・・・・・・配線パターン
12・・・・・・・半導体素子
14・・・・・・・半田端子
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/447
H01L 21/449
H01L 21/60
H01L 21/603
H01L 21/607
H01L 23/12 - 23/15
Claims (2)
- 【請求項１】 上面または下面に半導体素子搭載部を有
するとともに該半導体素子搭載部から導出する配線パタ
ーンが配設されて成る絶縁基体と、該絶縁基体の下面に
形成され、前記配線パターンに接続されるとともに半田
端子が接合される略円形の複数個の端子パッドとを具備
して成る回路基板であって、前記端子パッドは、前記絶
縁基体の中心側から外周側に向けて径方向に突出し、前
記半田端子の一部を引き出して前記半田端子と前記端子
パッドとを鈍角でもって接合する半田引出部が形成され
ていることを特徴とする回路基板。 - 【請求項２】 前記半田引出部は、長さが前記端子パッ
ドの直径の１／４以上２倍以下であり、かつ前記端子パ
ッドと接する幅が前記端子パッドの直径の１／１０以上
１／３以下であることを特徴とする請求項１記載の回路
基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26240497A JP3435034B2 (ja) | 1997-09-26 | 1997-09-26 | 回路基板 |
| US09/160,105 US6143992A (en) | 1997-09-26 | 1998-09-24 | Circuit board with terminals having a solder lead portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26240497A JP3435034B2 (ja) | 1997-09-26 | 1997-09-26 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102988A JPH11102988A (ja) | 1999-04-13 |
| JP3435034B2 true JP3435034B2 (ja) | 2003-08-11 |
Family
ID=17375316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26240497A Expired - Fee Related JP3435034B2 (ja) | 1997-09-26 | 1997-09-26 | 回路基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6143992A (ja) |
| JP (1) | JP3435034B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3596864B2 (ja) * | 2000-05-25 | 2004-12-02 | シャープ株式会社 | 半導体装置 |
| JP3613167B2 (ja) * | 2000-10-12 | 2005-01-26 | 株式会社村田製作所 | パッド電極の接続状態の検査方法 |
| JP4518664B2 (ja) * | 2000-12-13 | 2010-08-04 | 京セラ株式会社 | 配線基板の実装構造および半導体装置 |
| JP2005340674A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置とその製造方法 |
| US7946175B2 (en) * | 2006-06-09 | 2011-05-24 | Hamilton Sundstrand Corporation | In-situ monitoring device and method to determine accumulated printed wiring board vibration stress fatigue |
| JP2008108890A (ja) * | 2006-10-25 | 2008-05-08 | Three M Innovative Properties Co | 回路基板の接続方法及び接続構造体 |
| TWI306217B (en) * | 2006-10-26 | 2009-02-11 | Siliconware Precision Industries Co Ltd | Insertion-type semiconductor device and fabrication method thereof |
| JP4962217B2 (ja) * | 2007-08-28 | 2012-06-27 | 富士通株式会社 | プリント配線基板及び電子装置製造方法 |
| US20110186899A1 (en) * | 2010-02-03 | 2011-08-04 | Polymer Vision Limited | Semiconductor device with a variable integrated circuit chip bump pitch |
| JP6809876B2 (ja) * | 2016-02-22 | 2021-01-06 | 京セラ株式会社 | 配線基板、電子装置および配線基板の製造方法 |
| WO2018135650A1 (ja) * | 2017-01-19 | 2018-07-26 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
| JP2022139978A (ja) * | 2021-03-12 | 2022-09-26 | 株式会社村田製作所 | 基板端子電極部品 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2772739B2 (ja) * | 1991-06-20 | 1998-07-09 | いわき電子株式会社 | リードレスパッケージの外部電極構造及びその製造方法 |
| US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
-
1997
- 1997-09-26 JP JP26240497A patent/JP3435034B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-24 US US09/160,105 patent/US6143992A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6143992A (en) | 2000-11-07 |
| JPH11102988A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3435034B2 (ja) | 回路基板 | |
| JP2003007892A (ja) | 配線基板 | |
| JPH09232462A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3526508B2 (ja) | 半導体素子収納用パッケージ | |
| JP3838940B2 (ja) | 配線基板 | |
| JP3532049B2 (ja) | 半導体装置と回路基板との接続構造 | |
| JP3372769B2 (ja) | 半導体素子収納用パッケージ | |
| JP3847219B2 (ja) | 配線基板 | |
| JP2003179175A (ja) | 配線基板 | |
| JP4044801B2 (ja) | 配線基板 | |
| JP3847220B2 (ja) | 配線基板 | |
| JP2003158220A (ja) | 配線基板 | |
| JP2004200416A (ja) | 配線基板 | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP3872401B2 (ja) | 配線基板 | |
| JP3847216B2 (ja) | 配線基板 | |
| JP2004140111A (ja) | 配線基板 | |
| JP4172790B2 (ja) | 配線基板 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2001237344A (ja) | 配線基板 | |
| JP2001127187A (ja) | 配線基板 | |
| JP2004179179A (ja) | 配線基板 | |
| JP2004179175A (ja) | 配線基板 | |
| JP2004200415A (ja) | 配線基板 | |
| JP2001237529A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |