JP6809876B2 - 配線基板、電子装置および配線基板の製造方法 - Google Patents
配線基板、電子装置および配線基板の製造方法 Download PDFInfo
- Publication number
- JP6809876B2 JP6809876B2 JP2016224244A JP2016224244A JP6809876B2 JP 6809876 B2 JP6809876 B2 JP 6809876B2 JP 2016224244 A JP2016224244 A JP 2016224244A JP 2016224244 A JP2016224244 A JP 2016224244A JP 6809876 B2 JP6809876 B2 JP 6809876B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pad
- coating layer
- insulating substrate
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
また、本発明の1つの態様による配線基板は、矩形状の上面を有する絶縁基板と、前記上面に縦横それぞれ直線状に配列された複数の接続パッドとを備えており、該複数の接続パッドのうち少なくとも最も外側に配列されたものは、前記上面の外周に向かって凸状または凹状に湾曲して配列された複数のパッド用導体と、直線状に配列された複数の開口部を有しているとともに、該開口部において前記パッド用導体の一部が露出するように前記
上面の少なくとも一部を被覆している被覆層とによって構成されており、前記開口部と、前記開口に対応する前記パッド用導体における前記外周に近い端部との距離が、配列の中央から配列の端にかけて小さくまたは大きくなっている。
また、本発明の1つの態様による配線基板は、矩形状の上面を有する絶縁基板と、前記上面に縦横それぞれ直線状に配列された複数の接続パッドとを備えており、該複数の接続パッドのうち少なくとも最も外側に配列されたものは、前記上面の外周に向かって凸状または凹状に湾曲して配列された複数のパッド用導体と、直線状に配列された複数の開口部を有しているとともに、該開口部において前記パッド用導体の一部が露出するように前記上面の少なくとも一部を被覆している被覆層とによって構成されており、前記絶縁基板および前記被覆層は、互いに同じセラミック材料を含んでおり、前記セラミック材料がガラス成分を含有しており、前記被覆層のうち前記開口部を囲む部分が、前記ガラス成分からなる。
図1(a)は本発明の実施形態の配線基板および電子装置を示す平面図であり、図1(b)は図1(a)のA−A線における断面図である。また、図2は図1(b)の要部を拡大して示す断面図である。図1(a)においては、見やすくするために電子部品等を省略している。
絶縁基板1を製作することができる。
および面積の精度の向上も容易である。これによって、接続パッド2と電極21aとを接続するはんだ22(導電性接続材)に歪み等が生じる可能性を効果的に低減することもできる。
4aのうち一部の開口部4aにおいて、絶縁基板1の上面が露出するようになる可能性がある。言い換えれば、複数の接続パッド2の一部において面積が小さくなり、はんだ22等の接合面積が小さくなる可能性がある。
mm以内の部分である。
た被覆層4の成分(酸化ケイ素等)のガラス化によって、ガラス成分が比較的多い周囲部分4bが形成される。
の部位には同様の符号を付している。図6においては、上記の実施形態に対して、複数のパッド用導体3のうち、グランド用のもの(グランド接続パッド用導体3G)および電源用のもの(電源接続パッド用導体3P)は、隣接するもの同士が接続されており、これ以外の点については同様である。これらの同様の点については説明を省略する。
図7および図8を参照して、本発明の実施形態の配線基板の製造方法を説明する。図7(a)および(b)はそれぞれ本発明の配線基板の製造方法を工程順に示す平面図である。図8(a)および(b)はそれぞれ本発明の配線基板の製造方法を工程順に示す平面図であり、図7に示す工程に続く工程を示している。これらの工程によって、例えば図1に示すような絶縁基板1および接続パッド2等を有する、配線基板10を製作することができる。以下の説明において、上記配線基板10に関する説明と同様の点については説明を省略または簡略にする。
の金属ペースト32を塗布する。
32との焼成時の収縮挙動を調整して、パッド用の金属ペースト32の並びを湾曲させるようにすればよい。例えば、セラミックグリーンシート31の外周部で中央部よりも大きく収縮するように設定すれば、絶縁基板1の上面の外周に対して凸状に湾曲して並んだ複数のパッド用導体3を設けることができる。この場合、焼成時の収縮率(収縮する量)についてセラミックグリーンシート31よりもパッド用の金属ペースト32の方を大きくすれば、セラミックグリーンシート31の収縮を上記のように調整することができる。
2・・・接続パッド
2A・・・接続パッド(被覆層を含まないもの)
2G・・・グランド接続パッド
2P・・・電源接続パッド
2S・・・信号接続パッド
3・・・パッド用導体
3G・・・グランド接続パッド用導体
3S・・・信号接続パッド用導体
3P・・・電源接続パッド用導体
4・・・被覆層
4a・・・開口部
4b・・・周囲部分
10・・・配線基板
10A・・・予備基板
20・・・電子装置
21・・・電子部品
21a・・・電極
22・・・はんだ
31・・・セラミックグリーンシート
32・・・金属ペースト
33・・・セラミックペースト
A1、A2・・・仮想線
B・・・放射状に延びる仮想線
Claims (13)
- 矩形状の上面を有する絶縁基板と、
前記上面に縦横それぞれ直線状に配列された複数の接続パッドとを備えており、
該複数の接続パッドのうち少なくとも最も外側に配列されたものは、前記上面の外周に向かって凸状に湾曲して配列された複数のパッド用導体と、直線状に配列された複数の開口部を有しているとともに、該開口部において前記パッド用導体の一部が露出するように前記上面の少なくとも一部を被覆している被覆層とによって構成されていることを特徴とする配線基板。 - 矩形状の上面を有する絶縁基板と、
前記上面に縦横それぞれ直線状に配列された複数の接続パッドとを備えており、
該複数の接続パッドのうち少なくとも最も外側に配列されたものは、前記上面の外周に向かって凸状または凹状に湾曲して配列された複数のパッド用導体と、直線状に配列された複数の開口部を有しているとともに、該開口部において前記パッド用導体の一部が露出するように前記上面の少なくとも一部を被覆している被覆層とによって構成されており、
前記開口部と、前記開口に対応する前記パッド用導体における前記外周に近い端部との距離が、配列の中央から配列の端にかけて小さくまたは大きくなっていることを特徴とする配線基板。 - 前記複数のパッド用導体が、前記上面の外周に向かって凸状に湾曲して配列されていることを特徴とする請求項2に記載の配線基板。
- 前記絶縁基板および前記被覆層は、互いに同じセラミック材料を含んでいることを特徴とする請求項1乃至請求項3のいずれかに記載の配線基板。
- 前記セラミック材料がガラス成分を含有しており、前記被覆層のうち前記開口部を囲む部分は、他の部分に比べて前記ガラス成分を多く含有していることを特徴とする請求項4に記載の配線基板。
- 前記被覆層のうち前記開口部を囲む部分が、前記ガラス成分からなることを特徴とする請求項5に記載の配線基板。
- 矩形状の上面を有する絶縁基板と、
前記上面に縦横それぞれ直線状に配列された複数の接続パッドとを備えており、
該複数の接続パッドのうち少なくとも最も外側に配列されたものは、前記上面の外周に向かって凸状または凹状に湾曲して配列された複数のパッド用導体と、直線状に配列された複数の開口部を有しているとともに、該開口部において前記パッド用導体の一部が露出するように前記上面の少なくとも一部を被覆している被覆層とによって構成されており、
前記絶縁基板および前記被覆層は、互いに同じセラミック材料を含んでおり、
前記セラミック材料がガラス成分を含有しており、
前記被覆層のうち前記開口部を囲む部分が、前記ガラス成分からなることを特徴とする配線基板。 - 前記複数のパッド用導体が、前記上面の外周に向かって凸状に湾曲して配列されていることを特徴とする請求項7に記載の配線基板。
- 前記被覆層の前記複数の開口部のうち配列の角部に位置するものが、配列の中央部に位置するものよりも大きい請求項1乃至請求項8のいずれかに記載の配線基板。
- 前記被覆層の前記複数の開口部が楕円形状であり、
該複数の開口部は、それぞれの長軸が前記絶縁基板の前記上面の中央部から放射状に延びる仮想線に沿うように配置されていることを特徴とする請求項1乃至請求項9のいずれかに記載の配線基板。 - 前記複数のパッド用導体は、矩形状であることを特徴とする請求項1乃至請求項10のいずれかに記載の配線基板。
- 前記複数のパッド用導体のうち、グランド用および電源用のものは、隣接するもの同士が接続されていることを特徴とする請求項1乃至請求項11のいずれかに記載の配線基板。
- 請求項1乃至請求項12のいずれかに記載の配線基板と、
複数の電極が縦横に配列された下面を有する本体を有しており、該本体の前記下面が前記絶縁基板の前記上面に対向して配置されているとともに、前記電極が前記配線基板の前記接続パッドに接続材を介して接続されている電子部品とを備えることを特徴とする電子装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016031113 | 2016-02-22 | ||
JP2016031113 | 2016-02-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017152678A JP2017152678A (ja) | 2017-08-31 |
JP6809876B2 true JP6809876B2 (ja) | 2021-01-06 |
Family
ID=59739122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016224244A Active JP6809876B2 (ja) | 2016-02-22 | 2016-11-17 | 配線基板、電子装置および配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6809876B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111869337B (zh) * | 2018-03-20 | 2023-10-10 | 京瓷株式会社 | 布线基板 |
CN220123154U (zh) * | 2020-09-25 | 2023-12-01 | 株式会社村田制作所 | 电路基板和模块 |
WO2023243017A1 (ja) * | 2022-06-15 | 2023-12-21 | 日本電信電話株式会社 | 電子部品パッケージ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3208470B2 (ja) * | 1994-05-26 | 2001-09-10 | 株式会社日立製作所 | Bga型半導体装置とそれを実装する基板 |
JP3435034B2 (ja) * | 1997-09-26 | 2003-08-11 | 京セラ株式会社 | 回路基板 |
JP2000077819A (ja) * | 1998-08-31 | 2000-03-14 | Toshiba Corp | プリント基板および電子ユニット |
JP2001177226A (ja) * | 1998-12-04 | 2001-06-29 | Nec Saitama Ltd | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 |
JP4439248B2 (ja) * | 2003-11-25 | 2010-03-24 | 京セラ株式会社 | 配線基板およびこれを用いた半導体装置 |
JP5404470B2 (ja) * | 2010-02-25 | 2014-01-29 | 京セラ株式会社 | ガラスセラミック配線基板 |
JP2013172073A (ja) * | 2012-02-22 | 2013-09-02 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2014027219A (ja) * | 2012-07-30 | 2014-02-06 | Kyocera Corp | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 |
JP2014063827A (ja) * | 2012-09-20 | 2014-04-10 | Kyocera Corp | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 |
KR102253463B1 (ko) * | 2013-01-08 | 2021-05-18 | 에이치제트오 인코포레이티드 | 보호 코팅의 적용을 위한 기판 마스킹 |
-
2016
- 2016-11-17 JP JP2016224244A patent/JP6809876B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017152678A (ja) | 2017-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468316B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
US10573591B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP7072644B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP7569885B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6809876B2 (ja) | 配線基板、電子装置および配線基板の製造方法 | |
US10174914B2 (en) | Light-emitting-element mounting substrate, light emitting device, and light emitting module | |
CN108028232B (zh) | 布线基板、电子装置以及电子模块 | |
JP6626735B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
CN109075133A (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
US10681831B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP6955366B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2006270082A (ja) | 配線基板及びそれを用いた電子装置 | |
JP6780996B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP7299121B2 (ja) | 回路基板、電子部品および電子モジュール | |
JP7011563B2 (ja) | 回路基板および電子部品 | |
JP6666200B2 (ja) | 配線基板および電子装置 | |
JP2003318314A (ja) | 多数個取り配線基板 | |
JP6989292B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6483526B2 (ja) | 電子装置用基板 | |
JP2020035898A (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
JP5981389B2 (ja) | 配線基板 | |
US20220270958A1 (en) | Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate | |
JP6943710B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6809876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |