JP2013172073A - プリント配線板及びプリント配線板の製造方法 - Google Patents
プリント配線板及びプリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2013172073A JP2013172073A JP2012036230A JP2012036230A JP2013172073A JP 2013172073 A JP2013172073 A JP 2013172073A JP 2012036230 A JP2012036230 A JP 2012036230A JP 2012036230 A JP2012036230 A JP 2012036230A JP 2013172073 A JP2013172073 A JP 2013172073A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- layer
- conductor layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】マザーボードとプリント配線板間の接続信頼性を改善する。
【解決手段】ソルダーレジスト層70Bの開口71B1、71B2、71B3の大きさは、プリント配線板の中央から外周に向けて径が小さくなっている。開口71B1、71B2、71B3に設けられる半田バンプ76D1、76D2、76D3は、中央から外周に向けて高さが高くなっている。プリント配線板に反りが生じても、半田バンプの頂点は同一平面PL上にほぼ揃う。
【選択図】図7
【解決手段】ソルダーレジスト層70Bの開口71B1、71B2、71B3の大きさは、プリント配線板の中央から外周に向けて径が小さくなっている。開口71B1、71B2、71B3に設けられる半田バンプ76D1、76D2、76D3は、中央から外周に向けて高さが高くなっている。プリント配線板に反りが生じても、半田バンプの頂点は同一平面PL上にほぼ揃う。
【選択図】図7
Description
本発明は、半導体素子を搭載するためのパッドとマザーボードと接続するためのパッドを有するプリント配線板、及び、該プリント配線板の製造方法に関する。
下記の特許文献は、レーザで形成されるスルーホールを有するプリント配線板に関する。特許文献のプリント配線板は、プリント配線板の反りを小さくするために、コア基板の上面から下面に向かって細くなるスルーホールと、下面から上面に向かって細くなるスルーホールとを有する。
上記の特許文献で開示されているプリント配線板(パッケージ基板)は、通常、パッケージ基板の裏面に形成されている半田バンプを介してマザーボードに搭載される。マザーボードへの搭載は一般的にリフローで行われる。パッケージ基板をマザーボードへ搭載することは、この明細書内では2次実装と称される。ICチップの大型化やICチップの薄型化、パッケージ基板の薄型化に伴い、2次実装時のパッケージ基板の反りが問題になると予想される。ここで、2次実装時の反りはリフローでパッケージ基板がマザーボードに搭載される温度での反りである。このように、パッケージ基板の反りは常温での反りだけでなく、2次実装時の反りも問題になると考えられる。上記の特許文献は、常温でのパッケージ基板の裏面の反りを測定している。そして、その反り量は200μm未満である。上記の特許文献は2次実装時の反りを認識していないと考えられる。
本発明の目的は、マザーボードとプリント配線板(パッケージ基板)間の接続信頼性を高くすることである。別の目的は、マザーボードにプリント配線板(パッケージ基板)を搭載する歩留りを高くすることである。特に、チップサイズパッケージや薄いパッケージにおいて、上述の接続信頼性や歩留りを改善することが、本発明の1つの目的である。
本発明に係るプリント配線板は、第1面と前記第1面と反対側の第2面を有する絶縁性基材と前記絶縁性基材の第1面上に形成されている第1導体層と前記絶縁性基材の第2面上に形成されている第2導体層で形成されているコア基板と、
前記絶縁性基材の第1面と前記第1導体層上に形成されている最上の層間樹脂絶縁層と、
前記最上の層間樹脂絶縁層上に形成されている最上の導体層と、
前記最上の層間樹脂絶縁層と前記最上の導体層上に形成され前記最上の導体層を露出するための開口を有する上側のソルダーレジスト層と、
前記絶縁性基材の第2面と前記第2導体層上に形成されている最下の層間樹脂絶縁層と、
前記最下の層間樹脂絶縁層上に形成されている最下の導体層と、
前記最下の層間樹脂絶縁層と前記最下の導体層上に形成され前記最下の導体層を露出するための複数の開口を有する下側のソルダーレジスト層と、
前記下側のソルダーレジスト層の開口から露出される前記最下の導体層上に形成されている下側の半田バンプを有する。
そして、前記下側のソルダーレジスト層の開口により露出される前記最下の導体層の部分はマザーボードと接続するためのパッドであって、前記マザーボードと接続するためのパッドの大きさはプリント配線板の中央から外周に向けて小さくなっていて、前記マザーボードと接続するためのパッド上に形成されている各下側の半田バンプの体積は略同じである。
前記絶縁性基材の第1面と前記第1導体層上に形成されている最上の層間樹脂絶縁層と、
前記最上の層間樹脂絶縁層上に形成されている最上の導体層と、
前記最上の層間樹脂絶縁層と前記最上の導体層上に形成され前記最上の導体層を露出するための開口を有する上側のソルダーレジスト層と、
前記絶縁性基材の第2面と前記第2導体層上に形成されている最下の層間樹脂絶縁層と、
前記最下の層間樹脂絶縁層上に形成されている最下の導体層と、
前記最下の層間樹脂絶縁層と前記最下の導体層上に形成され前記最下の導体層を露出するための複数の開口を有する下側のソルダーレジスト層と、
前記下側のソルダーレジスト層の開口から露出される前記最下の導体層上に形成されている下側の半田バンプを有する。
そして、前記下側のソルダーレジスト層の開口により露出される前記最下の導体層の部分はマザーボードと接続するためのパッドであって、前記マザーボードと接続するためのパッドの大きさはプリント配線板の中央から外周に向けて小さくなっていて、前記マザーボードと接続するためのパッド上に形成されている各下側の半田バンプの体積は略同じである。
本発明に係るプリント配線板の製造方法は、第1面と前記第1面と反対側の第2とを有する絶縁性基材を準備することと、
前記絶縁性基材の第1面上に第1導体層を形成することと、
前記絶縁性基材の第2面上に第2導体層を形成することと、
前記絶縁性基材の第1面と前記第1導体層上に最上の層間樹脂絶縁層を形成することと、
前記絶縁性基材の第2面と前記第2導体層上に最下の層間樹脂絶縁層を形成することと、
前記最上の層間樹脂絶縁層上に最上の導体層を形成することと、
前記最下の層間樹脂絶縁層上に最下の導体層を形成することと、
前記最上の層間樹脂絶縁層と前記最上の導体層上に前記最上の導体層を露出するための複数の開口を有する上側のソルダーレジスト層を形成することと、
前記最下の層間樹脂絶縁層と前記最下の導体層上に前記最下の導体層を露出するための複数の開口を有する下側のソルダーレジスト層を形成することとを含む。
そして、前記下側のソルダーレジスト層を形成することは前記プリント配線板の中央から外周に向かって前記開口の大きさを小さくすることを含む。
前記絶縁性基材の第1面上に第1導体層を形成することと、
前記絶縁性基材の第2面上に第2導体層を形成することと、
前記絶縁性基材の第1面と前記第1導体層上に最上の層間樹脂絶縁層を形成することと、
前記絶縁性基材の第2面と前記第2導体層上に最下の層間樹脂絶縁層を形成することと、
前記最上の層間樹脂絶縁層上に最上の導体層を形成することと、
前記最下の層間樹脂絶縁層上に最下の導体層を形成することと、
前記最上の層間樹脂絶縁層と前記最上の導体層上に前記最上の導体層を露出するための複数の開口を有する上側のソルダーレジスト層を形成することと、
前記最下の層間樹脂絶縁層と前記最下の導体層上に前記最下の導体層を露出するための複数の開口を有する下側のソルダーレジスト層を形成することとを含む。
そして、前記下側のソルダーレジスト層を形成することは前記プリント配線板の中央から外周に向かって前記開口の大きさを小さくすることを含む。
[第1実施形態]
本発明の第1実施形態に係るプリント配線板が図6の断面図を参照して説明される。
図6はプリント配線板(パッケージ基板)10を示す。
本発明の第1実施形態に係るプリント配線板が図6の断面図を参照して説明される。
図6はプリント配線板(パッケージ基板)10を示す。
第1実施形態のプリント配線板10は、第1面Fとその第1面と反対側の第2面Sとを有するコア基板30とコア基板の第1面上の上側のビルドアップ層500Aと上側のビルドアップ層上に形成されていて開口71Aを有する上側のソルダーレジスト層70Aと開口71Aから露出するパッド(C4パッド)72UとC4パッド上の上側の半田バンプ(C4バンプ)76Uとコア基板の第2面上の下側のビルドアップ層500Bと下側のビルドアップ層上に形成されていて開口71Bを有する下側のソルダーレジスト層70Bと開口71Bから露出するパッド(BGAパッド)72BとBGAパッド上の下側の半田バンプ(BGAバンプ)76Dを有する。
C4パッドはICチップと接続するためのパッドであり、BGAパッドはマザーボードと接続するためのパッドである。パッド72U、72Bはソルダーレジスト層の開口71A、71Bから露出している導体層の部分である。
C4パッドはICチップと接続するためのパッドであり、BGAパッドはマザーボードと接続するためのパッドである。パッド72U、72Bはソルダーレジスト層の開口71A、71Bから露出している導体層の部分である。
コア基板30は、第1面Fと、第1面Fとは反対側の第2面Sとを有する絶縁性基材20Aと絶縁性基材20Aの第1面上の第1導体層34Aと絶縁性基材の第2面上の第2導体層34Bと絶縁性基材20Aを貫通し第1導体層34Aと第2導体層34Bとを接続しているスルーホール導体36で形成されている。コア基板の第1面と絶縁性基材の第1面は同じ面であり、コア基板の第2面と絶縁性基材の第2面は同じ面である。第1や第2導体層は複数の導体回路やスルーホールランドを有する。第1実施形態のスルーホール導体の形状は砂時計形状である。
上側のビルドアップ層はコア基板30の第1面Fと第1導体層34A上に形成されている最上の層間樹脂絶縁層50Aと最上の層間樹脂絶縁層50A上の最上の導体層58Aと最上の層間樹脂絶縁層50Aを貫通し最上の導体層とコア基板の第1導体層やスルーホール導体とを接続する最上のビア導体60Aとを有する。
下側のビルドアップ層はコア基板30の第2面Sと第2導体層34B上に形成されている最下の層間樹脂絶縁層50Bと最下の層間樹脂絶縁層50B上の最下の導体層58Bと最下の層間樹脂絶縁層50Bを貫通し最下の導体層とコア基板の第2導体層やスルーホール導体とを接続する最下のビア導体60Bとを有する。
上側と下側のビルドアップ層は1層の層間樹脂絶縁層と1層の導体層を有する。ビルドアップ層の層数は2層以上でもよい。
上側と下側のビルドアップ層は1層の層間樹脂絶縁層と1層の導体層を有する。ビルドアップ層の層数は2層以上でもよい。
上側のビルドアップ層500A上に上側のソルダーレジスト層70Aが形成されている。上側のソルダーレジスト層は開口71Aを有する。そして、その開口により露出する最上の導体層や最上のビア導体はパッド(C4パッド)として機能する。第1実施形態では、C4パッド上にICチップが搭載される。
下側のビルドアップ層500B上に下側のソルダーレジスト層70Bが形成されている。下側のソルダーレジスト層は開口71Bを有する。そして、その開口により露出する最下の導体層や最下のビア導体はパッド(BGAパッド)として機能する。ビア導体やビア導体の周りのビアランドは最下の導体層に含まれてもよい。BGAパッドはマザーボードと接続するための外部端子である。
下側のビルドアップ層500B上に下側のソルダーレジスト層70Bが形成されている。下側のソルダーレジスト層は開口71Bを有する。そして、その開口により露出する最下の導体層や最下のビア導体はパッド(BGAパッド)として機能する。ビア導体やビア導体の周りのビアランドは最下の導体層に含まれてもよい。BGAパッドはマザーボードと接続するための外部端子である。
下側のソルダーレジスト層70Bの開口の径はプリント配線板の中央から外周に向けて小さくなっている(図5)。ここで、ソルダーレジスト層の開口の径はボトム径BOであって、開口により露出するBGAパッドの径である(図17)。図17は断面図である。図9(B)は平面図であって、下側のソルダーレジスト層と下側のソルダーレジスト層の開口から露出するBGAパッド72Bが示されている。
例えば、下側のソルダーレジスト層は3つの異なる開口71B1、71B2、72B3を有する。開口71B1は、プリント配線板の中央部分に形成されている。開口71B2は中間部分に形成されていて、開口71B1の周りに形成されている。開口71B3はプリント配線板の外周部分に形成されていて、開口71B2の周りに形成されている。開口71B1から露出するパッドは第1BGAパッド72B1であり、開口71B2から露出するパッドは第2BGAパッド72B2であり、開口71B3から露出するパッドは第3BGAパッド72B3である。図中で第1BGAパッドの大きさはd1で示され、第2BGAパッドの大きさはd2で示され、第3GBAパッドの大きさはd3で示されている。
C4パッドとBGAパッド上に半田バンプ76U、76Dが形成される(図6)。半田バンプ76Uは上側の半田バンプ(C4バンプ)であり、半田バンプ76Dは下側の半田バンプ(BGAバンプ)である。半田バンプは例えばUS7475803B2に開示されている方法で形成される。半田バンプは半田ボールから形成されるので、半田バンプの体積はほぼ同じになる。異なる大きさのBGAパッドに同体積な半田バンプが形成されるので、半田バンプ(BGAバンプ)76D1、76D2、76D3の高さが異なる。半田バンプ76D1は第1BGAパッド72B1上に形成されている第1BGAバンプ76D1であって、半田バンプ76D2は第2BGAパッド72B2上に形成されている第2BGAバンプ76D2であって、半田バンプ76D3は第3BGAパッド72B3上に形成されている第3BGAバンプ76D3である。半田バンプの高さはプリント配線板の中央から外周に向けて高くなる。半田バンプの高さは第1BGAバンプ76D1、第2BGAバンプ76D2、第3BGAバンプ76D3の順で高くなる。
例えば、開口71B1の径d1は250μmであり、開口71B2の径d2が220μmであり、開口71B3の開口の径d3が190μmである。この時、半田バンプ76D1の高さは約70μmであり、半田バンプ76D2の高さは約90μmであり、半田バンプ76D3の高さは約110μmである。用いられている半田ボールの径は170μmである。半田バンプの高さはソルダーレジスト層の表面から半田バンプの頂点までの距離である。
ICチップとプリント配線板(パッケージ基板)で膨張係数やヤング率が異なる。また、ビルドアップ層とコア基板で熱膨張係数やヤング率が異なる。熱膨張係数の単位は1/Kである。コア基板の第1導体層と第2導体層で導体の量(体積)が異なる。上側のビルドアップ層と下側のビルドアップ層で導体の体積や導体の配置が異なる。導体層の導体の熱膨張係数(約16ppm)はビルドアップ層の層間樹脂絶縁層の熱膨張係数やコア基板の絶縁性基材の熱膨張係数より大きい。このような観点から、二次実装時のリフロー温度でパッケージ基板は図7に示される形状に反っていると考えられる。パッケージ基板は上側のソルダーレジスト層の中央部が凹になるよう湾曲している。下側のソルダーレジスト層が下側を向くようにプリント配線板が平坦な板上に置かれるとプリント配線板の端部が浮くようにプリント配線板が反っている。図18に示されるように、向かい合っている上側のソルダーレジスト層の外周を結ぶことで得られる平面SRPLと上側のソルダーレジスト層の表面との間の距離DFは各点で異なる。それに対し、マザーボードは厚いので、二次実装時のリフロー温度で反りが小さい。略平坦なマザーボードに湾曲しているパッケージ基板が搭載されると、未接続な半田バンプが発生すると考えられる。もしくは、接続が不十分な半田バンプが存在すると考えられる。しかしながら、第1実施形態では、半田バンプ76Dの高さがパッケージ基板の反りに合わせて変えられている。BGAパッドとそれに接続するマザーボードの外部端子間の距離に応じて下側の半田バンプ(BGAバンプ)76Dの高さが異なっている。パッケージ基板の中央部分に形成されているBGAパッドとそれに接続するマザーボードの外部端子間の距離はパッケージ基板の外周部分に形成されているBGAパッドとそれに接続するマザーボードの外部端子間の距離より短い。その距離に応じて、半田バンプの高さは、半田バンプ76D1、半田バンプ76D2、半田バンプ76D3の順で高くなっている。下側の半田バンプの頂点がほぼ同一平面PL上に位置している(図7、図8)。そのため、第1実施形態では、パッケージ基板とマザーボードが容易に接続される。パッケージ基板とマザーボード間の接続信頼性が高い。
図8は、二次実装時のリフロー温度でのプリント配線板とマザーボードとの接続を示している。プリント配線板がマザーボード190に実装されている。第1実施形態では、図8に示されるようにプリント配線板が反っても、半田バンプの頂点はほぼ同一平面上に揃っている。そのため、図7に示されている形状を有するパッケージ基板が平坦なマザーボードに実装される時、実装歩留り(接続歩留り)が改善される。また、パッケージ基板とマザーボード間の半田バンプの接続信頼性が改善される。
開口71B1と開口71B3の径の関係は、プリント配線板の中心に最も近い開口の径を最外周に形成されている開口の径で割ることで得られる値が1.05〜1.5であることが望ましい。1.05未満では半田バンプの頂点を同一平面に位置させることが難しい。このため、外周部分に形成されている半田バンプがマザーボードと接続しない、もしくは、接続が不十分であると考えられる。上述の値が1.5を超えると、外周部分の半田バンプの接続信頼性が低下すると考えられる。二次実装後にプリント配線板が常温に戻ると、パッケージ基板の反りが小さくなると推察される。その場合、外周部分の半田バンプ76D3に応力が集中し易く、該半田バンプにクラックが発生する可能性があると考えられる。また、外周部分に形成されている半田バンプ間でのショートを防止するため、上述の値は1.1以下であることが望ましい。
開口71B1、71B2、71B3の径は、130μm〜350μmであることが好ましい。この範囲であれば、半田バンプの頂点を同一平面上に位置させることが容易になる。
BGAパッドの大きさをプリント配線板の中央から外周に向かって小さくすることは、一辺の長さが15mm以上であるプリント配線板に適用されることが好ましい。一辺の長さが15mm未満のプリント配線板では反りが大きな問題にならない。一方、プリント配線板の一辺が23mmを超えると、半田バンプの頂点を同一平面上に位置させることが困難になる。従って、プリント配線板の短辺と長辺の長さは15mmから23mmであることが好ましい。
BGAパッドの大きさをプリント配線板の中央から外周に向かって小さくすることは、一辺の長さが15mm以上であるプリント配線板に適用されることが好ましい。一辺の長さが15mm未満のプリント配線板では反りが大きな問題にならない。一方、プリント配線板の一辺が23mmを超えると、半田バンプの頂点を同一平面上に位置させることが困難になる。従って、プリント配線板の短辺と長辺の長さは15mmから23mmであることが好ましい。
プリント配線板10の製造方法が図1〜図6を参照して説明される。
(1)補強材と樹脂とからなる絶縁性基材20Aとその絶縁性基材20Aの両面に積層されている金属箔22、22で形成されている両面銅張積層板20が用意される(図1(A))。絶縁性基材20Aは第1面Fと第1面と反対側の第2面Sを有する。絶縁性基材20Aの厚みは0.06mmから0.25mmである。金属箔の厚みは3μmから12μmである。出発材料として、住友ベークライト株式会社製の4785GSシリーズを用いることができる。
(1)補強材と樹脂とからなる絶縁性基材20Aとその絶縁性基材20Aの両面に積層されている金属箔22、22で形成されている両面銅張積層板20が用意される(図1(A))。絶縁性基材20Aは第1面Fと第1面と反対側の第2面Sを有する。絶縁性基材20Aの厚みは0.06mmから0.25mmである。金属箔の厚みは3μmから12μmである。出発材料として、住友ベークライト株式会社製の4785GSシリーズを用いることができる。
補強材としては、例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。ガラスクロスはTガラス(日東紡社製)が好ましい。樹脂としては、エポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂などが挙げられる。さらに、樹脂中にシリカ等からなる無機粒子が含有されている。絶縁性基材20Aの樹脂中に水酸化物からなる粒子が含有されてもよい。水酸化物としては、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム、水酸化バリウム等の金属水酸化物が挙げられる。熱で分解されることで水酸化物から水が生成する。このため、水酸化物は、コア基板30を構成する材料から熱を奪うことが可能であると考えられる。コア基板30が水酸化物を含むことで、レーザの加工性が向上すると推測される。
銅箔22の表面に黒化処理が施される。
銅箔22の表面に黒化処理が施される。
(2)図1(B)にコア基板30が示されている。コア基板30はUS7786390に開示されている方法で製造される。コア基板は第1面とその第1面と反対側の第2面を有する。コア基板の第1面と絶縁性基材の第1面は同じ面であり、コア基板の第2面と絶縁性基材の第2面は同じ面である。
(3)コア基板30の第1面F上及び第2面S上に、層間樹脂絶縁層用樹脂フィルムやプリプレグが積層される。層間樹脂絶縁層用樹脂フィルムはエポキシなどの樹脂とシリカなどの無機粒子で形成されていて、プリプレグはエポキシなどの樹脂とシリカなどの無機粒子とガラスクロスなどの補強材で形成されている。層間樹脂絶縁層用樹脂フィルムは補強材を含まない。
プリプレグとして、住友ベークライト株式会社製の6785GSシリーズが挙げられる。層間樹脂絶縁層用樹脂フィルムとして、味の素社製のABF−45SHが挙げられる。
層間樹脂絶縁層用樹脂フィルムが用いられる場合、熱でフィルムが硬化され、コア基板の両面に層間樹脂絶縁層50A,50Bがそれぞれ形成される(図1(C))。
プリプレグが用いられる場合、コア基板上にプリプレグと金属箔がその順で積層される。加熱プレスでプリプレグが硬化され、コア基板の両面に層間樹脂絶縁層がそれぞれ形成される。層間樹脂絶縁層の厚みは20μmから40μmである。
プリプレグとして、住友ベークライト株式会社製の6785GSシリーズが挙げられる。層間樹脂絶縁層用樹脂フィルムとして、味の素社製のABF−45SHが挙げられる。
層間樹脂絶縁層用樹脂フィルムが用いられる場合、熱でフィルムが硬化され、コア基板の両面に層間樹脂絶縁層50A,50Bがそれぞれ形成される(図1(C))。
プリプレグが用いられる場合、コア基板上にプリプレグと金属箔がその順で積層される。加熱プレスでプリプレグが硬化され、コア基板の両面に層間樹脂絶縁層がそれぞれ形成される。層間樹脂絶縁層の厚みは20μmから40μmである。
(4)次に、CO2ガスレーザにて層間樹脂絶縁層50A,50Bにそれぞれビア導体用の開口51A,51Bが形成される(図1(D))。
(5)層間樹脂絶縁層50A,50Bの表面とビア導体用の開口51A,51Bの内壁に無電解めっき膜52,52が形成される(図1(E))。
(6)無電解めっき膜52上にめっきレジスト54が設けられる(図2(A))。
(7)めっきレジスト54から露出する無電解めっき膜52上に、電解めっき膜56が形成される(図2(B))。
(8)めっきレジスト54が除去される。電解めっき膜間の無電解めっき膜がエッチングで除去されることで、複数の導体回路を有する導体層58A,58B及びビア導体60A,60Bが形成される(図2(C))。上側のビルドアップ層と下側のビルドアップ層が完成する。層間樹脂絶縁層50Aが最上の層間樹脂絶縁層であり、導体層58Aが最上の導体層である。層間樹脂絶縁層50Bが最下の層間樹脂絶縁層であり、導体層58Bが最下の導体層である。
(9)上側と下側のビルドアップ層上に上側と下側のソルダーレジスト膜70α、70βが形成される(図3(A))。例えば日立化成工業株式会社からソルダーレジスト膜の材料を入手することができる。
(10)下側のソルダーレジスト膜70αにマスク(図9(A))を介して紫外線が照射される。黒い部分が遮光膜181,182,183である。光が照射される部分のソルダーレジスト膜は硬化する。その後、現像液で未露光部分のソルダーレジスト膜が除去される。そして、熱でソルダーレジスト膜が硬化され、開口71Bを有する下側のソルダーレジスト層70Bが形成される(図3(B))。上側のソルダーレジスト膜70βにマスク(図10)を介して紫外線が照射される。下側のソルダーレジスト層と同様に上側のソルダーレジスト層70Uが形成される。
遮光膜(黒い部分)281の大きさは全て同じ大きさで60μmから150μmである。従って、開口71Aの径は略同一である。
遮光膜(黒い部分)281の大きさは全て同じ大きさで60μmから150μmである。従って、開口71Aの径は略同一である。
下側のビルドアップ層上のソルダーレジスト膜は図9(A)に示されるマスクで露光される。図9(A)のマスクは3種類の大きさの遮光膜181、182、183を有する。中央部分の遮光膜181の大きさは中間部分の遮光膜182の大きさより大きく、中間部分の遮光膜182の大きさは外周部分の遮光膜183の大きさより大きい。従って開口71Bの大きさはプリント配線板の中央部分から外周部分に向かって小さくなる。中央部分(中央領域)の開口71B1の大きさを中間部分(中間領域)の開口71B2の大きさで割ることで得られる値(X)は、中間部分の開口71B2の大きさを外周部分(外周領域)の開口71B3の大きさで割ることで得られる値(Y)より小さいことが好ましい。YがXより大きいと、特定の半田バンプに応力が集中しがたくなる。パッケージ基板とマザーボード間の接続信頼性が向上する。YはXより大きく、Xは1.02から1.2であって、Yは1.03から1.3である。開口71Bの大きさとBGAパッド72Bの大きさは同じなので、BGAパッドは開口71Bと同様な値(X、Y)を有する。
中央部分の遮光膜181の大きさ(Φ1)、中間部分の遮光膜182の大きさ(Φ2)と外周部分の遮光膜183の大きさ(Φ3)の関係も開口71B1、71B2、71B3の大きさの関係と同様である。つまり、Φ2はΦ1より小さく、Φ3はΦ2より小さい。そして、Φ1/Φ2はΦ2/Φ3より小さく、Φ1/Φ2は1.02から1.2であって、Φ2/Φ3は1.03から1.3である。このようなマスクで下側のソルダーレジスト膜は露光される。
第1実施形態での開口71B1の大きさは例えば280μmであり、開口71B2の大きさは270μmであり、開口71B3の大きさは250μmである。
上側のソルダーレジスト層の開口から露出している最上の導体層や最上のビア導体がICチップを搭載するためのパッド(C4パッド)として機能する。
下側のソルダーレジスト層の開口から露出している最下の導体層や最下のビア導体がマザーボードと接続するためのパッド(BGAパッド)として機能する。
上側のソルダーレジスト層の開口から露出している最上の導体層や最上のビア導体がICチップを搭載するためのパッド(C4パッド)として機能する。
下側のソルダーレジスト層の開口から露出している最下の導体層や最下のビア導体がマザーボードと接続するためのパッド(BGAパッド)として機能する。
(11)C4パッドとBGAパッド上にニッケルめっき層72が形成され、さらにニッケルめっき層72上に金めっき層74が形成される(図3(B))。ニッケル−金層以外にも、ニッケル−パラジウム−金層が形成されてもよい。
(12)この後、US7475803B2に開示されている方法でC4パッド上にSn/Agなどの半田ボールが搭載される。その後、リフローでC4パッド上に上側の半田バンプ(C4バンプ)76Uが形成される(図3(C))。半田ボールはほぼ均一な径を有している。
続いて、US7475803B2に開示されている方法でBGAパッド上にSn/Pbなどの半田ボール76Dαが搭載される(図4)。その後、リフローでBGAパッド上に下側の半田バンプ(BGAバンプ)76Dが形成される(図6)。半田ボールはほぼ均一な径を有している。半田ボールの径が均一なので、各半田ボールはほぼ同じ体積を有する。従って、各BGAパッド上にほぼ同体積の半田バンプが形成される。異なる大きさのパッド上にほぼ同体積の半田バンプが形成されるので、BGAパッド上に異なる高さの半田バンプが形成される。プリント配線板の中央部分から外周部分に向けて下側の半田バンプの高さは高くなる。半田バンプの高さは、ソルダーレジスト層の上面から半田バンプの頂点までの距離である。中央部分の半田バンプ76D1の高さ(H1)と中間部の半田バンプ76D2の高さ(H2)と外周部の半田バンプ76D3(H3)は以下の関係を満足することが好ましい。H3/H2は1.1から1.3であって、H2/H1は1.05から1.5である。
第1実施形態では、H1は70μmであり、H2は90μmであり、H3は110μmである。
第1実施形態では、H1は70μmであり、H2は90μmであり、H3は110μmである。
(13)上側の半田バンプ76Uを介してプリント配線板10にICチップ90が実装される。その後、ICチップが実装されている第1実施形態のプリント配線板はリフローでマザーボードに搭載される。二次実装でパッケージ基板とマザーボードが下側の半田バンプで接続される。リフロー温度で、図7に示されているように、プリント配線板の中央が凹になるようにプリント配線板が反ると、第1実施形態のプリント配線板によれば、各BGAバンプの頂点が同一平面PL上に位置しやすい。なぜなら、半田バンプの高さが中央部から外周部に向かって高くなっているからである。一方、マザーボードの厚みは厚いので、マザーボードは反りがたい。パッケージ基板の半田バンプがパッケージ基板の反りに応じる高さを有するので、反りの少ないマザーボードと反りを有するパッケージ基板が確実に接続される。220度での最大の反り量DFmax(図18)は80μm以下であることが好ましい。反り量が80μmを超えると、パッケージ基板とマザーボードとの接続不良が発生しやすい。もしくは、接続信頼性が低下する。
パッケージ基板上に別のパッケージ基板が搭載され、POP基板が形成され、そのPOP基板がマザーボードに搭載されてもよい。
パッケージ基板上に別のパッケージ基板が搭載され、POP基板が形成され、そのPOP基板がマザーボードに搭載されてもよい。
[第2実施形態]
図11は第2実施形態に係るプリント配線板10の断面図を示す。
第2実施形態では、BGAパッドは64個(8×8)形成されている。中央部分のBGAパッド172B2はプリント配線板の中央領域内に形成されている。中央領域はプリント配線板の中心Oを中心とする所定の半径r1を有する円B1内の領域である。中央領域以外の半田パッド172B2はプリント配線板の周辺領域に形成されている。周辺領域は中心Oを中心とする所定の半径r2を有する円B2内の領域である。但し、中央領域は除かれる。中央領域と周辺領域は図12(A)に示されている。BGAバンプに働く応力はプリント配線板の中心からの距離に比例すると考えられる。従って、各領域の境界線はプリント配線板の中心Oを中心とする所定の半径rの円の円周であることが好ましい。各領域に形成されているBGAパッドの大きさはほぼ同じである。
図11は第2実施形態に係るプリント配線板10の断面図を示す。
第2実施形態では、BGAパッドは64個(8×8)形成されている。中央部分のBGAパッド172B2はプリント配線板の中央領域内に形成されている。中央領域はプリント配線板の中心Oを中心とする所定の半径r1を有する円B1内の領域である。中央領域以外の半田パッド172B2はプリント配線板の周辺領域に形成されている。周辺領域は中心Oを中心とする所定の半径r2を有する円B2内の領域である。但し、中央領域は除かれる。中央領域と周辺領域は図12(A)に示されている。BGAバンプに働く応力はプリント配線板の中心からの距離に比例すると考えられる。従って、各領域の境界線はプリント配線板の中心Oを中心とする所定の半径rの円の円周であることが好ましい。各領域に形成されているBGAパッドの大きさはほぼ同じである。
図12(A)に示されている中央領域B1に形成されているBGAパッドの大きさ(径)は250μmであり、周辺領域B2に形成されているBGAパッドの大きさ(径)は230μmである。
図11に示されている半田バンプ76D1の高さh1は100μmであり、半田バンプ76D2の高さh2は130μmである。異なる領域(エリア)に形成されているBGAパッドの大きさは異なり、その差は5μm〜30μmである。差がこの範囲内であるとBGAバンプがプリント配線板の反りに対応できる。
図11に示されている半田バンプ76D1の高さh1は100μmであり、半田バンプ76D2の高さh2は130μmである。異なる領域(エリア)に形成されているBGAパッドの大きさは異なり、その差は5μm〜30μmである。差がこの範囲内であるとBGAバンプがプリント配線板の反りに対応できる。
[第3実施形態]
図13は第3実施形態に係るプリント配線板10を示す。
図12(B)は、第3実施形態の領域を示す模式図である。BGAパッドは3つの領域B1、B2、B3に分割されている。領域B1はプリント配線板の中央部分に存在している中央領域B1であって、領域B3はプリント配線板の外周部分に存在している外周領域B3であって、領域B2はプリント配線板の中間部分に存在している中間領域B2である。中間領域は中央領域と外周領域に挟まれている。各領域に形成されているBGAパッドの大きさはほぼ同じである。プリント配線板の一辺が15mm以上の場合、BGAパッドは3つ以上の領域に分割されることが好ましい。図12(B)では、各領域の境界線は矩形の外周であるが、円周であってもよい。
図13は第3実施形態に係るプリント配線板10を示す。
図12(B)は、第3実施形態の領域を示す模式図である。BGAパッドは3つの領域B1、B2、B3に分割されている。領域B1はプリント配線板の中央部分に存在している中央領域B1であって、領域B3はプリント配線板の外周部分に存在している外周領域B3であって、領域B2はプリント配線板の中間部分に存在している中間領域B2である。中間領域は中央領域と外周領域に挟まれている。各領域に形成されているBGAパッドの大きさはほぼ同じである。プリント配線板の一辺が15mm以上の場合、BGAパッドは3つ以上の領域に分割されることが好ましい。図12(B)では、各領域の境界線は矩形の外周であるが、円周であってもよい。
第3実施形態での第1BGAパッド72B1の径は250μmであり、第2BGAパッド72B2の径は210μmであり、第3BGAパッド72B3の径は170μmである。第1BGAパッド72B1上の半田バンプの高さは70μmであって、第2BGAパッド72B2上の半田バンプの高さは110μmであって、第3BGAパッド72B3上の半田バンプの高さは140μmである。
第3実施形態のプリント配線板にICチップが実装される。その後、プリント配線板はリフローでマザーボードに搭載される。図14は、220度でのプリント配線板の反りと下側の半田バンプの頂点の位置を示している。二次実装温度の約220度でプリント配線板とマザーボードは接合される。半田バンプの頂点はほぼ同一平面PL上に位置している。マザーボードにパッケージを実装する歩留りが高くなる。
[第4実施形態]
第1実施形態から第3実施形態のプリント配線板のビルドアップ層は1層である。それに対し、図15,図16に示されるように第4実施形態のプリント配線板のビルドアップ層は2層である。第4実施形態のBGAパッドやBGAバンプは第1実施形態から第3実施形態のプリント配線板と同様である。
第1実施形態から第3実施形態のプリント配線板のビルドアップ層は1層である。それに対し、図15,図16に示されるように第4実施形態のプリント配線板のビルドアップ層は2層である。第4実施形態のBGAパッドやBGAバンプは第1実施形態から第3実施形態のプリント配線板と同様である。
上側のビルドアップ層はコア基板30の第1面Fと第1導体層34A上に形成されている上側の層間樹脂絶縁層150Aと上側の層間樹脂絶縁層150A上の上側の導体層158Aと上側の層間樹脂絶縁層150Aを貫通し上側の導体層とコア基板の第1導体層やスルーホール導体とを接続する上側のビア導体160Aと上側の導体層と上側の層間樹脂絶縁層150A上に形成されている最上の層間樹脂絶縁層50Aと最上の層間樹脂絶縁層50A上の最上の導体層58Aと最上の層間樹脂絶縁層50Aを貫通し最上の導体層と上側の導体層や上側のビア導体とを接続する最上のビア導体60Aを有する。
下側のビルドアップ層はコア基板30の第2面Sと第2導体層34B上に形成されている下層の層間樹脂絶縁層150Bと下側の層間樹脂絶縁層150B上の下側の導体層158Bと下側の層間樹脂絶縁層150Bを貫通し下側の導体層とコア基板の第2導体層やスルーホール導体とを接続する下側のビア導体160Bと下側の導体層と下側の層間樹脂絶縁層150B上に形成されている最下の層間樹脂絶縁層50Bと最下の層間樹脂絶縁層50B上の最下の導体層58Bと最下の層間樹脂絶縁層50Bを貫通し最下の導体層と下側の導体層や下側のビア導体とを接続する最下のビア導体60Bを有する。
[第5実施形態]
図19に第5実施形態のプリント配線板1000が示されている。第5実施形態のプリント配線板のコア基板は第1実施形態のコア基板とほぼ同様であるが、さらに、チップコンデンサなどの電子部品1001を収容するためのキャビティ1002を有する。キャビティ1002は絶縁性基材の第1面から第2面に至る開口であることが望ましい。第5実施形態のプリント配線板は、第1実施形態のプリント配線板とほぼ同様であるが、さらに、コア基板のキャビティ内に電子部品を有する。第5実施形態のプリント配線板では、さらに、電子部品とコア基板間に充填剤1003が形成されている。第5実施形態では、コア基板にキャビティが形成されているので、コア基板の強度が弱い。そのため、二次実装時、第5実施形態のプリント配線板の反り量は多くなる。第1実施形態、第2実施形態、第3実施形態や第4実装形態と同様に、BGAパッドの大きさをプリント配線板の中央から外周に向けて小さくすることを第5実施形態のプリント配線板に適用することは二次実装の歩留りを高くすることにつながる。マザーボードとプリント配線板間の接続信頼性が向上する。図20(A)、(B)は平面図であり、コア基板の第1面とキャビティと電子部品を示している。図20(C)は図20(B)の斜視図である。
図19に第5実施形態のプリント配線板1000が示されている。第5実施形態のプリント配線板のコア基板は第1実施形態のコア基板とほぼ同様であるが、さらに、チップコンデンサなどの電子部品1001を収容するためのキャビティ1002を有する。キャビティ1002は絶縁性基材の第1面から第2面に至る開口であることが望ましい。第5実施形態のプリント配線板は、第1実施形態のプリント配線板とほぼ同様であるが、さらに、コア基板のキャビティ内に電子部品を有する。第5実施形態のプリント配線板では、さらに、電子部品とコア基板間に充填剤1003が形成されている。第5実施形態では、コア基板にキャビティが形成されているので、コア基板の強度が弱い。そのため、二次実装時、第5実施形態のプリント配線板の反り量は多くなる。第1実施形態、第2実施形態、第3実施形態や第4実装形態と同様に、BGAパッドの大きさをプリント配線板の中央から外周に向けて小さくすることを第5実施形態のプリント配線板に適用することは二次実装の歩留りを高くすることにつながる。マザーボードとプリント配線板間の接続信頼性が向上する。図20(A)、(B)は平面図であり、コア基板の第1面とキャビティと電子部品を示している。図20(C)は図20(B)の斜視図である。
図19では、1つのキャビティ1002に複数の電子部品1001A、1001Bが収容されている。図19では、1つのキャビティに2つの電子部品が収容されている。1つのキャビティに2つの電子部品が収容されると、キャビティの大きさが大きくなるので、BGAパッドの大きさをプリント配線板の中央から外周に向けて小さくすることは有効である。1つのキャビティに2つの電子部品を収容するためのキャビティの形状が図20に示されている。図20(A)では、複数の収容部1002A、1002Bの一部が重なって1つのキャビティ1002が形成されている。重なっている部分の長さは電子部品の長さより短い。電子部品同士が衝突しがたい。各収容部に1つの電子部品が収容される。図20(B)では、1つのキャビティに仕切り1004が形成されている。第1導体層は省略されている。仕切り間の距離SKは電子部品1001A、1001Bの幅SK2より短いため、電子部品同士が衝突しない。仕切り1004により電子部品同士の衝突が防止される。
図21は1つのキャビティに複数のチップコンデンサが収容されている例を示している。図21では、隣接するチップコンデンサで同極の電極が向かい合っている。この例では、プラス電極とプラス電極が向かい合っている。衝突してもショートが発生しない。プリント配線板が電子部品を収容するためのキャビティを有しても、図20や図21の工夫によりキャビティの大きさを小さくすることができる。従って、BGAパッドの大きさをプリント配線板の中央から外周に向けて小さくすることにより、第5実施形態のプリント配線板とマザーボード間の接続信頼性が高くなる。第5実施形態のプリント配線板に第1、第2、第3、第4実施形態に記載されている内容は適宜適用されてもよい。
[実施例]
(1)両面銅張積層板(住友ベークライト株式会社製の4785GSシリーズ)20が用意される(図1(A))。絶縁性基材20Aの厚みは0.06mmであり、銅箔の厚みは3μmである。
銅箔22の表面に黒化処理が施される。
(1)両面銅張積層板(住友ベークライト株式会社製の4785GSシリーズ)20が用意される(図1(A))。絶縁性基材20Aの厚みは0.06mmであり、銅箔の厚みは3μmである。
銅箔22の表面に黒化処理が施される。
(2)US7786390に開示されている方法でコア基板が製造される(図1(B))。
(3)コア基板30の第1面F上及び第2面S上に層間樹脂絶縁層用樹脂フィルム(味の素社製のABF−45SH)が積層される。その後、熱でフィルムが硬化され、コア基板の両面に最上と最下の層間樹脂絶縁層50A,50Bがそれぞれ形成される(図1(C))。層間樹脂絶縁層の厚みは30μmである。
(3)コア基板30の第1面F上及び第2面S上に層間樹脂絶縁層用樹脂フィルム(味の素社製のABF−45SH)が積層される。その後、熱でフィルムが硬化され、コア基板の両面に最上と最下の層間樹脂絶縁層50A,50Bがそれぞれ形成される(図1(C))。層間樹脂絶縁層の厚みは30μmである。
(4)次に、CO2ガスレーザにて層間樹脂絶縁層50A,50Bにそれぞれビア導体用の開口51A,51Bが形成される(図1(D))。
(5)層間樹脂絶縁層50A,50Bの表面とビア導体用の開口51A,51Bの内壁に無電解銅めっき膜52,52が形成される(図1(E))。
(6)無電解銅めっき膜52上にめっきレジスト54が設けられる(図2(A))。
(7)めっきレジスト54から露出する無電解銅めっき膜52上に、電解銅めっき膜56が形成される(図2(B))。無電解銅めっき膜の厚みは約0.4μmであり、電解銅めっき膜の厚みは12μmである。
(7)めっきレジスト54から露出する無電解銅めっき膜52上に、電解銅めっき膜56が形成される(図2(B))。無電解銅めっき膜の厚みは約0.4μmであり、電解銅めっき膜の厚みは12μmである。
(8)めっきレジスト54が除去される。電解銅めっき膜間の無電解銅めっき膜がエッチングで除去されることで、最上と最下の導体層58A,58B及び最上と最下のビア導体60A,60Bが形成される(図2(C))。この後、図2(C)に示されている途中基板の反りの方向や反り量が測定されてもよい。その結果により各エリア内のBGAパッドの大きさが決められても良い。
(9)上側と下側のビルドアップ層上に上側と下側のソルダーレジスト膜70α、70βが形成される(図3(A))。例えば日立化成工業株式会社からソルダーレジスト膜の材料を入手することができる。
(10)下側のソルダーレジスト膜70αにマスク(図9(A))を介して紫外線が照射される。上側のソルダーレジスト膜70βにマスク(図10)を介して紫外線が照射される。そして、現像処理後、熱でソルダーレジスト膜が硬化され、開口71A、71Bを有するソルダーレジスト層70A、70Bが形成される(図5)。
開口71B1の大きさは280μmであり、開口71B2の大きさは270μmであり、開口71B3の大きさは250μmである。上側のソルダーレジスト層の開口71Aの大きさは80μmである。
(11)C4パッドとBGAパッド上にニッケルめっき層72が形成され、さらにニッケルめっき層72上に金めっき層74が形成される(図3(B))。
(12)この後、US7475803B2に開示されている方法でC4パッド上にSn/Agからなる半田ボールが搭載される。この半田ボールの径は60μmである。その後、リフローでC4パッド上に上側の半田バンプ(C4バンプ)76Uが形成される(図3(C))。
続いて、US7475803B2に開示されている方法でBGAパッド上にSn/Pbからなる半田ボール76Dαが搭載される(図4)。半田ボール76Dαの径は170μmである。その後、リフローでBGAパッド上に下側の半田バンプ(BGAバンプ)76Dが形成される(図6)。半田バンプ76D1の高さ(H1)は70μmであり、半田バンプ76D2の高さ(H2)は90μmであり、半田バンプ76D3(H3)の高さは110μmである。
C4バンプの高さは40μmである。
C4バンプの高さは40μmである。
(13)上側の半田バンプ76Uを介してプリント配線板10にICチップ90が実装される。その後、ICチップが実装されているプリント配線板はリフローでマザーボードに搭載される。
第1実施形態、第2実施形態、第3実施形態、第4実装形態や第5実施形態のプリント配線板のBGAパッドは複数の領域に分割されることが好ましい。製造が容易である。
10 プリント配線板
30 コア基板
34A 第1導体
36 スルーホール導体
70A、70B ソルダーレジスト層
71A、71B1、71B2、71B3 開口
76U、76D 半田バンプ
30 コア基板
34A 第1導体
36 スルーホール導体
70A、70B ソルダーレジスト層
71A、71B1、71B2、71B3 開口
76U、76D 半田バンプ
Claims (12)
- 第1面と前記第1面と反対側の第2面を有する絶縁性基材と前記絶縁性基材の第1面上に形成されている第1導体層と前記絶縁性基材の第2面上に形成されている第2導体層で形成されているコア基板と、
前記絶縁性基材の第1面と前記第1導体層上に形成されている最上の層間樹脂絶縁層と、
前記最上の層間樹脂絶縁層上に形成されている最上の導体層と、
前記最上の層間樹脂絶縁層と前記最上の導体層上に形成され前記最上の導体層を露出するための開口を有する上側のソルダーレジスト層と、
前記絶縁性基材の第2面と前記第2導体層上に形成されている最下の層間樹脂絶縁層と、
前記最下の層間樹脂絶縁層上に形成されている最下の導体層と、
前記最下の層間樹脂絶縁層と前記最下の導体層上に形成され前記最下の導体層を露出するための複数の開口を有する下側のソルダーレジスト層と、
前記下側のソルダーレジスト層の開口から露出する前記最下の導体層上に形成されている下側の半田バンプを有するプリント配線板であって、
前記下側のソルダーレジスト層の開口により露出される前記最下の導体層の部分はマザーボードと接続するためのパッドであって、前記マザーボードと接続するためのパッドの大きさはプリント配線板の中央から外周に向けて小さくなっていて、前記マザーボードと接続するためのパッド上に形成されている各下側の半田バンプの体積は略同じである。 - 請求項1のプリント配線板であって、前記下側の半田バンプの高さは前記プリント配線板の中央から外周に向けて高くなっている。
- 請求項2のプリント配線板であって、前記下側の半田バンプの頂点はほぼ同一平面上に位置する。
- 請求項1のプリント配線板であって、前記マザーボードと接続するためのパッドは中央に形成されているパッドと最外周に形成されているパッドを有し、前記中央に形成されているパッドの径を前記最外周に形成されているパッドの径で割ることで得られる値は1.05〜1.5である。
- 請求項1のプリント配線板であって、前記マザーボードと接続するためのパッドの径は、130μm〜350μmである。
- 請求項1のプリント配線板であって、前記第1導体層、前記第2導体層、前記最上の導体層と前記最下の導体層のそれぞれの熱膨張係数は、前記絶縁性基材の熱膨張係数や、前記最上と最下の層間樹脂絶縁層のそれぞれの熱膨張係数より大きい。
- 請求項1のプリント配線板であって、前記マザーボードと接続するためのパッドは複数のエリアに分割されていて、各エリアに属する前記マザーボードと接続するためのパッドの大きさは同じであって、前記マザーボードと接続するためのパッドの大きさは前記プリント配線板の中央から外周に向かって段階的に小さくなっている。
- 請求項7のプリント配線板であって、前記エリアの境界はプリント配線板の中心を中心とする所定の半径を有する円の円周である。
- 請求項7のプリント配線板であって、前記マザーボードと接続するためのパッドは3つのエリアに分けられている。
- 請求項7のプリント配線板であって、前記複数のエリアの内、隣接するエリアに属する前記マザーボードと接続するためのパッドの大きさの差は5μmから30μmである。
- 第1面と前記第1面と反対側の第2とを有する絶縁性基材を準備することと、
前記絶縁性基材の第1面上に第1導体層を形成することと、
前記絶縁性基材の第2面上に第2導体層を形成することと、
前記絶縁性基材の第1面と前記第1導体層上に最上の層間樹脂絶縁層を形成することと、
前記絶縁性基材の第2面と前記第2導体層上に最下の層間樹脂絶縁層を形成することと、
前記最上の層間樹脂絶縁層上に最上の導体層を形成することと、
前記最下の層間樹脂絶縁層上に最下の導体層を形成することと、
前記最上の層間樹脂絶縁層と前記最上の導体層上に前記最上の導体層を露出するための複数の開口を有する上側のソルダーレジスト層を形成することと、
前記最下の層間樹脂絶縁層と前記最下の導体層上に前記最下の導体層を露出するための複数の開口を有する下側のソルダーレジスト層を形成することとを含むプリント配線板の製造方法であって、
前記下側のソルダーレジスト層を形成することは前記プリント配線板の中央から外周に向かって前記開口の大きさを小さくすることを含む。 - 請求項11に記載のプリント配線板の製造方法であって、前記下側のソルダーレジスト層を形成することは、さらに、前記開口を形成する前に途中基板の反りの方向を測定することを含む。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012036230A JP2013172073A (ja) | 2012-02-22 | 2012-02-22 | プリント配線板及びプリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012036230A JP2013172073A (ja) | 2012-02-22 | 2012-02-22 | プリント配線板及びプリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013172073A true JP2013172073A (ja) | 2013-09-02 |
Family
ID=49265825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012036230A Pending JP2013172073A (ja) | 2012-02-22 | 2012-02-22 | プリント配線板及びプリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013172073A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9681535B2 (en) | 2015-08-26 | 2017-06-13 | Kyocera Corporation | Assembled board |
JP2017152678A (ja) * | 2016-02-22 | 2017-08-31 | 京セラ株式会社 | 配線基板、電子装置および配線基板の製造方法 |
CN110007117A (zh) * | 2018-01-05 | 2019-07-12 | 旺矽科技股份有限公司 | 探针卡 |
JP2021005609A (ja) * | 2019-06-26 | 2021-01-14 | イビデン株式会社 | プリント配線板およびその製造方法 |
CN113365427A (zh) * | 2021-05-27 | 2021-09-07 | 深圳市景旺电子股份有限公司 | 不对称板的制作方法 |
-
2012
- 2012-02-22 JP JP2012036230A patent/JP2013172073A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9681535B2 (en) | 2015-08-26 | 2017-06-13 | Kyocera Corporation | Assembled board |
JP2017152678A (ja) * | 2016-02-22 | 2017-08-31 | 京セラ株式会社 | 配線基板、電子装置および配線基板の製造方法 |
CN110007117A (zh) * | 2018-01-05 | 2019-07-12 | 旺矽科技股份有限公司 | 探针卡 |
JP2021005609A (ja) * | 2019-06-26 | 2021-01-14 | イビデン株式会社 | プリント配線板およびその製造方法 |
JP7257273B2 (ja) | 2019-06-26 | 2023-04-13 | イビデン株式会社 | プリント配線板およびその製造方法 |
CN113365427A (zh) * | 2021-05-27 | 2021-09-07 | 深圳市景旺电子股份有限公司 | 不对称板的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941230B2 (en) | Semiconductor package and manufacturing method | |
US8823187B2 (en) | Semiconductor package, semiconductor package manufacturing method and semiconductor device | |
US8609998B2 (en) | Wiring board and method of manufacturing the same | |
US7115818B2 (en) | Flexible multilayer wiring board and manufacture method thereof | |
US8610001B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US9917025B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US9480157B2 (en) | Wiring board and method for manufacturing the same | |
JP5795196B2 (ja) | 半導体パッケージ | |
KR100653249B1 (ko) | 메탈코어, 패키지 기판 및 그 제작방법 | |
US9793200B2 (en) | Printed wiring board | |
KR102163039B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
JP2013214578A (ja) | 配線板及びその製造方法 | |
JP2013197245A (ja) | プリント配線板 | |
JP2011211194A (ja) | 配線板及びその製造方法 | |
JPH11233678A (ja) | Icパッケージの製造方法 | |
US8847078B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2014082334A (ja) | 配線板及びその製造方法 | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
JP2013172073A (ja) | プリント配線板及びプリント配線板の製造方法 | |
US20100236822A1 (en) | Wiring board and method for manufacturing the same | |
JP2016082143A (ja) | プリント配線板 | |
JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
JP6082233B2 (ja) | 配線板及びその製造方法 | |
JP2013172074A (ja) | プリント配線板及びプリント配線板の製造方法 |