JP3208470B2 - Bga型半導体装置とそれを実装する基板 - Google Patents

Bga型半導体装置とそれを実装する基板

Info

Publication number
JP3208470B2
JP3208470B2 JP11250194A JP11250194A JP3208470B2 JP 3208470 B2 JP3208470 B2 JP 3208470B2 JP 11250194 A JP11250194 A JP 11250194A JP 11250194 A JP11250194 A JP 11250194A JP 3208470 B2 JP3208470 B2 JP 3208470B2
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
base
substrate
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11250194A
Other languages
English (en)
Other versions
JPH07321247A (ja
Inventor
竜治 河野
鉄雄 熊沢
誠 北野
昭弘 矢口
奈柄 米田
直敬 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11250194A priority Critical patent/JP3208470B2/ja
Publication of JPH07321247A publication Critical patent/JPH07321247A/ja
Application granted granted Critical
Publication of JP3208470B2 publication Critical patent/JP3208470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、BGA(Ball G
rid Array)型半導体装置およびそれを実装す
る基板に係り、特に、はんだ寿命を延ばすことBGA型
半導体装置(以下、単にBGAと記す)およびそれを実
装する基板に関する。
【0002】
【従来の技術】従来のBGAは、半導体素子とはんだが
付着するパッドの集合体を備え、半導体素子の搭載およ
び封止機能および半導体素子とパッドとの導通機能を有
するベースと、半導体素子とベースの主要部分を封止、
固定するレジンと、基板との導通および固定のためのは
んだとを備えている。ベースに搭載された半導体素子
は、ベースの下面電極まで電気的に接続され、パッドを
介してはんだボールが付着し、このはんだボールによ
り、基板表面のパッドを介して基板電極に接続してい
る。このような従来のBGAの公知例として、特開昭5
7−79652号公報に記載の例がある。
【0003】
【発明が解決しようとする課題】BGAなどの半導体装
置は、基板に実装した状態で温度サイクル試験を行う
と、半導体装置と基板との熱膨張差に伴うせん断モード
(基板のパッド形成面に平行なモード)に生じる繰り返
し熱ひずみによってはんだが疲労する。熱ひずみは、変
形中心から放射状に生じる。疲労が進むとはんだは最終
的に破断し、導通が取れなくなるという不良が生じる。
熱ひずみが増加すると、はんだが破断するまでのサイク
ル数(以下、はんだ寿命と記す)は低下するため、はん
だ寿命を延ばすために、熱ひずみはできる限り小さくす
る必要がある。
【0004】特にBGAでは、はんだ接続部にくびれ
(図10における接触角θ部、θa部)が存在するた
め、熱ひずみは力学的にそのくびれに集中する。またそ
の集中する割合は、接触角が小さくなるほど高くなる。
このことは、接触角が小さいほど、はんだは局所的に大
きな熱ひずみを受け、はんだ寿命が短くなることを示し
ている。したがって、はんだ寿命を延ばすためには接触
角をできる限り大きくすることが望ましい。
【0005】接触角を大きくする1つの手段として、ベ
ースと基板との距離を大きくすることが挙げられる。と
ころが、ベースと基板との距離は、はんだが加熱融解さ
れたときのはんだの表面張力、およびBGAの自重、す
なわち基板への一定の押しつけ力によって自然に決定し
てしまうため、それを制御することは困難である。した
がって、従来は、接触角を制御することが困難であっ
た。
【0006】本発明の目的は、熱ひずみの発生する方向
におけるはんだの接触角を、従来の実装状態における値
よりも大きくし、熱ひずみに対するはんだ寿命を延ばす
ことにある。また、本発明の他の目的は、半導体装置と
基板との変形中心を明確にして、パッドの形状および方
向を最適化し、従来に比べてはんだ寿命を延ばすこと
ある。
【0007】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、以下の手段を講じる。
【0008】(1)BGAのパッド形状を、「変形中心
を通る線分方向の寸法が、それと直交する線分方向の寸
法よりも大きくなる」ようにする。またそれに併せ、基
板の各パッドの形状を、それとはんだ接続するBGAの
パッド形状と相似形もしくはそれに準じたものとする。
【0009】(2)変形中心を所定の位置に強制的に設
定する。
【0010】すなわち、本発明は、半導体素子を搭載す
るベースの下面に複数のパッドが形成され、前記パッド
と基板とをはんだにより導通および固定するBGA型半
導体装置において、前記パッドは前記ベース下面内の平
面形状が長径と短径とを有し、前記長径方向が、前記は
んだにより互いに固定された前記ベースおよび前記基板
のせん断方向相対熱変形の生じない点もしくは部分の方
向を指向していることを特徴とする。あるいは、前記長
径方向が、前記基板との熱膨張差に伴うせん断方向の熱
ひずみの変形中心からの放射線上にあることを特徴とす
るものである。
【0011】また、前記パッドの形成面内における前記
基板とのせん断方向相対熱変形が生じない点もしくは部
分と、前記パッドの配置中心点とを通る線分上の前記パ
ッド寸法が、前記パッド形成面内でそれと直交する方向
のパッド寸法よりも大なることを特徴とする。また、前
記線分方向のベースとはんだとの接触角が、前記パッド
形成面内で前記線分と直交する方向における接触角より
も大なることを特徴とするものである。
【0012】また、前記せん断方向相対熱変形が生じな
い点もしくは部分は、前記ベース下面のほぼ中心であ
り、あるいは、前記ベースと前記基板との対向面のほぼ
中心に、前記せん断方向相対熱変形の生じない拘束手段
を有することを特徴とするものである。
【0013】また、本発明の基板は、前記BGA型半導
体装置のベース下面のパッドと相似形もしくはそれに準
じる形状および方向性を有するパッドを備えていること
を特徴とするものである。
【0014】また、上記目的は、半導体素子と、はんだ
が付着するパッドの集合体を備え、前記半導体素子を搭
載し、封止機能および前記半導体素子と前記パッドとの
導通機能を有するベースと、前記半導体素子とベースの
主要部分を封止および固定するレジンとからなるBGA
型半導体装置を、前記はんだにより導通および固定する
パッドを備える基板に実装するBGA型半導体装置とそ
れを実装する基板において、前記ベースと前記基板との
対向面のほぼ中心が熱硬化性樹脂により拘束され、前記
拘束中心からの放射線上における前記ベース下面のパッ
ド寸法が、前記パッド形成面内でそれと直交する方向の
パッド寸法よりも大きく、かつ、前記拘束中心方向にお
ける前記ベースと前記はんだとの接触角が、前記直交方
向における接触角よりも大きい接触角であるとともに、
前記基板のパッドが、前記ベース下面のパッド形状と相
似形もしくはそれに準ずる形状であることを特徴とする
BGA型半導体装置とそれを実装する基板によって達成
される。
【0015】
【作用】上記構成によれば、以下の作用が生じる。 (1)BGAのパッド形状を、せん断方向相対熱変形の
変形中心を通る線分方向の寸法が、それと直交する線分
方向の寸法よりも大きくすることにより、またそれに併
せ、基板の各パッドの形状を、それとはんだ接続するB
GAのパッド形状と相似形もしくはそれに準じたものと
することにより、熱ひずみの発生する方向のはんだボー
ルの接触角を、従来に比べて大きくすることができる。
【0016】(2)変形中心を所定の位置に設定するこ
とにより、変形中心が明確になるためかつ限定できるた
め、パッドの形状が最適化される。そのため、従来に比
べてはんだ寿命を延ばすことができる。
【0017】
【実施例】以下、参考例とともに本発明のいくつかの実
施例を、図面を参照して説明する。なお、以下の図にお
いて、同一構造部分には同一符号を付してその説明を省
略する。まず、図8〜図10により、BGAとそれを実
装する基板の参考例を説明する。図8は、BGAとそれ
を実装するための基板の部分断面側視図、図9は、図8
におけるベースを下面から見た平面図、図10は、BG
Aを基板に実装した後のはんだボール形状を示す三角図
である。
【0018】図8において、BGA1の半導体素子2は
ベース3に搭載され、ワイヤ4によってベース上面電極
5aと電気的に接続されている。ベース上面電極5aは
ベース下面電極5bまで電気的に接続されている。半導
体素子2、ワイヤ4およびベース3の上面はレジン21
によって封止されている。ベース3下面には絶縁のため
のレジスト6が塗布されている。ベース下面電極5b表
面にはレジスト6の存在しない部分があり、パッド7を
形成している。パッド7にははんだボール8が付着して
いる。
【0019】一方、基板20表面にもレジスト9が塗布
されており、BGA同様に基板中の電極10表面にはレ
ジスト9の存在しない部分があって、パッド11を形成
している。BGA1は、はんだボール8を加熱融解して
パッド11と接合することにより、基板20に実装され
る。
【0020】本例では、図9に示すように、パッド7の
各々はベース3下面にマトリクス状に配置され、円形を
なしている。変形中心(すなわち、BGAのベースのパ
ッド形成面内における、基板とのせん断方向相対熱変形
が実質0の点もしくは部分)12と、パッド7の中心1
3とを結ぶ線分B−B上のパッド寸法7D1と、それに
垂直なパッド寸法7D2とは実質同一である。一方、基
板のパッドもやはり円形をなし、BGAのパッド7各々
に対応する位置に配置されている。
【0021】図10に示すように、本例におけるはんだ
ボールの形状は、(a)の上面図では、はんだボール8
外形はパッド形状7aと同心円状をなしている。また
(b)の正面図では、はんだボール8外形は、ベースと
の接触角θ、基板との接触角θaを有しており、これら
接触角θ、θaの値は、(c)の側面図と実質同一であ
る。
【0022】次に、本発明の実施例を説明する。図1
は、本発明の第1実施例のBGAを示す図で、図9と同
様の平面図である。本実施例では、図9と異なり、各パ
ッド14は線分B−B上のパッド寸法14D1が、それ
に垂直な方向のパッド寸法14D2に比べて大きく、楕
円形状をなしている。
【0023】図2は、本発明の第1実施例のBGAのは
んだボール形状を示す図で、図10と同様の三角図であ
り、線分B−Bは図1の線分B−Bである。(a)の上
面図において、はんだボール8は自身の表面張力によっ
て、その外形がパッド外形14aよりも相対的に円に近
い楕円形状で安定している。その結果、(b)の正面図
に示すように、ベースとの接触角はθ1(基板との接触
角はθ1a)となり、接触角θ1は、必然的に、(c)
の側面図における接触角θ2よりも大きくなる。また、
パッド面積およびはんだボール8体積を同一とすれば、
参考例に比べて接触角は大きくなる。このことにより、
熱ひずみが生じる方向におけるくびれ部への熱ひずみの
集中が緩和されるため、はんだ寿命を延ばすことができ
る。
【0024】図3は、本発明の第2実施例のBGAに配
置されたパッドの一つの平面図である。本実施例におい
て、パッド15は、変形中心とパッド15の中心13と
を通る線分B−Bに平行な2辺、および、それよりも短
くかつそれに垂直な2辺よりなる四辺形をなしている。
パッド形状がこのような形状であっても、第1実施例と
同様の効果が得られる。
【0025】図4は、本発明の第3実施例のBGAに配
置されたパッドの一つの平面図である。本実施例におい
て、パッド16は、変形中心とパッド16の中心13と
を通る線分B−B上に対角線を持つ菱形をなしている。
パッド形状がこのような形状であっても、第1実施例と
同様の効果が得られる。
【0026】図5は、本発明の第4実施例のBGAを示
す図で、図9と同様の平面図である。本実施例では、変
形中心12aをベース3外形、すなわちBGA外形の中
心としている。一般的にBGAは、その形状の対称性か
ら変形中心が自身の外形の中心となるため、図示するよ
うに、パッド17を変形中心12aの方向へ向けて、パ
ッド配置を行って差し支えない。
【0027】図6は、本発明の第5実施例のBGA、お
よびそれを実装した基板の、BGA平面外形の中心を含
む断面図である。本実施例において、BGA1aの下面
中心は、エポキシなどの熱硬化性樹脂18によって基板
20aと接合されている。このような構成を採用するこ
とにより、変形中心は強制的にBGA中心に設定される
ため、第4実施例におけるパッド配置形状となり、最も
効果的にはんだ寿命を延ばすことができる。なお熱硬化
性樹脂18は、BGA1aと基板20aの相対的位置関
係を拘束しうるものであればよく、例えば、Cu、Fe
−Ni、Al等、はんだより硬い金属でもよい。
【0028】図7は、本発明の第6実施例を示す図で、
第1実施例のBGAを実装するための基板の部分平面図
である。本実施例において、パッド19の各々は、それ
にはんだ付けされるBGAのパッド形状(図1)と相似
形をなしている。このことにより、はんだボールの基板
との接触角(図2におけるθ1a)も、大きくすること
ができ、同様にはんだ寿命を延ばすことに効果がある。
なお、第5または第6実施例における基板のパッド形状
は、第2または第3実施例のベースにおけるパッド形
状、あるいはそれらに準じるパッド形状を用いてもよい
ことはもちろんである。
【0029】
【発明の効果】本発明によれば、以下のような効果が得
られる。
【0030】(1)熱ひずみの発生する方向のはんだボ
ールのBGA、もしくは基板との接触角は従来に比べて
大きくなる。
【0031】(2)変形中心が明確になるためかつ限定
できるため、パッドの形状および方向が最適化される。
したがって、従来に比べてはんだ寿命を延ばすことがで
きる。
【図面の簡単な説明】
【図1】本発明の第1実施例のBGAのベースを下面か
ら見た平面図。
【図2】本発明の第1実施例のBGAのはんだボール形
状を示す三角図で、(a)は上面図、(b)は正面図、
(c)は側面図。
【図3】本発明の第2実施例のBGAに配置されたパッ
ドの一つの平面図。
【図4】本発明の第3実施例のBGAに配置されたパッ
ドの一つの平面図。
【図5】本発明の第4実施例のBGAのベースを下面か
ら見た平面図。
【図6】本発明の第5実施例のBGA、およびそれを実
装した基板の、BGA平面外形の中心を含む断面図。
【図7】本発明の第6実施例を示し、第1実施例のBG
Aを実装するための基板の部分平面図。
【図8】本発明の参考例を示し、BGAとそれを実装す
る基板の部分断面側視図。
【図9】図8の断面A−Aを示し、ベースを下面から見
た平面図。
【図10】参考例におけるBGAを基板に実装した後の
はんだボール形状を示す三角図で、(a)は上面図、
(b)は正面図、(c)は側面図。
【符号の説明】
1、1a BGA 2 半導体素子 3 ベース 4 ワイヤ 5a ベース上面電極 5b ベース下面電極 6 レジスト 7 パッド 7a パッド外形 7D1 線分B−B上のパッド寸法 7D2 7D1に垂直な方向のパッド寸法 8 はんだボール 9 レジスト 10 電極 11 パッド 12、12a 変形中心 13 パッドの中心 14 パッド 14a パッド外形 14D1 線分B−B上のパッド寸法 14D2 14D1に垂直な方向のパッド寸法 15、16、17 パッド 18 熱硬化性樹脂 19 パッド 20、20a 基板 21 レジン θ はんだボールのベースとの接触角 θa はんだボールの基板との接触角 θ1 はんだボールのベースとの接触角 θ1a はんだボールの基板との接触角 θ2 はんだボールのベースとの接触角
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (72)発明者 米田 奈柄 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (72)発明者 田中 直敬 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (56)参考文献 特開 平7−249709(JP,A) 実開 平7−36451(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 21/60 H05K 1/18 H05K 3/34

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子を搭載するベースの下面に複
    数のパッドが形成され、前記パッドと基板とをはんだに
    より導通および固定するBGA型半導体装置であって、
    前記パッドの形成面内における前記基板とのせん断方向
    相対熱変形が生じない点もしくは部分と、前記パッドの
    配置中心点とを通る線分上の前記パッド寸法が、前記パ
    ッド形成面内でそれと直交する方向のパッド寸法よりも
    大きく、かつ、前記線分方向のベースとはんだとの接触
    角が、前記パッド形成面内で前記線分と直交する方向に
    おける接触角よりも大なることを特徴とするBGA型半
    導体装置。
  2. 【請求項2】 請求項1記載のBGA型半導体装置にお
    いて、前記はんだを固定する前記基板のパッドは、前記
    ベース下面のパッド形状と相似形もしくはそれに準ずる
    ものであるBGA型半導体装置。
  3. 【請求項3】 請求項1または2記載のBGA型半導体
    装置において、前記基板とのせん断方向相対熱変形の生
    じない点もしくは部分は、前記ベースの外形中心である
    GA型半導体装置。
  4. 【請求項4】 請求項1、2または3記載のBGA型半
    導体装置において、前記ベースと前記基板との対向面の
    ほぼ中心に、前記せん断方向相対熱変形の生じない拘束
    手段を有するBGA型半導体装置。
  5. 【請求項5】 請求項4記載のBGA型半導体装置にお
    いて、前記拘束手段は熱硬化性樹脂からなるBGA型半
    導体装置。
  6. 【請求項6】 請求項4記載のBGA型半導体装置にお
    いて、前記拘束手段は、前記はんだより硬い金属からな
    るBGA型半導体装置。
  7. 【請求項7】 請求項4ないしのうちいずれかに記載
    のBGA型半導体装置をはんだ付けする基板は、前記B
    GA型半導体装置のベース下面のパッドと相似形もしく
    はそれに準じる形状および方向性を有するパッドを備え
    ている基板。
  8. 【請求項8】 半導体素子と、はんだが付着するパッド
    の集合体を備え、前記半導体素子を搭載し、封止機能お
    よび前記半導体素子と前記パッドとの導通機能を有する
    ベースと、前記半導体素子とベースの主要部分を封止お
    よび固定するレジンとからなるBGA型半導体装置を、
    前記はんだにより導通および固定するパッドを備える基
    板に実装するBGA型半導体装置とそれを実装する基板
    において、前記ベースと前記基板との対向面のほぼ中心
    が熱硬化性樹脂により拘束され、前記拘束中心からの放
    射線上における前記ベース下面のパッド寸法が、前記パ
    ッド形成面内でそれと直交する方向のパッド寸法よりも
    大きく、かつ、前記拘束中心方向における前記ベースと
    前記はんだとの接触角が、前記直交方向における接触角
    よりも大きい接触角であるとともに、前記基板のパッド
    が、前記ベース下面のパッド形状と相似形もしくはそれ
    に準ずる形状であることを特徴とするBGA型半導体装
    置とそれを実装する基板。
JP11250194A 1994-05-26 1994-05-26 Bga型半導体装置とそれを実装する基板 Expired - Fee Related JP3208470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11250194A JP3208470B2 (ja) 1994-05-26 1994-05-26 Bga型半導体装置とそれを実装する基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11250194A JP3208470B2 (ja) 1994-05-26 1994-05-26 Bga型半導体装置とそれを実装する基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001109937A Division JP2001298124A (ja) 2001-04-09 2001-04-09 Bga型半導体装置とそれを実装する基板

Publications (2)

Publication Number Publication Date
JPH07321247A JPH07321247A (ja) 1995-12-08
JP3208470B2 true JP3208470B2 (ja) 2001-09-10

Family

ID=14588238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11250194A Expired - Fee Related JP3208470B2 (ja) 1994-05-26 1994-05-26 Bga型半導体装置とそれを実装する基板

Country Status (1)

Country Link
JP (1) JP3208470B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233869B1 (ko) * 1996-12-27 1999-12-01 김규현 반도체 패키지용 인쇄 회로 기판의 솔더 볼 랜드구조
JP3351355B2 (ja) 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
JP2002334901A (ja) * 2001-05-08 2002-11-22 Nec Corp 半導体装置
DE10301934A1 (de) * 2003-01-20 2004-07-29 Epcos Ag Elektrisches Bauelement mit verringerter Substratfläche
JP4405562B2 (ja) 2008-03-18 2010-01-27 株式会社東芝 プリント配線板および電子機器
US8922006B2 (en) * 2012-03-29 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bumps in integrated circuit devices
JP6352644B2 (ja) * 2014-02-12 2018-07-04 新光電気工業株式会社 配線基板及び半導体パッケージの製造方法
JP6809876B2 (ja) * 2016-02-22 2021-01-06 京セラ株式会社 配線基板、電子装置および配線基板の製造方法
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置

Also Published As

Publication number Publication date
JPH07321247A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
US6448504B1 (en) Printed circuit board and semiconductor package using the same
JPS63177434A (ja) 電子部品の接続構造とその製造方法
JP2004193223A (ja) 半導体装置
JP3208470B2 (ja) Bga型半導体装置とそれを実装する基板
JP4738996B2 (ja) 半導体装置
US6339534B1 (en) Compliant leads for area array surface mounted components
JP3104537B2 (ja) 電子部品
US6750552B1 (en) Integrated circuit package with solder bumps
CN101112134B (zh) 封装安装模块
JPH10189653A (ja) 半導体素子およびこの半導体素子を有する回路モジュール
JP2006253519A (ja) 半導体装置
JP2000261110A (ja) プリント配線基板およびこれを用いた半導体実装装置
JP2001298124A (ja) Bga型半導体装置とそれを実装する基板
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2000243862A (ja) インターポーザ基板
US6472759B1 (en) Ball grid array type semiconductor device
US6998715B1 (en) Grid array electronic component, wire reinforcing method for the same, and method of manufacturing the same
JP3168987B2 (ja) 表面実装型半導体装置の実装構造
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH1117064A (ja) 半導体パッケージ
JP3295457B2 (ja) 半導体装置
JP4128722B2 (ja) 回路基板および電子機器
JP3348562B2 (ja) 半導体パッケージの実装構造
JP7459610B2 (ja) 電子装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees