JP2001298124A - Ｂｇａ型半導体装置とそれを実装する基板 - Google Patents
Ｂｇａ型半導体装置とそれを実装する基板Info
- Publication number
- JP2001298124A JP2001298124A JP2001109937A JP2001109937A JP2001298124A JP 2001298124 A JP2001298124 A JP 2001298124A JP 2001109937 A JP2001109937 A JP 2001109937A JP 2001109937 A JP2001109937 A JP 2001109937A JP 2001298124 A JP2001298124 A JP 2001298124A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bga
- base
- solder
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置と基板との変形中心を明確にし
て、パッドの形状および方向を最適化し、従来に比べて
はんだ寿命を延ばすこと。 【解決手段】 半導体素子を搭載するベースの下面に形
成した複数のパッドと、基板２０ａとをはんだボール８
により導通し固定するＢＧＡ型半導体装置であって、ベ
ースと基板との対向面のほぼ中心に、ＢＧＡ１ａと基板
２０ａの相対的位置関係を拘束するため拘束手段１８を
配置した。拘束手段１８はエポキシなどの熱硬化性樹
脂、あるいは、Ｃｕ、Ｆｅ−Ｎｉ、Ａｌ等、はんだより
硬い金属でもよい。本発明によれば、ベースと基板との
位置関係を拘束することにより、はんだ熱によるベース
および基板のひずみ変形も抑制されることになり、その
ため、はんだボールへの負荷がなく、従来に比べてはん
だ寿命を延ばすことができる。
て、パッドの形状および方向を最適化し、従来に比べて
はんだ寿命を延ばすこと。 【解決手段】 半導体素子を搭載するベースの下面に形
成した複数のパッドと、基板２０ａとをはんだボール８
により導通し固定するＢＧＡ型半導体装置であって、ベ
ースと基板との対向面のほぼ中心に、ＢＧＡ１ａと基板
２０ａの相対的位置関係を拘束するため拘束手段１８を
配置した。拘束手段１８はエポキシなどの熱硬化性樹
脂、あるいは、Ｃｕ、Ｆｅ−Ｎｉ、Ａｌ等、はんだより
硬い金属でもよい。本発明によれば、ベースと基板との
位置関係を拘束することにより、はんだ熱によるベース
および基板のひずみ変形も抑制されることになり、その
ため、はんだボールへの負荷がなく、従来に比べてはん
だ寿命を延ばすことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）型半導体装置およびそれを実
装する基板に係り、特に、はんだ寿命を延ばすことＢＧ
Ａ型半導体装置（以下、単にＢＧＡと記す）およびそれ
を実装する基板に関する。
Ｇｒｉｄ Ａｒｒａｙ）型半導体装置およびそれを実
装する基板に係り、特に、はんだ寿命を延ばすことＢＧ
Ａ型半導体装置（以下、単にＢＧＡと記す）およびそれ
を実装する基板に関する。
【０００２】
【従来の技術】従来のＢＧＡは、半導体素子とはんだが
付着するパッドの集合体を備え、半導体素子の搭載およ
び封止機能および半導体素子とパッドとの導通機能を有
するベースと、半導体素子とベースの主要部分を封止、
固定するレジンと、基板との導通および固定のためのは
んだとを備えている。ベースに搭載された半導体素子
は、ベースの下面電極まで電気的に接続され、パッドを
介してはんだボールが付着し、このはんだボールによ
り、基板表面のパッドを介して基板電極に接続してい
る。このような従来のＢＧＡの公知例として、特開昭５
７−７９６５２号公報に記載の例がある。
付着するパッドの集合体を備え、半導体素子の搭載およ
び封止機能および半導体素子とパッドとの導通機能を有
するベースと、半導体素子とベースの主要部分を封止、
固定するレジンと、基板との導通および固定のためのは
んだとを備えている。ベースに搭載された半導体素子
は、ベースの下面電極まで電気的に接続され、パッドを
介してはんだボールが付着し、このはんだボールによ
り、基板表面のパッドを介して基板電極に接続してい
る。このような従来のＢＧＡの公知例として、特開昭５
７−７９６５２号公報に記載の例がある。
【０００３】
【発明が解決しようとする課題】ＢＧＡなどの半導体装
置は、基板に実装した状態で温度サイクル試験を行う
と、半導体装置と基板との熱膨張差に伴うせん断モード
（基板のパッド形成面に平行なモード）に生じる繰り返
し熱ひずみによってはんだが疲労する。熱ひずみは、変
形中心から放射状に生じる。疲労が進むとはんだは最終
的に破断し、導通が取れなくなるという不良が生じる。
熱ひずみが増加すると、はんだが破断するまでのサイク
ル数（以下、はんだ寿命と記す）は低下するため、はん
だ寿命を延ばすために、熱ひずみはできる限り小さくす
る必要がある。
置は、基板に実装した状態で温度サイクル試験を行う
と、半導体装置と基板との熱膨張差に伴うせん断モード
（基板のパッド形成面に平行なモード）に生じる繰り返
し熱ひずみによってはんだが疲労する。熱ひずみは、変
形中心から放射状に生じる。疲労が進むとはんだは最終
的に破断し、導通が取れなくなるという不良が生じる。
熱ひずみが増加すると、はんだが破断するまでのサイク
ル数（以下、はんだ寿命と記す）は低下するため、はん
だ寿命を延ばすために、熱ひずみはできる限り小さくす
る必要がある。
【０００４】特にＢＧＡでは、はんだ接続部にくびれ
（図１０における接触角θ部、θａ部）が存在するた
め、熱ひずみは力学的にそのくびれに集中する。またそ
の集中する割合は、接触角が小さくなるほど高くなる。
このことは、接触角が小さいほど、はんだは局所的に大
きな熱ひずみを受け、はんだ寿命が短くなることを示し
ている。したがって、はんだ寿命を延ばすためには接触
角をできる限り大きくすることが望ましい。
（図１０における接触角θ部、θａ部）が存在するた
め、熱ひずみは力学的にそのくびれに集中する。またそ
の集中する割合は、接触角が小さくなるほど高くなる。
このことは、接触角が小さいほど、はんだは局所的に大
きな熱ひずみを受け、はんだ寿命が短くなることを示し
ている。したがって、はんだ寿命を延ばすためには接触
角をできる限り大きくすることが望ましい。
【０００５】接触角を大きくする１つの手段として、ベ
ースと基板との距離を大きくすることが挙げられる。と
ころが、ベースと基板との距離は、はんだが加熱融解さ
れたときのはんだの表面張力、およびＢＧＡの自重、す
なわち基板への一定の押しつけ力によって自然に決定し
てしまうため、それを制御することは困難である。した
がって、従来は、接触角を制御することが困難であっ
た。
ースと基板との距離を大きくすることが挙げられる。と
ころが、ベースと基板との距離は、はんだが加熱融解さ
れたときのはんだの表面張力、およびＢＧＡの自重、す
なわち基板への一定の押しつけ力によって自然に決定し
てしまうため、それを制御することは困難である。した
がって、従来は、接触角を制御することが困難であっ
た。
【０００６】本発明の課題は、半導体装置と基板との変
形中心を明確にして、パッドの形状および方向を最適化
し、従来に比べてはんだ寿命を延ばすことにある。
形中心を明確にして、パッドの形状および方向を最適化
し、従来に比べてはんだ寿命を延ばすことにある。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに本発明は、半導体素子を搭載するベースの下面に複
数のパッドが形成され、前記パッドと基板とをはんだに
より導通および固定するＢＧＡ型半導体装置であって、
前記ベースと前記基板との対向面のほぼ中心に、前記ベ
ースと前記基板との位置関係を拘束する拘束手段を配置
することを特徴とするものである。
めに本発明は、半導体素子を搭載するベースの下面に複
数のパッドが形成され、前記パッドと基板とをはんだに
より導通および固定するＢＧＡ型半導体装置であって、
前記ベースと前記基板との対向面のほぼ中心に、前記ベ
ースと前記基板との位置関係を拘束する拘束手段を配置
することを特徴とするものである。
【０００８】本発明によれば、ベースと基板との位置関
係を拘束することによって、はんだ熱によるベースおよ
び基板のひずみ変形も抑制されることになり、そのた
め、はんだボールへの負荷がなく、従来に比べてはんだ
寿命を延ばすことができる。
係を拘束することによって、はんだ熱によるベースおよ
び基板のひずみ変形も抑制されることになり、そのた
め、はんだボールへの負荷がなく、従来に比べてはんだ
寿命を延ばすことができる。
【０００９】
【発明の実施の形態】以下、参考例とともに本発明のい
くつかの実施例を、図面を参照して説明する。なお、以
下の図において、同一構造部分には同一符号を付してそ
の説明を省略する。まず、図８〜図１０により、ＢＧＡ
とそれを実装する基板の参考例を説明する。図８は、Ｂ
ＧＡとそれを実装するための基板の部分断面側視図、図
９は、図８におけるベースを下面から見た平面図、図１
０は、ＢＧＡを基板に実装した後のはんだボール形状を
示す三角図である。
くつかの実施例を、図面を参照して説明する。なお、以
下の図において、同一構造部分には同一符号を付してそ
の説明を省略する。まず、図８〜図１０により、ＢＧＡ
とそれを実装する基板の参考例を説明する。図８は、Ｂ
ＧＡとそれを実装するための基板の部分断面側視図、図
９は、図８におけるベースを下面から見た平面図、図１
０は、ＢＧＡを基板に実装した後のはんだボール形状を
示す三角図である。
【００１０】図８において、ＢＧＡ１の半導体素子２は
ベース３に搭載され、ワイヤ４によってベース上面電極
５ａと電気的に接続されている。ベース上面電極５ａは
ベース下面電極５ｂまで電気的に接続されている。半導
体素子２、ワイヤ４およびベース３の上面はレジン２１
によって封止されている。ベース３下面には絶縁のため
のレジスト６が塗布されている。ベース下面電極５ｂ表
面にはレジスト６の存在しない部分があり、パッド７を
形成している。パッド７にははんだボール８が付着して
いる。
ベース３に搭載され、ワイヤ４によってベース上面電極
５ａと電気的に接続されている。ベース上面電極５ａは
ベース下面電極５ｂまで電気的に接続されている。半導
体素子２、ワイヤ４およびベース３の上面はレジン２１
によって封止されている。ベース３下面には絶縁のため
のレジスト６が塗布されている。ベース下面電極５ｂ表
面にはレジスト６の存在しない部分があり、パッド７を
形成している。パッド７にははんだボール８が付着して
いる。
【００１１】一方、基板２０表面にもレジスト９が塗布
されており、ＢＧＡ同様に基板中の電極１０表面にはレ
ジスト９の存在しない部分があって、パッド１１を形成
している。ＢＧＡ１は、はんだボール８を加熱融解して
パッド１１と接合することにより、基板２０に実装され
る。
されており、ＢＧＡ同様に基板中の電極１０表面にはレ
ジスト９の存在しない部分があって、パッド１１を形成
している。ＢＧＡ１は、はんだボール８を加熱融解して
パッド１１と接合することにより、基板２０に実装され
る。
【００１２】本例では、図９に示すように、パッド７の
各々はベース３下面にマトリクス状に配置され、円形を
なしている。変形中心（すなわち、ＢＧＡのベースのパ
ッド形成面内における、基板とのせん断方向相対熱変形
が実質０の点もしくは部分）１２と、パッド７の中心１
３とを結ぶ線分Ｂ−Ｂ上のパッド寸法７Ｄ１と、それに
垂直なパッド寸法７Ｄ２とは実質同一である。一方、基
板のパッドもやはり円形をなし、ＢＧＡのパッド７各々
に対応する位置に配置されている。
各々はベース３下面にマトリクス状に配置され、円形を
なしている。変形中心（すなわち、ＢＧＡのベースのパ
ッド形成面内における、基板とのせん断方向相対熱変形
が実質０の点もしくは部分）１２と、パッド７の中心１
３とを結ぶ線分Ｂ−Ｂ上のパッド寸法７Ｄ１と、それに
垂直なパッド寸法７Ｄ２とは実質同一である。一方、基
板のパッドもやはり円形をなし、ＢＧＡのパッド７各々
に対応する位置に配置されている。
【００１３】図１０に示すように、本例におけるはんだ
ボールの形状は、（ａ）の上面図では、はんだボール８
外形はパッド形状７ａと同心円状をなしている。また
（ｂ）の正面図では、はんだボール８外形は、ベースと
の接触角θ、基板との接触角θａを有しており、これら
接触角θ、θａの値は、（ｃ）の側面図と実質同一であ
る。
ボールの形状は、（ａ）の上面図では、はんだボール８
外形はパッド形状７ａと同心円状をなしている。また
（ｂ）の正面図では、はんだボール８外形は、ベースと
の接触角θ、基板との接触角θａを有しており、これら
接触角θ、θａの値は、（ｃ）の側面図と実質同一であ
る。
【００１４】次に、本発明の実施例を説明する。図１
は、本発明の第１実施例のＢＧＡを示す図で、図９と同
様の平面図である。本実施例では、図９と異なり、各パ
ッド１４は線分Ｂ−Ｂ上のパッド寸法１４Ｄ１が、それ
に垂直な方向のパッド寸法１４Ｄ２に比べて大きく、楕
円形状をなしている。
は、本発明の第１実施例のＢＧＡを示す図で、図９と同
様の平面図である。本実施例では、図９と異なり、各パ
ッド１４は線分Ｂ−Ｂ上のパッド寸法１４Ｄ１が、それ
に垂直な方向のパッド寸法１４Ｄ２に比べて大きく、楕
円形状をなしている。
【００１５】図２は、本発明の第１実施例のＢＧＡのは
んだボール形状を示す図で、図１０と同様の三角図であ
り、線分Ｂ−Ｂは図１の線分Ｂ−Ｂである。（ａ）の上
面図において、はんだボール８は自身の表面張力によっ
て、その外形がパッド外形１４ａよりも相対的に円に近
い楕円形状で安定している。その結果、（ｂ）の正面図
に示すように、ベースとの接触角はθ１（基板との接触
角はθ１ａ）となり、接触角θ１は、必然的に、（ｃ）
の側面図における接触角θ２よりも大きくなる。また、
パッド面積およびはんだボール８体積を同一とすれば、
参考例に比べて接触角は大きくなる。このことにより、
熱ひずみが生じる方向におけるくびれ部への熱ひずみの
集中が緩和されるため、はんだ寿命を延ばすことができ
る。
んだボール形状を示す図で、図１０と同様の三角図であ
り、線分Ｂ−Ｂは図１の線分Ｂ−Ｂである。（ａ）の上
面図において、はんだボール８は自身の表面張力によっ
て、その外形がパッド外形１４ａよりも相対的に円に近
い楕円形状で安定している。その結果、（ｂ）の正面図
に示すように、ベースとの接触角はθ１（基板との接触
角はθ１ａ）となり、接触角θ１は、必然的に、（ｃ）
の側面図における接触角θ２よりも大きくなる。また、
パッド面積およびはんだボール８体積を同一とすれば、
参考例に比べて接触角は大きくなる。このことにより、
熱ひずみが生じる方向におけるくびれ部への熱ひずみの
集中が緩和されるため、はんだ寿命を延ばすことができ
る。
【００１６】図３は、本発明の第２実施例のＢＧＡに配
置されたパッドの一つの平面図である。本実施例におい
て、パッド１５は、変形中心とパッド１５の中心１３と
を通る線分Ｂ−Ｂに平行な２辺、および、それよりも短
くかつそれに垂直な２辺よりなる四辺形をなしている。
パッド形状がこのような形状であっても、第１実施例と
同様の効果が得られる。
置されたパッドの一つの平面図である。本実施例におい
て、パッド１５は、変形中心とパッド１５の中心１３と
を通る線分Ｂ−Ｂに平行な２辺、および、それよりも短
くかつそれに垂直な２辺よりなる四辺形をなしている。
パッド形状がこのような形状であっても、第１実施例と
同様の効果が得られる。
【００１７】図４は、本発明の第３実施例のＢＧＡに配
置されたパッドの一つの平面図である。本実施例におい
て、パッド１６は、変形中心とパッド１６の中心１３と
を通る線分Ｂ−Ｂ上に対角線を持つ菱形をなしている。
パッド形状がこのような形状であっても、第１実施例と
同様の効果が得られる。
置されたパッドの一つの平面図である。本実施例におい
て、パッド１６は、変形中心とパッド１６の中心１３と
を通る線分Ｂ−Ｂ上に対角線を持つ菱形をなしている。
パッド形状がこのような形状であっても、第１実施例と
同様の効果が得られる。
【００１８】図５は、本発明の第４実施例のＢＧＡを示
す図で、図９と同様の平面図である。本実施例では、変
形中心１２ａをベース３外形、すなわちＢＧＡ外形の中
心としている。一般的にＢＧＡは、その形状の対称性か
ら変形中心が自身の外形の中心となるため、図示するよ
うに、パッド１７を変形中心１２ａの方向へ向けて、パ
ッド配置を行って差し支えない。
す図で、図９と同様の平面図である。本実施例では、変
形中心１２ａをベース３外形、すなわちＢＧＡ外形の中
心としている。一般的にＢＧＡは、その形状の対称性か
ら変形中心が自身の外形の中心となるため、図示するよ
うに、パッド１７を変形中心１２ａの方向へ向けて、パ
ッド配置を行って差し支えない。
【００１９】図６は、本発明の第５実施例のＢＧＡ、お
よびそれを実装した基板の、ＢＧＡ平面外形の中心を含
む断面図である。本実施例において、ＢＧＡ１ａの下面
中心は、エポキシなどの熱硬化性樹脂１８によって基板
２０ａと接合されている。このような構成を採用するこ
とにより、変形中心は強制的にＢＧＡ中心に設定される
ため、第４実施例におけるパッド配置形状となり、最も
効果的にはんだ寿命を延ばすことができる。なお熱硬化
性樹脂１８は、ＢＧＡ１ａと基板２０ａの相対的位置関
係を拘束しうるものであればよく、例えば、Ｃｕ、Ｆｅ
−Ｎｉ、Ａｌ等、はんだより硬い金属でもよい。
よびそれを実装した基板の、ＢＧＡ平面外形の中心を含
む断面図である。本実施例において、ＢＧＡ１ａの下面
中心は、エポキシなどの熱硬化性樹脂１８によって基板
２０ａと接合されている。このような構成を採用するこ
とにより、変形中心は強制的にＢＧＡ中心に設定される
ため、第４実施例におけるパッド配置形状となり、最も
効果的にはんだ寿命を延ばすことができる。なお熱硬化
性樹脂１８は、ＢＧＡ１ａと基板２０ａの相対的位置関
係を拘束しうるものであればよく、例えば、Ｃｕ、Ｆｅ
−Ｎｉ、Ａｌ等、はんだより硬い金属でもよい。
【００２０】図７は、本発明の第６実施例を示す図で、
第１実施例のＢＧＡを実装するための基板の部分平面図
である。本実施例において、パッド１９の各々は、それ
にはんだ付けされるＢＧＡのパッド形状（図１）と相似
形をなしている。このことにより、はんだボールの基板
との接触角（図２におけるθ１ａ）も、大きくすること
ができ、同様にはんだ寿命を延ばすことに効果がある。
なお、第５または第６実施例における基板のパッド形状
は、第２または第３実施例のベースにおけるパッド形
状、あるいはそれらに準じるパッド形状を用いてもよい
ことはもちろんである。
第１実施例のＢＧＡを実装するための基板の部分平面図
である。本実施例において、パッド１９の各々は、それ
にはんだ付けされるＢＧＡのパッド形状（図１）と相似
形をなしている。このことにより、はんだボールの基板
との接触角（図２におけるθ１ａ）も、大きくすること
ができ、同様にはんだ寿命を延ばすことに効果がある。
なお、第５または第６実施例における基板のパッド形状
は、第２または第３実施例のベースにおけるパッド形
状、あるいはそれらに準じるパッド形状を用いてもよい
ことはもちろんである。
【００２１】
【発明の効果】本発明によれば、変形中心が明確になる
ため、かつ限定できるため、パッドの形状および方向が
最適化される。したがって、従来に比べてはんだ寿命を
延ばすことができる。
ため、かつ限定できるため、パッドの形状および方向が
最適化される。したがって、従来に比べてはんだ寿命を
延ばすことができる。
【図１】本発明の第１実施例のＢＧＡのベースを下面か
ら見た平面図。
ら見た平面図。
【図２】本発明の第１実施例のＢＧＡのはんだボール形
状を示す三角図で、（ａ）は上面図、（ｂ）は正面図、
（ｃ）は側面図。
状を示す三角図で、（ａ）は上面図、（ｂ）は正面図、
（ｃ）は側面図。
【図３】本発明の第２実施例のＢＧＡに配置されたパッ
ドの一つの平面図。
ドの一つの平面図。
【図４】本発明の第３実施例のＢＧＡに配置されたパッ
ドの一つの平面図。
ドの一つの平面図。
【図５】本発明の第４実施例のＢＧＡのベースを下面か
ら見た平面図。
ら見た平面図。
【図６】本発明の第５実施例のＢＧＡ、およびそれを実
装した基板の、ＢＧＡ平面外形の中心を含む断面図。
装した基板の、ＢＧＡ平面外形の中心を含む断面図。
【図７】本発明の第６実施例を示し、第１実施例のＢＧ
Ａを実装するための基板の部分平面図。
Ａを実装するための基板の部分平面図。
【図８】本発明の参考例を示し、ＢＧＡとそれを実装す
る基板の部分断面側視図。
る基板の部分断面側視図。
【図９】図８の断面Ａ−Ａを示し、ベースを下面から見
た平面図。
た平面図。
【図１０】参考例におけるＢＧＡを基板に実装した後の
はんだボール形状を示す三角図で、（ａ）は上面図、
（ｂ）は正面図、（ｃ）は側面図。
はんだボール形状を示す三角図で、（ａ）は上面図、
（ｂ）は正面図、（ｃ）は側面図。
１、１ａ ＢＧＡ ２ 半導体素子 ３ ベース ４ ワイヤ ５ａ ベース上面電極 ５ｂ ベース下面電極 ６ レジスト ７ パッド ８ はんだボール ９ レジスト １０ 電極 １１ パッド １２、１２ａ 変形中心 １３ パッドの中心 １４、１５、１６、１７、１９ パッド １８ 熱硬化性樹脂 ２０、２０ａ 基板 ２１ レジン θ、θ１、θ２ はんだボールのベースとの接触角 θａ、θ１ａ はんだボールの基板との接触角
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北野 誠 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 米田 奈柄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 田中 直敬 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 Ｆターム(参考） 5F044 KK12 KK17 KK23 QQ02
Claims (4)
- 【請求項１】 半導体素子を搭載するベースの下面に複
数のパッドが形成され、前記パッドと基板とをはんだに
より導通および固定するＢＧＡ型半導体装置であって、
前記ベースと前記基板との対向面のほぼ中心に、前記ベ
ースと前記基板との位置関係を拘束する拘束手段を配置
することを特徴とするＢＧＡ型半導体装置。 - 【請求項２】 請求項１に記載のＢＧＡ型半導体装置に
おいて、前記拘束手段は熱硬化性樹脂からなるＢＧＡ型
半導体装置。 - 【請求項３】 請求項１に記載のＢＧＡ型半導体装置に
おいて、前記拘束手段は、前記はんだより硬い金属から
なるＢＧＡ型半導体装置。 - 【請求項４】 請求項１ないし３のうちいずれか１項に
記載のＢＧＡ型半導体装置をはんだ付けする基板は、前
記ＢＧＡ型半導体装置のベース下面のパッドと相似形も
しくはそれに準じる形状および方向性を有するパッドを
備えている基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109937A JP2001298124A (ja) | 2001-04-09 | 2001-04-09 | Ｂｇａ型半導体装置とそれを実装する基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109937A JP2001298124A (ja) | 2001-04-09 | 2001-04-09 | Ｂｇａ型半導体装置とそれを実装する基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11250194A Division JP3208470B2 (ja) | 1994-05-26 | 1994-05-26 | Ｂｇａ型半導体装置とそれを実装する基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298124A true JP2001298124A (ja) | 2001-10-26 |
Family
ID=18961798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109937A Pending JP2001298124A (ja) | 2001-04-09 | 2001-04-09 | Ｂｇａ型半導体装置とそれを実装する基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001298124A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022893A (ja) * | 2002-06-18 | 2004-01-22 | Kyocera Corp | 配線基板 |
| JP2008072024A (ja) * | 2006-09-15 | 2008-03-27 | Fujitsu Ltd | 半導体装置の実装構造 |
| JP2020088274A (ja) * | 2018-11-29 | 2020-06-04 | 株式会社リコー | 半導体ユニット、電子機器および半導体ユニット製造方法 |
-
2001
- 2001-04-09 JP JP2001109937A patent/JP2001298124A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022893A (ja) * | 2002-06-18 | 2004-01-22 | Kyocera Corp | 配線基板 |
| JP2008072024A (ja) * | 2006-09-15 | 2008-03-27 | Fujitsu Ltd | 半導体装置の実装構造 |
| JP2020088274A (ja) * | 2018-11-29 | 2020-06-04 | 株式会社リコー | 半導体ユニット、電子機器および半導体ユニット製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100247716B1 (ko) | 구조가강화된볼그리드어레이반도체패키지및시스템 | |
| JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
| US5666008A (en) | Flip chip semiconductor device | |
| US20020011657A1 (en) | Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same | |
| JP2008252152A (ja) | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ | |
| JP4738996B2 (ja) | 半導体装置 | |
| JP4478049B2 (ja) | 半導体装置 | |
| WO2013021726A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3208470B2 (ja) | Ｂｇａ型半導体装置とそれを実装する基板 | |
| US6339534B1 (en) | Compliant leads for area array surface mounted components | |
| US6362429B1 (en) | Stress relieving tape bonding interconnect | |
| JP6870249B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4557757B2 (ja) | 半導体装置 | |
| CN101112134B (zh) | 封装安装模块 | |
| JP2001298124A (ja) | Ｂｇａ型半導体装置とそれを実装する基板 | |
| JP2004511921A (ja) | 集積回路キャリヤ | |
| JP2001351946A (ja) | 半導体装置 | |
| JP2000261110A (ja) | プリント配線基板およびこれを用いた半導体実装装置 | |
| JP2004511922A (ja) | リセスを有する集積回路キャリヤ | |
| JPH08148629A (ja) | 半導体装置及びその製造方法及び半導体装置用基板 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP3348562B2 (ja) | 半導体パッケージの実装構造 | |
| JPH10209205A (ja) | チップの実装構造 | |
| KR100193337B1 (ko) | 전력 반도체 모듈의 전극 단자 | |
| JPH05291361A (ja) | 半導体装置のリード構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |