JP2002334901A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002334901A
JP2002334901A JP2001137723A JP2001137723A JP2002334901A JP 2002334901 A JP2002334901 A JP 2002334901A JP 2001137723 A JP2001137723 A JP 2001137723A JP 2001137723 A JP2001137723 A JP 2001137723A JP 2002334901 A JP2002334901 A JP 2002334901A
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive resin
metal electrode
semiconductor element
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001137723A
Other languages
English (en)
Inventor
Toshinori Shiina
俊典 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001137723A priority Critical patent/JP2002334901A/ja
Publication of JP2002334901A publication Critical patent/JP2002334901A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】フリップチップ実装に際し、電極部における空
気の巻き込みを抑制し、高い接続信頼性を得ることがで
きる半導体装置の提供。 【解決手段】接着樹脂を介在させて、外部接続電極１０
２を有する半導体装置１０１と基板配線を有する実装基
板とがフリップチップ接続されてなる半導体装置におい
て、外部接続電極１０２の、半導体装置の面方向におけ
る断面形状を、翼型、長円形、五角形、紡錘型、菱型形
状等とし、フリップチップ接続時の接着樹脂の流れる方
向（半導体装置１０１の外周方向）に向かってなだらか
に細くなる尖状の頂部を有するように形成することによ
り、接着樹脂の流動の乱れを抑制し、外部接続電極１０
２の接着樹脂下流側における気泡の巻き込みを防止する
ことができ、フリップチップ接続の信頼性を向上させ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、フリップチップ実装に用いる半導体装置の外
部接続電極の構造に関する。
【０００２】
【従来の技術】フリップチップ実装方式は、複数の電極
が形成された半導体装置を、電極形成面をフェイスダウ
ンさせて回路基板に接続するものであり、昭６０−２６
２４３０号公報等に開示されている。
【０００３】ここで、図５を参照して上記従来の技術に
ついて説明する。図５は、上記公報に記載された半導体
装置のフリップチップ実装の様子を模式的に示す断面図
である。まず、図５（ａ）に示すように、基板１の基板
配線２を有する面の中央に、接着樹脂３を塗布する。接
着樹脂３は紫外線硬化型もしくは熱硬化型の樹脂であ
る。そして、半導体装置４の突起状に形成された金属電
極５を基板配線２と位置合わせして加圧圧接する。
【０００４】このとき、図５（ｂ）に示すように、金属
電極５と基板配線２との間に存在していた接着樹脂３が
押し出されることによって、金属電極５と基板配線２と
の接続を得る。その後、半導体装置４を加圧した状態で
接着樹脂３を熱または紫外線により硬化させ、接着樹脂
３の収縮力により、電気的に接触した状態を保持するも
のであった。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来のフリップチップ実装方式では、次のような問題点が
ある。
【０００６】図５に示すように、接着樹脂３は予め基板
１に塗布されており、加圧した際に半導体装置４に押し
広げられていく。このとき、金属電極５の間隔は狭く形
成されているために、金属電極５部分で接着樹脂３の流
速が急速に変化するが、従来の技術では金属電極５の断
面は矩形や円形などとなっており、接着樹脂３の流れが
阻害されるため、金属電極５での流れの剥離が起きやす
く、空気を巻き込みやすい。
【０００７】このように、金属電極５間に空気が巻き込
まれると、接着樹脂３の硬化時に空気が残ってしまい、
接続信頼性及び外観上問題となってしまう。この問題
は、フリップチップ実装時の温度条件、加圧条件等を詳
細に検討することによりある程度抑制することもできる
が、予め適切な実装条件を求めることは困難であること
から、条件の決定には多大な労力を必要とする。
【０００８】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、フリップチップ実装に
際し、電極部における空気の巻き込みを抑制し、高い接
続信頼性を得ることができる半導体装置を提供すること
にある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、金属電極を有する半導体素
子と、前記金属電極に対向する位置に配線パターンを有
する実装基板とが、接着樹脂を介在してフリップチップ
接続されてなる半導体装置において、前記金属電極が、
前記半導体素子の面方向の断面において、前記半導体素
子の外周に向かってなだらかに細くなる尖状の頂部を有
するものである。
【００１０】また、本発明の半導体装置は、金属電極を
有する半導体素子と、前記金属電極に対向する位置に配
線パターンを有する実装基板とが、接着樹脂を介在して
フリップチップ接続されてなる半導体装置において、前
記金属電極が前記半導体素子の略中心から放射状に配置
され、各々の前記金属電極が、前記半導体素子の面方向
の断面において、前記半導体素子の外周に向かってなだ
らかに細くなる尖状の頂部を有するものである。
【００１１】本発明においては、フリップチップ接続時
に前記接着樹脂が押し広げられる際に、前記金属電極
の、前記接着樹脂の流動方向の下流側端部近傍における
前記接着樹脂の乱流及び気泡の巻き込みを抑制可能なよ
うに、前記金属電極の尖状頂部の形状が設定されている
ことが好ましい。
【００１２】また、本発明においては、前記金属電極の
前記半導体素子面方向の断面が、翼型形状となる構成と
することができる。
【００１３】また、本発明においては、前記金属電極の
前記半導体素子面方向の断面が、一の角部を前記頂部と
し、前記接着樹脂の流れに対して対称となる五角形形状
となる構成とすることもできる。
【００１４】また、本発明においては、前記金属電極の
前記半導体素子面方向の断面が、紡錘型形状となる構成
とすることもできる。
【００１５】また、本発明においては、前記金属電極の
前記半導体素子面方向の断面が、一の角部を前記頂部と
し、前記接着樹脂の流れに対して対称となる菱型形状と
なる構成とすることもできる。
【００１６】このように、本発明は上記構成により、接
着樹脂が押し広げられ、接着樹脂の流速が外部接続電極
部分で速くなった場合であっても、外部接続電極での流
れの剥離が起き難くなるため、空気を巻き込みにくくす
ることができ、接着樹脂の流れを乱しにくいことから、
外部接続電極の断面積を増加させることができ、電気的
な接続を得やすくすることができる。また、外部接続電
極を放射状に配置することによって、外部接続電極を面
内に多数配設することができるため、多ピン化に対応す
ることが可能となる。
【００１７】
【発明の実施の形態】本発明に係る半導体装置は、その
好ましい一実施の形態において、接着樹脂を介在させ
て、外部接続電極を有する半導体装置と基板配線を有す
る実装基板とがフリップチップ接続されてなる半導体装
置において、外部接続電極の、半導体装置の面方向にお
ける断面を、翼型、長円形、五角形、紡錘型、菱型形状
等とし、フリップチップ接続時の接着樹脂の流れる方向
（半導体装置の外周方向）に向かってなだらかに細くな
る尖状の頂部を有するように形成することにより、接着
樹脂の流動の乱れを抑制し、外部接続電極の接着樹脂下
流側における気泡の巻き込みを防止することができ、フ
リップチップ接続の信頼性を向上させることができる。
【００１８】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
【００１９】［実施例１］まず、本発明の第１の実施例
に係る半導体装置について、図１乃至図３を参照して説
明する。図１は、本発明の第１の実施例に係る半導体装
置の構造を模式的に示す図であり、（ａ）は半導体装置
の断面図を、（ｂ）は（ａ）を下方（外部接続電極形成
面側）より観察した場合の平面図を示している。また、
図２は、本実施例の効果を説明するための模式図であ
り、図３は、本実施例の他の構造を示す図である。
【００２０】図１において、１０１は半導体装置であ
り、翼型（なみだ型）の断面を持つ外部接続電極１０２
が形成されている。図１（ｂ）は、図１（ａ）を下方よ
り観察した図であり、翼型の外部接続電極１０２は、半
導体装置１０１の辺に沿って整列して形成され、各々の
外部接続電極１０２は外周方向に先細の頂部が向くよう
に配置されている。
【００２１】上記構造の外部接続電極１０２を用いてフ
リップチップ実装を行う際の様子について、図２を参照
して説明する。まず、基板配線が形成された実装基板の
中央近傍に紫外線硬化型もしくは熱硬化型等の接着樹脂
３を塗布し、上記基板配線と外部接続電極１０２とを位
置合わせして加圧圧接すると、外部接続電極１０２と基
板配線との間に存在していた接着樹脂３が半導体装置１
０１の外周に向かって押し出される。
【００２２】そして、狭いピッチで形成された外部接続
電極１０２の外周側端部近傍で接着樹脂３の流速が早く
なるが、本実施例の構造では、外部接続電極１０２は接
着樹脂３の流れる方向（半導体基板１０１の外周方向）
に向かってなだらかに細くなるように形成されているた
め、接着樹脂３の流速が早くなった場合であっても接着
樹脂３の流動が妨げられにくいため、外部接続電極１０
２間に空気が巻き込まれることを防ぐことが可能であ
る。
【００２３】これらの外部接続電極５は、めっき、蒸着
法、スパッタリング、印刷工法等により形成することが
できる。例えば、めっきにより翼型の外部接続電極５を
形成する場合には、翼型のパターンを持つマスクを製作
するだけで良い。また、めっき材料は、通常、導電性に
優れる金が使用されるが、これに限定されるものではな
く、アルミニウムなどの金属を使用することもできる。
【００２４】なお、上記実施例では、外部接続電極１０
２の半導体装置１０１平面における断面形状を翼型とし
たが、本発明は上記実施例に限定されるものではなく、
外部接続電極１０２の断面形状は、接着樹脂３の流れの
下流側（半導体基板１０１の外周方向）が徐々に細くな
る構造であれば良く、例えば、接着樹脂３の流れを制御
できる縦横比がある長円や、図３（ａ）に示すような五
角形形状や、図３（ｂ）に示すような紡錘型形状、又
は、図３（ｃ）に示すような菱型形状であっても良い。
【００２５】［実施例２］次に、本発明の第２の実施例
に係る半導体装置について、図４を参照して説明する。
図４は、本発明の第２の実施例に係る半導体装置の構造
を模式的に示す図であり、半導体装置の外部接続電極形
成面側から観察した場合の平面図を示している。なお、
本実施例は外部接続電極を放射状に配置したことを特徴
とするものであり、他の部分の構造に関しては前記した
第１の実施例と同様である。
【００２６】図４（ａ）に示すように、本実施例の半導
体装置１０１は、翼型の外部接続電極１０５を放射状に
配置し、各々の外部接続電極１０５は、接着樹脂３の広
がり方向に対して下流側がなだらかに細くなるように配
置されている。このような構造の半導体装置１０１をフ
リップチップ実装する場合、図４（ｂ）に示すように、
中央部に塗布された接着樹脂３は周辺部へと広がってい
くが、流れの方向に沿って外部接続電極１０５を配置し
ているため、接着樹脂３の流れが妨げられることなく、
外部接続電極１０５の下流側近傍における空気の巻き込
みを防止し、半導体装置１０１の全面に接着樹脂３を充
填することができる。
【００２７】このような構造をとることにより、外部接
続電極１０５を半導体装置１０１の面内に多数配設する
ことができ、多ピン化に対応することができる。また、
半導体装置の中央部分１点に樹脂を塗布した場合であっ
ても、中央部から周辺部に向かって接着樹脂３がスムー
ズに押し広げられ、外部接続電極１０５間に空気が巻き
込まれることを防ぐことができる。
【００２８】なお、外部接続電極１０５の形状は、接着
樹脂３の流れの下流側が徐々に細くなる形状であればよ
く、例えば、長円形、五角形、紡錘型、又は、菱形等と
することができるのは前記した第１の実施例と同様であ
る。
【００２９】
【発明の効果】以上説明したように、本発明の半導体装
置の構造によれば、半導体装置を基板に搭載する際に接
着樹脂が押し広げられ、間隔の狭い電極間を通りぬける
場合であっても、接着樹脂の流れが外部接続電極によっ
て乱されにくくなることから、空気の巻き込みを抑制す
ることができ、接着樹脂の充填性を改善し、半導体装置
の信頼性を向上させることが可能になる。
【００３０】その理由は、金属電極の断面形状を、翼
型、長円形、五角形、紡錘型、菱型等とし、各々を接着
樹脂の流れを阻害しない方向に配置しているからであ
る。
【００３１】また、本発明によれば、外部接続電極と基
板配線との電気的接続を向上させ、多ピン化に対応した
半導体装置を提供することができる。
【００３２】その理由は、外部接続電極が接着樹脂の流
動の障害とならないため、各々の外部接続電極の断面積
を大きくしたり、外部接続電極の配列数を増加させるこ
とができるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置の構造
を示す図であり、（ａ）は断面図、（ｂ）は電極形成面
側から見た平面図である。
【図２】本発明の第１の実施例に係る半導体装置の効果
を説明するための模式図である。
【図３】本発明の第１の実施例に係る半導体装置の外部
接続電極の他の構造を示す図である。
【図４】本発明の第２の実施例に係る半導体装置の構造
及びフリップチップ実装の様子を示す図であり、電極形
成面側から見た平面図である。
【図５】従来の半導体装置におけるフリップチップ実装
の様子を模式的に示す断面図である。
【符号の説明】
１ 基板 ２ 基板配線 ３ 接着樹脂 ４ 半導体装置 ５ 金属電極 １０１ 半導体装置 １０２ 外部接続電極（翼型電極） １０３ 外部接続電極（五角形電極） １０４ 外部接続電極（紡錘型電極） １０５ 外部接続電極（菱型電極） １０６ 外部接続電極（放射状翼型電極）

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】金属電極を有する半導体素子と、前記金属
    電極に対向する位置に配線パターンを有する実装基板と
    が、接着樹脂を介在してフリップチップ接続されてなる
    半導体装置において、 前記金属電極が、前記半導体素子の面方向の断面におい
    て、前記半導体素子の外周に向かってなだらかに細くな
    る尖状の頂部を有することを特徴とする半導体装置。
  2. 【請求項２】金属電極を有する半導体素子と、前記金属
    電極に対向する位置に配線パターンを有する実装基板と
    が、接着樹脂を介在してフリップチップ接続されてなる
    半導体装置において、 前記金属電極が前記半導体素子の略中心から放射状に配
    置され、 各々の前記金属電極が、前記半導体素子の面方向の断面
    において、前記半導体素子の外周に向かってなだらかに
    細くなる尖状の頂部を有することを特徴とする半導体装
    置。
  3. 【請求項３】フリップチップ接続時に前記接着樹脂が押
    し広げられる際に、前記金属電極の、前記接着樹脂の流
    動方向の下流側端部近傍における前記接着樹脂の乱流及
    び気泡の巻き込みを抑制可能なように、前記金属電極の
    尖状頂部の形状が設定されていることを特徴とする請求
    項１又は２に記載の半導体装置。
  4. 【請求項４】前記金属電極の前記半導体素子面方向の断
    面が、翼型形状であることを特徴とする請求項１乃至３
    のいずれか一に記載の半導体装置。
  5. 【請求項５】前記金属電極の前記半導体素子面方向の断
    面が、一の角部を前記頂部とし、前記接着樹脂の流れに
    対して対称となる五角形形状であることを特徴とする請
    求項１乃至３のいずれか一に記載の半導体装置。
  6. 【請求項６】前記金属電極の前記半導体素子面方向の断
    面が、紡錘型形状であることを特徴とする請求項１乃至
    ３のいずれか一に記載の半導体装置。
  7. 【請求項７】前記金属電極の前記半導体素子面方向の断
    面が、一の角部を前記頂部とし、前記接着樹脂の流れに
    対して対称となる菱型形状であることを特徴とする請求
    項１乃至３のいずれか一に記載の半導体装置。
JP2001137723A 2001-05-08 2001-05-08 半導体装置 Pending JP2002334901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001137723A JP2002334901A (ja) 2001-05-08 2001-05-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001137723A JP2002334901A (ja) 2001-05-08 2001-05-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2002334901A true JP2002334901A (ja) 2002-11-22

Family

ID=18984783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001137723A Pending JP2002334901A (ja) 2001-05-08 2001-05-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2002334901A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258605A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP2011171720A (ja) * 2010-01-20 2011-09-01 Connectec Japan Corp 実装基板、その製造方法、電子部品およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321247A (ja) * 1994-05-26 1995-12-08 Hitachi Ltd Ｂｇａ型半導体装置とそれを実装する基板
JPH08279535A (ja) * 1995-04-07 1996-10-22 Citizen Watch Co Ltd 半導体装置
JPH1187418A (ja) * 1997-09-04 1999-03-30 Japan Aviation Electron Ind Ltd バンプ付半導体チップ
JPH11219968A (ja) * 1997-11-24 1999-08-10 Delco Electron Corp 表面実装回路デバイス用のハンダバンプ入力／出力パッド
JP2000049193A (ja) * 1998-07-31 2000-02-18 Kyocera Corp 半導体素子の実装構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321247A (ja) * 1994-05-26 1995-12-08 Hitachi Ltd Ｂｇａ型半導体装置とそれを実装する基板
JPH08279535A (ja) * 1995-04-07 1996-10-22 Citizen Watch Co Ltd 半導体装置
JPH1187418A (ja) * 1997-09-04 1999-03-30 Japan Aviation Electron Ind Ltd バンプ付半導体チップ
JPH11219968A (ja) * 1997-11-24 1999-08-10 Delco Electron Corp 表面実装回路デバイス用のハンダバンプ入力／出力パッド
JP2000049193A (ja) * 1998-07-31 2000-02-18 Kyocera Corp 半導体素子の実装構造体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258605A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP2011171720A (ja) * 2010-01-20 2011-09-01 Connectec Japan Corp 実装基板、その製造方法、電子部品およびその製造方法

Similar Documents

Publication Publication Date Title
US6201305B1 (en) Making solder ball mounting pads on substrates
US20050093118A1 (en) Semiconductor device
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2009140962A (ja) 半導体装置およびその製造方法
JP3828917B1 (ja) 配線回路基板
JP4819335B2 (ja) 半導体チップパッケージ
TWI569395B (zh) 基板及封裝結構
JP4366666B1 (ja) 半導体装置
JP2002334901A (ja) 半導体装置
TWI671925B (zh) 引線架及其製造方法
JP2007042770A (ja) 半導体装置及びその製造方法
JP6607441B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
TWI680444B (zh) 顯示裝置及其製造方法
KR100671808B1 (ko) 반도체 장치
JP2006245459A (ja) 半導体装置の製造方法
JP2004363224A (ja) 半導体チップの接続構造
JP2004207296A (ja) 半導体装置及びその製造方法
JP5088488B2 (ja) 半導体モジュール及びその製造方法
KR20180085186A (ko) 가스 센서 및 이를 포함하는 가스 센싱 장치
JP4979107B2 (ja) Ｌｅｄ装置
JPH07122677A (ja) 半導体装置およびその製造方法
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JPS6276661A (ja) 樹脂封止型半導体装置
JP4854863B2 (ja) 半導体装置
JP2005005313A (ja) 半導体チップの封止方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110210